JP2018041942A - ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法 - Google Patents

ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法 Download PDF

Info

Publication number
JP2018041942A
JP2018041942A JP2016186062A JP2016186062A JP2018041942A JP 2018041942 A JP2018041942 A JP 2018041942A JP 2016186062 A JP2016186062 A JP 2016186062A JP 2016186062 A JP2016186062 A JP 2016186062A JP 2018041942 A JP2018041942 A JP 2018041942A
Authority
JP
Japan
Prior art keywords
sic
sic epitaxial
substrate
defects
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016186062A
Other languages
English (en)
Other versions
JP6459132B2 (ja
Inventor
玲 郭
Ling Guo
玲 郭
宏二 亀井
Koji Kamei
宏二 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to CN201780051959.XA priority Critical patent/CN109642342B/zh
Priority to DE112017004297.6T priority patent/DE112017004297B4/de
Priority to US16/325,281 priority patent/US11293115B2/en
Priority to PCT/JP2017/029740 priority patent/WO2018043171A1/ja
Priority to TW106128221A priority patent/TWI630292B/zh
Publication of JP2018041942A publication Critical patent/JP2018041942A/ja
Application granted granted Critical
Publication of JP6459132B2 publication Critical patent/JP6459132B2/ja
Priority to US17/683,176 priority patent/US11961736B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

【課題】デバイスキラー欠陥である、基板カーボンインクルージョン起因のラージピット欠陥および三角欠陥が低減されたＳｉＣエピタキシャルウェハを提供する。
【解決手段】オフ角を有し、０．１〜２．５個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、成長速度を５〜１００μｍ／時とし、成長温度を１５００℃以上とし、Ｃ／Ｓｉ比を１．２５以下とする。該ＳｉＣエピタキシャル層に含まれる、基板カーボンインクルージョン起因のラージピット欠陥および三角欠陥の合計密度を０．６個／ｃｍ２以下とする。
【選択図】図２

Description

本発明は、ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、また、バンドギャップが３倍大きく、さらに、熱伝導率が３倍程度高い等の特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
ＳｉＣデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
ＳｉＣデバイスは、昇華再結晶法等で成長させたＳｉＣのバルク単結晶から加工して得られたＳｉＣ単結晶基板上に、化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によってデバイスの活性領域となるＳｉＣエピタキシャル層（膜）を成長させたＳｉＣエピタキシャルウェハを用いて作製されるのが一般的である。
ＳｉＣエピタキシャルウェハはより具体的には、（０００１）面から＜１１−２０＞方向にオフ角を有する面を成長面とするＳｉＣ単結晶基板上にステップフロー成長（原子ステップからの横方向成長）させて４ＨのＳｉＣエピタキシャル層を成長させるのが一般的である。
ＳｉＣエピタキシャルウェハのエピタキシャル層の欠陥としては、ＳｉＣ単結晶基板の欠陥を引き継ぐ欠陥と、エピタキシャル層中に新たに形成される欠陥が知られている。前者としては、貫通転位、基底面転位やキャロット欠陥などが知られており、後者としては、三角欠陥などが知られている。
例えば、キャロット欠陥はエピ表面側から見るとステップフロー成長方向に長い棒状の欠陥であるが、基板の転位（貫通螺旋転位（ＴＳＤ）あるいは基底面転位（ＢＰＤ））や基板上の傷が起点として形成されると言われている（非特許文献１参照）。
また、三角欠陥はステップフロー成長方向（＜１１−２０＞方向）に沿って上流から下流側に三角形の頂点とその対辺（底辺）が順に並ぶような方向を向いて形成されるが、ＳｉＣエピタキシャルウェハの製造時のエピタキシャル成長前のＳｉＣ単結晶基板上あるいはエピタキシャル成長中のエピタキシャル層内に存在した異物（ダウンフォール）を起点として、そこから基板のオフ角に沿って３Ｃの多形の層が延びてエピ表面に露出しているものと言われている（非特許文献２参照）。
特開２０１３−０２３３９９号公報 特開２０１６−０５８４９９号公報
J. Hassan et al., Journal of Crystal Growth 312 (2010) 1828-1837 C. Hallin et al., Diamond and Related Materials 6 (1997) 1297-1300
上述の通り、三角欠陥は３Ｃの多形（ポリタイプ）からなる。３Ｃの多形の電気特性は４Ｈの多形の電気特性とは異なるため、４Ｈ−ＳｉＣエピタキシャル層中に三角欠陥が存在すると、その部分はデバイスとして用いることができない。すなわち、三角欠陥はキラー欠陥として知られている。
ＳｉＣ単結晶基板中の欠陥としてカーボンインクルージョン（以下、「基板カーボンインクルージョン」ということがある）が知られている。炭化珪素単結晶インゴットの製造の際に、炭化珪素原料（粉末）からの昇華ガスとしてはＳｉＣの他に主にＳｉ、Ｓｉ２Ｃ、ＳｉＣ２等があり、黒鉛製坩堝は、これらの昇華ガスとその内壁との相互作用、これらの昇華ガスの内壁への取り込み等により、炭化珪素単結晶インゴットの成長を繰り返すほどにその表面が劣化していく。この黒鉛製坩堝の内壁表面の劣化により、黒鉛微粒子が坩堝の内部空間（空洞部）に舞い、これが炭化珪素単結晶インゴットへのカーボンインクルージョンの原因となる。ＳｉＣ単結晶基板中のカーボンインクルージョンは、このインゴット中のカーボンインクルージョンが、インゴットをＳｉＣ単結晶基板にスライスした後もその基板中に残ったものである。このＳｉＣ単結晶基板中のカーボンインクルージョンが、ＳｉＣエピタキシャルウェハのエピタキシャル層にどのように影響するかは十分には理解されていなかった。
三角欠陥は上述の通り、ダウンフォールに起因するものが知られていたが、発明者は、鋭意研究の結果、ＳｉＣ単結晶基板中のカーボンインクルージョンに起因した、エピタキシャル層中の三角欠陥を見出した。発明者はさらに、ＳｉＣ単結晶基板中のカーボンインクルージョンに起因した三角欠陥以外の、３種類のエピタキシャル層中の欠陥（ラージピット欠陥、斜線状欠陥、バンプ欠陥）を見出した。すなわち、ＳｉＣエピタキシャルウェハにおいて、ＳｉＣ単結晶基板中のカーボンインクルージョンがエピタキシャル層中で４種類の欠陥種に変換（転換）されることを見出し、さらにその変換率を決定した。さらには、ＳｉＣ単結晶基板中のカーボンインクルージョン起因の三角欠陥以外にラージピット欠陥がキラー欠陥であることを見出し、本発明に想到した。なお、通常のピットとしてはＳｉＣ単結晶基板の転位を起因として発生するものが知られているが（例えば、特許文献２参照）に対して、基板カーボンインクルージョン起因のラージピット欠陥は本発明者が初めて見出したものである。
本発明は、上記事情に鑑みてなされたものであり、デバイスキラー欠陥である、基板カーボンインクルージョン起因のラージピット欠陥および三角欠陥が低減されたＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法を提供することを目的とする。
本発明は、上記課題を解決するために、以下の手段を採用した。
本発明の一態様に係るＳｉＣエピタキシャルウェハは、オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、前記ＳｉＣエピタキシャル層に含まれる、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥の合計密度が０．６個／ｃｍ２以下である。
本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法は、オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハを製造する方法であって、前記ＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程において、成長速度を５〜１００μｍ／時とし、成長温度を１５００℃以上とし、Ｃ／Ｓｉ比を１．２５以下とする。
上記ＳｉＣエピタキシャルウェハの製造方法において、Ｃ／Ｓｉ比を１．１０以下であってもよい。
上記ＳｉＣエピタキシャルウェハの製造方法において、前記ＳｉＣエピタキシャル層に含まれる、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥の合計密度が０．６個／ｃｍ２以下のＳｉＣエピタキシャルウェハを選別してもよい。
本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法は、オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハを製造する方法であって、ＳｉＣ単結晶基板中の基板カーボンインクルージョン密度を決定する工程と、共焦点微分干渉光学系を有する共焦点顕微鏡によって測定した、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンの位置と前記ＳｉＣエピタキシャル層のラージピット及び三角欠陥の位置とを対比することによって、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度を決定する工程と、を有し、基板カーボンインクルージョンの密度に対する、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度の比が１／５以下になるように、前記ＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程中におけるＣ／Ｓｉ比を選定する。
本発明の一態様に係る欠陥識別方法は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、共焦点微分干渉光学系を有する共焦点顕微鏡によって測定した、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンの位置と前記ＳｉＣエピタキシャル層のラージピット欠陥及び三角欠陥の位置とを対比することによって、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥を他の欠陥から識別する。
本発明の一態様に係る欠陥識別方法は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、共焦点微分干渉光学系を有する共焦点顕微鏡とフォトルミネッセンス装置とを用いて、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンに起因するＳｉＣエピタキシャル層の欠陥とダウンフォールに起因するＳｉＣエピタキシャル層の欠陥とを識別する。
本発明の一態様に係る欠陥識別方法は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、共焦点微分干渉光学系を有する共焦点顕微鏡とフォトルミネッセンス装置とを用いて、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンに起因するＳｉＣエピタキシャル層の欠陥と前記ＳｉＣ単結晶基板中の貫通転位に起因するＳｉＣエピタキシャル層の欠陥とを識別する。
本発明のＳｉＣエピタキシャルウェハによれば、デバイスキラー欠陥である、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥が低減されたエピタキシャルウェハを提供できる。
本発明のＳｉＣエピタキシャルウェハの製造方法によれば、デバイスキラー欠陥である、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥の合計密度が低減されたＳｉＣエピタキシャルウェハの製造方法を提供できる。
本発明のＳｉＣエピタキシャルウェハの製造方法によれば、基板カーボンインクルージョンの密度に対する、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度の比が１／５以下のＳｉＣエピタキシャルウェハの製造方法を提供できる。
本発明の欠陥識別方法によれば、ＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層中の基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥を識別できる欠陥識別方法を提供できる。
本発明の欠陥識別方法によれば、ＳｉＣ単結晶基板中の基板カーボンインクルージョンに起因するＳｉＣエピタキシャル層の欠陥とダウンフォールに起因するＳｉＣエピタキシャル層の欠陥とを識別できる欠陥識別方法を提供できる。
本発明の欠陥識別方法によれば、ＳｉＣ単結晶基板中の基板カーボンインクルージョンに起因するＳｉＣエピタキシャル層の欠陥と前記ＳｉＣ単結晶基板中の貫通転位に起因するＳｉＣエピタキシャル層の欠陥とを識別できる欠陥識別方法を提供できる。
共焦点微分干渉光学系を用いた表面検査装置である共焦点顕微鏡によって得られた４種類の欠陥の像であり、（ａ）はラージピット欠陥、（ｂ）は三角欠陥、（ｃ）は斜線状欠陥、（ｄ）はバンプ欠陥を含む像である。 基板カーボンインクルージョン起因のラージピット欠陥近傍の断面のＳＴＥＭ像である。 単結晶基板の転位に起因する通常のピットのＳＴＥＭ像である。 基板のカーボンインクリュージョンそのものの断面ＳＴＥＭ像である。 カーボンインクリュージョン部分のＥＤＸデータである。 ４Ｈ−ＳｉＣ部分のＥＤＸデータである。 エピ後のバンプ欠陥の共焦点顕微鏡画像と断面ＳＴＥＭ像である。 図７で示した断面ＳＴＥＭ像のバンプ欠陥に変換されたカーボンインクリュージョン部分の拡大像とＥＤＸデータである。 デバイスキラー欠陥であるラージピット欠陥および三角欠陥への変換率の変化を調べた結果を示すグラフである。 非デバイスキラー欠陥であるバンプ欠陥および斜線状欠陥への変換率の変化を調べた結果を示すグラフである。 デバイスキラー欠陥と非デバイスキラー欠陥への変換率のエピ膜厚依存性を示すグラフである。 左側の像は、ＳｉＣエピタキシャルウェハ表面の、基板カーボンインクルージョン起因のラージピット欠陥近傍のＳＩＣＡ像であり、右側の像はそれのＰＬ像である。 左側の像は、ＳｉＣエピタキシャルウェハ表面の、単結晶基板上のダウンフォールに起因するピット近傍のＳＩＣＡ像であり、右側の像はそれのＰＬ像である。 （ａ）は、ＳｉＣエピタキシャルウェハ表面の基板カーボンインクルージョン起因のラージピット欠陥および基板の貫通転位を起点とした欠陥近傍のＳＩＣＡ像を示し、（ｂ）は、それらのＰＬ像を示す。
以下、本発明を適用したＳｉＣエピタキシャルウェハ及びその製造方法について、図面を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
（ＳｉＣエピタキシャルウェハ）
本発明の一実施形態に係るＳｉＣエピタキシャルウェハは、オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、前記ＳｉＣエピタキシャル層に含まれる、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥の合計密度が０．６個／ｃｍ２以下である。
本発明のＳｉＣエピタキシャルウェハに用いる４Ｈ−ＳｉＣ単結晶基板は、オフ角が例えば、０．４°以上、８°以下のものである。典型的には、４°のものが挙げられる。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハは、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板を用いている点が特徴の一つである。
ＳｉＣエピタキシャル層に含まれる、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥の合計密度が０．６個／ｃｍ２以下とする理由は、基板カーボンインクルージョン起因の三角欠陥がデバイスキラー欠陥であることは三角欠陥と同様であり、また、ダウンフォールに起因のラージピット欠陥がデバイスキラー欠陥であることがわかったからである。
すなわち、ラージピット欠陥を含むＳｉＣエピタキシャルウェハにより作製したショットキーバリアダイオードを作製し、逆バイアス電圧を印加して逆リーク電流を測定したところ、低い逆バイアス電圧で大きな電流リークが発生した。従って、ラージピット欠陥は、最終的な半導体デバイスのキラー欠陥になりうる欠陥であることがわかったものである。従って、三角欠陥と同様に、ラージピット欠陥の密度を低減することは重要である。
本発明者は、そのラージピット欠陥及び三角欠陥を低減する方法を見出し、本発明のＳｉＣエピタキシャルウェハに想到したものである。以下、それについてまず説明する。
（基板のカーボンインクルージョンに起因した表面欠陥種）
本発明者は、鋭意検討の結果、ＳｉＣ単結晶基板表面の共焦点顕微鏡像を得て、基板表面におけるカーボンインクルージョンの位置および数を確認した後、そのＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成してＳｉＣエピタキシャルウェハを作製し、ＳｉＣエピタキシャル層表面の共焦点顕微鏡像を得て、そのＳｉＣエピタキシャル層表面の共焦点顕微鏡像を基板表面の共焦点顕微鏡像と突き合わせて、各カーボンインクルージョンがＳｉＣエピタキシャル層においてどのような欠陥種になって現れたのかを確認・検討した。これによって、ＳｉＣ単結晶基板のカーボンインクルージョンは、ＳｉＣエピタキシャル層においてほぼ４種類の欠陥種に変換（転換）されることを見出し、その変換率を決定した。ここで、欠陥種の同定は難しいものであるが、本発明は、基板カーボンインクルージョンとそれに起因する欠陥との関係についての情報が少なかった現状において、「少なくとも主な」欠陥種を特定したことに大きな意義がある。
図１に、共焦点微分干渉光学系を用いた表面検査装置である共焦点顕微鏡（レーザーテック株式会社製、ＳＩＣＡ６Ｘ）によって得られた、その４種類の欠陥の像（以下、ＳＩＣＡ像ということがある。）を示す。図１（ａ）〜（ｄ）のそれぞれにおいて、右側のＳＩＣＡ像がＳｉＣエピタキシャル層表面のＳＩＣＡ像であり、それぞれ順に、ラージピット欠陥、三角欠陥、斜線状欠陥、バンプ欠陥である。図１（ａ）〜（ｄ）のそれぞれにおいて、左側のＳＩＣＡ像は基板表面のＳＩＣＡ像である。
図１に像を示したＳｉＣエピタキシャルウェハは、後述する図９〜図１１に示したデータを得たＳｉＣエピタキシャルウェハと同様の製造方法で、Ｃ/Ｓｉ比を１．１として得られたものである。以下の図２〜図８及び図１２〜図１４で像を示したＳｉＣエピタキシャルウェハについても同様である。
ＳｉＣ単結晶基板のカーボンインクルージョン、および、上記４種類の欠陥の特徴を述べる。
ＳｉＣ単結晶基板のカーボンインクリュージョンは共焦点顕微鏡で見ることができるものであり、基板表面のＳＩＣＡ像において黒いピットに見える欠陥である。結晶形成途中に飛来したカーボンの塊がインゴットに取り込まれることにより生成するものである。同一インゴットであっても、ＳｉＣ単結晶基板によって位置が変わる。
ＳｉＣエピタキシャル層のラージピット欠陥は共焦点顕微鏡で見ることができるものであり、ＳｉＣエピタキシャル層表面（本明細書中では「エピ表面」ということがある。）でピットに見える欠陥である。起点は基板のカーボンインクリュージョンおよびその一部が空乏であり、カーボンインクリュージョンから基板のオフ角度の垂直方向に沿って伸びて、深いピットが形成されたものである。ラージピット欠陥の大きさは典型的には２００〜５００μｍ２である。１００μｍ２以下の小さなラージピット欠陥は通常のピットとの区別がつきにくいが、基板欠陥の位置との照合によって区別ができる。
ＳｉＣエピタキシャル層の三角欠陥は共焦点顕微鏡で見ることができるものであり、エピ表面で三角形に見える欠陥である。起点は基板のカーボンインクリュージョンであり、カーボンインクリュージョンから基板のオフ角度の垂直方向に沿って３Ｃの多形の層が伸びて、エピ表面に露出しているものである。三角欠陥としてはその他に炉内パーティクル（ダウンフォール）に起因した三角欠陥があり、ＳｉＣエピタキシャル層の共焦点顕微鏡像では区別がつかないが、ＳｉＣ単結晶基板の共焦点顕微鏡像を比較すると区別できる。すなわち、基板カーボンインクリュージョン起因の三角欠陥は、ＳｉＣ単結晶基板の共焦点顕微鏡像においてその位置に基板カーボンインクリュージョンが見えるのに対して、ダウンフォールはＳｉＣ単結晶基板中に存在するものではないので、成長炉内に入れる前であれば、その共焦点顕微鏡像には存在しない。すなわち、ダウンフォールはＳｉＣエピタキシャルウェハの製造時にＳｉＣエピタキシャル層成長前にＳｉＣ単結晶基板上に落下してきたもの、あるいは、ＳｉＣエピタキシャル層の成長中にそのＳｉＣエピタキシャル層上に落下してきたものである。
ＳｉＣエピタキシャル層の斜線状欠陥は共焦点顕微鏡で見ることができるものであり、エピ表面では斜線に見える欠陥であり、積層欠陥の一部が見えているものである。起点は基板のカーボンインクリュージョンであり、カーボンインクリュージョンから基板のオフ角度の垂直方向に沿って斜線が伸びて、エピ表面に露出している。その他に基板の転位を起因とした斜線状欠陥があり、ＳｉＣエピタキシャル層の共焦点顕微鏡像では区別がつかないが、ＳｉＣ単結晶基板の共焦点顕微鏡像を比較すると区別できる。
ＳｉＣエピタキシャル層のバンプ欠陥は共焦点顕微鏡で見ることができるものであり、エピ表面では埋められたバンプに見える欠陥である。カーボンインクリュージョンから基板のオフ角度の垂直方向に沿って伸びたものがＳｉＣエピタキシャル層の成膜により一定程度埋められたものである。
基板カーボンインクルージョン起因の、４種類の欠陥種への変換率は具体的には以下のように決定した。
ＳｉＣ単結晶基板としては、（０００１）Ｓｉ面に対して＜１１−２０＞方向に４°のオフ角を有する、６インチの４Ｈ−ＳｉＣ単結晶基板を用いた。
１２枚の４Ｈ−ＳｉＣ単結晶基板のそれぞれについて公知の研磨工程を行った後、研磨後の基板についてまず、共焦点顕微鏡（レーザーテック株式会社製、ＳＩＣＡ６Ｘ）を用いてＳＩＣＡ像を得て、基板表面におけるカーボンインクルージョンの位置情報を記録した。各ＳｉＣ単結晶基板のカーボンインクルージョンは６個〜４９個であり、平均は約２９個であった。すなわち、基板カーボンインクルージョン密度はそれぞれ、０．０６個／ｃｍ２〜０．４７個／ｃｍ２あり、平均は約０．２８個／ｃｍ２であった。
その後、その単結晶基板をホットウォールプラネタリ型ウェハ自公転型のＣＶＤ装置に設置し、水素ガスによる基板表面の清浄化（エッチング）工程を行った。
次に、原料ガスとしてシラン及びプロパンを用い、キャリアガスとして水素を供給しながら、成長温度１６００℃、Ｃ／Ｓｉ比１．２２の条件の下、ＳｉＣエピタキシャル成長工程を行い、膜厚９μｍのＳｉＣエピタキシャル層をＳｉＣ単結晶基板上に形成して、ＳｉＣエピタキシャルウェハを得た。
このＳｉＣエピタキシャルウェハについて、再度、共焦点顕微鏡（レーザーテック株式会社製、ＳＩＣＡ６Ｘ）を用いてＳＩＣＡ像を得て、そのＳＩＣＡ像を用いて上記４種類の欠陥に分類した。計測範囲は外周のエッジから３ｍｍを除くウェハ全体とした。分類した各欠陥の数に基づいて、全基板カーボンインクルージョン数に対する各欠陥数から各欠陥の変換率を算出した。
ラージピット欠陥、三角欠陥、斜線状欠陥、バンプ欠陥のそれぞれの変換率は、２４．４％、１３．６％、４．３％、５７．６％であった。
かかる変換率はＳｉＣエピタキシャルウェハの製造条件によって変動するが、成長速度が２０μｍ／時以上、成長温度が１５００℃以上の範囲であれば、Ｃ／Ｓｉ比が同一の製造条件では同様の変換率比の傾向が得られる。従って、例えば、キラー欠陥であるラージピット欠陥の密度を所定の密度以下にしたい場合には、変換率から逆算した所定のカーボンインクルージョン密度以下のＳｉＣ単結晶基板を使用すればよい。
例えば、ラージピット欠陥および三角欠陥への変換率が２４．４％、１３．６％に基づくと、基板カーボンインクルージョン密度が上述の０．０６個／ｃｍ２〜０．４７個／ｃｍ２の場合、ラージピット欠陥、三角欠陥のそれぞれの欠陥密度は、０．０１５個／ｃｍ２〜０．１１５個／ｃｍ２、０．００８個／ｃｍ２〜０．０６４個／ｃｍ２になる。
ラージピット欠陥への変換率が２４．４％の場合、基板カーボンインクルージョン起因のラージピット欠陥の密度が０．５個／ｃｍ２以下のＳｉＣエピタキシャルウェハを得たい場合には、基板カーボンインクルージョン密度が２．０個／ｃｍ２以下のＳｉＣ単結晶基板を用いればよい。
一般的な表現をすると、ラージピット欠陥への変換率がｐ％の場合に、ラージピット欠陥の密度がｑ個／ｃｍ２以下のＳｉＣエピタキシャルウェハを得たい場合には、基板カーボンインクルージョン密度が（１００×ｑ／ｐ）個／ｃｍ２以下のＳｉＣ単結晶基板を用いればよい。
本発明のＳｉＣエピタキシャルウェハにおいて、基板カーボンインクルージョン起因のラージピット欠陥および三角欠陥の合計密度は低いほどよいが、基板カーボンインクルージョン密度の範囲に応じて、その下限を例示すると、０．０１〜０．０３個／ｃｍ２程度となる。
次に、各欠陥の特徴を説明する。
図２に、基板カーボンインクルージョン起因のラージピット欠陥近傍の断面の、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）（株式会社日立ハイテクノロジーズ製、ＨＦ−２２００）によって得られた像（ＳＴＥＭ像）を示す。比較として、図３に単結晶基板の転位に起因する通常のピットのＳＴＥＭ像を示す。
なお、図２〜図４、及び、図７で示したＳＴＥＭ像は、各欠陥の特徴を説明するためのものであって、寸法は図中に示した通りである。
図２に示すＳＴＥＭ像は一例であるが、ＳＴＥＭ像において、下方の基板の位置に基板カーボンインクルージョンが見えている。また、この基板カーボンインクルージョンから異常成長部を介して伸びた転位が存在し、その転位の先の表面側にラージピット欠陥（図２中の「深いピット」）が見えている。このように、図２に示すＳＴＥＭ像においては、エピ表面のラージピット欠陥の起因が基板カーボンインクルージョンであることが明確にしめされている。この基板カーボンインクルージョンと表面のラージピットとの間には、図２に示されているようにエピタキシャル層中に転位が入っている場合もあるが、入っていない場合もある。またエピ表面には大きく、深いピットが形成される。
一方、図３から明らかなように、単結晶基板の転位に起因する通常のピットのＳＴＥＭ像では、基板中にカーボンインクルージョンが存在しておらず、ピットの下方には、基板の転位からエピタキシャル層に引き継がれた転位の集合がみられる。その場合、エピ表面にはごく小さなピットしか形成されない。
従って、本発明の基板カーボンインクルージョン起因のラージピット欠陥は、単結晶基板の転位に起因する通常のピットとは全く異なるものである。
図４は、基板の異物インクルージョンの断面ＳＴＥＭ像であり、異物の存在が確認できる。この異物の成分をＥＤＸで確認した。
図５は、図４で示した異物インクルージョンについてのＥＤＸの結果を示すものである。右上の像は図４のＳＴＥＭ像のうち、異物インクルージョンの近傍を拡大したものであり、グラフは符号２で示した異物中の点の部分のＥＤＸの結果を示すものである。
一方、図６は、右上の像は図４のＳＴＥＭ像のうち、異物インクルージョンの近傍を拡大したものであり、グラフは符号１２で示した異物以外の点の部分のＥＤＸの結果を示すものである。
図５で示したＥＤＸは、図６と比較してカーボンのピークが強いことから異物がカーボンであることを確認した。
図７は基板カーボンインクルージョン上に、ＳｉＣエピタキシャル層を成膜し、バンプ欠陥となった箇所の断面ＳＴＥＭ像である。基板のカーボンインクルージョンから転位（ＳＴＥＭ像においてやや濃い直線として見えている）が伸びてエピ表面に達していることがわかる。断面ＳＴＥＭ像の上部に示したのはバンプ欠陥（表面欠陥）の共焦点顕微鏡像（その像の右側にその像のスケールを示した）であり、点線矢印によって断面ＳＴＥＭ像のバンプ欠陥（表面欠陥）との対応を示した。
図７において矢印で示した転位がエピ表面に達した箇所が、図７の上部に示したバンプ欠陥の端に相当していた。
図８は、図７で示したバンプ欠陥に対応するインクルージョン部分の拡大像とその近傍のＥＤＸ測定スペクトルである。図８で示したＥＤＸでも、インクルージョン部分（上側データ）でインクルージョン外の部分（下側データ）よりカーボンのピークが強いことから異物がカーボンであることを確認した。
図７及び図８より、図７で示したバンプ欠陥が基板カーボンインクルージョンに起因していることがわかる。
（ＳｉＣエピタキシャルウェハの製造方法（第１実施形態））
本発明の第１実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハを製造する方法であって、前記ＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程において、成長速度を５〜１００μｍ／時とし、成長温度を１５００℃以上とし、Ｃ／Ｓｉ比を１．２５以下とする。
本発明のＳｉＣエピタキシャルウェハの製造方法では、「オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板」を準備することが前提となる。
本発明のＳｉＣエピタキシャルウェハの製造方法では、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板を用いることが特徴の一つである。好ましくは、０．１〜４．５個／ｃｍ２の基板カーボンインクリュージョン密度を有する基板であり、より好ましくは、０．１〜３．５個／ｃｍ２の基板カーボンインクリュージョン密度を有する基板であり、さらにより好ましくは、０．１〜２．５個／ｃｍ２の基板カーボンインクリュージョン密度を有する基板である。
図９及び図１０は、（０００１）Ｓｉ面に対して＜１１−２０＞方向に４°のオフ角を有する６インチの４Ｈ−ＳｉＣ単結晶基板であって、基板カーボンインクルージョン密度が０．１〜６．０個／ｃｍ２のＳｉＣ単結晶基板を用い、公知の研磨工程および基板表面の清浄化（エッチング）工程を行った後、原料ガスとしてシラン及びプロパンを用い、キャリアガスとして水素を供給しながら、ＳｉＣエピタキシャル成長工程を行い、膜厚３０μｍのＳｉＣエピタキシャル層をＳｉＣ単結晶基板上に形成して得たＳｉＣエピタキシャルウェハについて、成長温度を１６００℃とし、Ｃ／Ｓｉ比については０．８０、０．９５、１．１０、１．２２に変えた場合のそれぞれのＳｉＣエピタキシャルウェハについて、各欠陥種への変換率の変化を調べた結果を示すものである。各欠陥種への変換率は、後述する成長温度及び成長速度の範囲においてはほとんど影響を受けなかった。
図９は、デバイスキラー欠陥であるラージピット欠陥および三角欠陥への変換率の変化を調べた結果であり、図１０は、斜線状欠陥およびバンプ欠陥への変換率の変化を調べた結果である。
図９に示す通り、ラージピット欠陥への変換率は、Ｃ／Ｓｉ比が大きくなるほど、大きくなった。具体的には、Ｃ／Ｓｉ比が０．８０、０．９５、１．１０、１．２２のそれぞれで、０％、０．６％、４．５％、１６．１％であり、Ｃ／Ｓｉ比が１．１０を超えると、ラージピット欠陥への変換率は５％を超えた。従って、ラージピット欠陥への変換率を５％以下に抑えるためには、Ｃ／Ｓｉ比を１．１０以下に抑える必要がある。なお、図９においては、ラージピット欠陥および三角欠陥を合わせた変換率を、キラー欠陥への変換率として示した。
また、三角欠陥への変換率もラージピット欠陥への変換率ほどではないが、Ｃ／Ｓｉ比が大きくなるほど、ほぼ大きくなる傾向であった。三角欠陥への変換率はいずれのＣ／Ｓｉ比においても３％以下と低かった。具体的には、Ｃ／Ｓｉ比が０．８０、０．９５、１．１０、１．２２のそれぞれで、１．７％、２．６％、２．２％、２．７％であった。
ラージピット欠陥および三角欠陥を合わせたキラー欠陥への変換率は、Ｃ／Ｓｉ比が大きくなるほど、大きくなった。具体的には、Ｃ／Ｓｉ比が０．８０、０．９５、１．１０、１．２２のそれぞれで、１．７％、３．２％、６．７％、１８．８％であり、Ｃ／Ｓｉ比が１．１０を超えると、キラー欠陥への変換率は６％を超えた。従って、キラー欠陥への変換率を６％以下に抑えるためには、Ｃ／Ｓｉ比を１．１０以下に抑える必要がある。
これに対して、図１０に示す通り、バンプ欠陥（Ｂｕｍｐ）への変換率はＣ／Ｓｉ比が大きくなるほど、小さくなった。具体的には、Ｃ／Ｓｉ比が０．８０、０．９５、１．１０、１．２２のそれぞれで、９７．２％、９４．８％、９２．７％、７９．６％であり、Ｃ／Ｓｉ比が１．１０以下では、バンプ欠陥への変換率は９２％を超えた。従って、バンプ欠陥への変換率を９２％以上に高めるためには、Ｃ／Ｓｉ比を１．１０以下にする必要がある。
また、斜線状欠陥への変換率はバンプ欠陥への変換率とは異なり、Ｃ／Ｓｉ比が変わっても大きく変化しなかった。具体的には、Ｃ／Ｓｉ比が０．８０、０．９５、１．１０、１．２２のそれぞれで、１．１％、１．９％、０．６％、１．６％であり、いずれのＣ／Ｓｉ比でも、斜線状欠陥への変換率は２％未満と小さい値であった。
バンプ欠陥および斜線状欠陥を合わせた非キラー欠陥への変換率は、Ｃ／Ｓｉ比が大きくなるほど、小さくなった。具体的には、Ｃ／Ｓｉ比が０．８０、０．９５、１．１０、１．２２のそれぞれで、９８．３％、９６．７％、９３．３％、８１．２％であり、Ｃ／Ｓｉ比が１．１０では、非キラー欠陥への変換率は９３％を超えた。従って、非キラー欠陥への変換率は９３％以上に高めるためには、Ｃ／Ｓｉ比を１．１０以下にする必要がある。
各欠陥種への変換率とエピ膜厚（エピタキシャル膜の厚み）の関係を調査した。Ｃ／Ｓｉ比を１．２２と固定し、エピ膜厚を９、１５、３０μｍとして、デバイスキラー欠陥と非デバイスキラー欠陥への変換率を図１１にまとめた。膜厚が大きくなるほど、キラー欠陥への変換率は小さくなった。具体的には、膜厚が９、１５、３０μｍのそれぞれで３８．１％、２４．５％、１８．８％であり、Ｃ／Ｓｉ比が１．２２の場合、エピ膜厚が３０μｍでキラー欠陥への変換率は２０％以下に抑えられた。すなわち、各欠陥種への変換率は、Ｃ／Ｓｉ比とともに、エピ膜厚にも影響を受けることを見出した。言い換えると、各欠陥への変換率は、Ｃ／Ｓｉとエピ膜厚の２つのパラメータにより制御することができる。一般的に、Ｃ／Ｓｉ比が大きい方が不純物濃度の均一性が良くなる。不純物の濃度の均一性を優先するためにＣ／Ｓｉ比を大きくしたい場合、エピ膜厚を厚くすることでキラー欠陥への変換率が抑えられる。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法では、エピタキシャル成長工程におけるＣ／Ｓｉ比は１．２５以下である。図２に示した結果に基づくと、ラージピット欠陥および三角欠陥への変換率を低減するためにはＣ／Ｓｉ比は１．２２以下であることが好ましく、１．１５以下であることがより好ましく、１．１０以下であることがさらに好ましい。ラージピット欠陥および三角欠陥への変換率を低減するためには、Ｃ／Ｓｉ比はさらに小さい値であることが好ましい。Ｃ／Ｓｉ比を１．２２以下にするとラージピット欠陥および三角欠陥への変換率を２１％以下にすることができ、Ｃ／Ｓｉ比を１．１０以下にするとラージピット欠陥および三角欠陥への変換率を６．５％以下にすることができ、Ｃ／Ｓｉ比を１．０５以下にするとラージピット欠陥および三角欠陥への変換率を５．０％以下にすることができ、Ｃ／Ｓｉ比を１．０以下にするとラージピット欠陥および三角欠陥への変換率を４．０％以下にすることができ、Ｃ／Ｓｉ比を０．９５以下にするとラージピット欠陥および三角欠陥への変換率を３．５％以下にすることができ、Ｃ／Ｓｉ比を０．９０以下にするとラージピット欠陥および三角欠陥への変換率を２．０％にすることが可能となる。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法では、エピ膜厚は特に限定するものではない。エピ膜厚が１０μｍより薄い場合はＣ／Ｓｉ比をより小さくするのが好ましい。エピ膜厚が１５μｍより厚い場合では多少Ｃ／Ｓｉ比が大きくても良い。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法では特に限定するものではないが、エピタキシャル成長工程における成長速度は５〜１００μｍ／時である。成長速度が速い方が、生産性が上がるため、成長速度は２０μｍ／時以上であることが好ましく、４０μｍ／時以上であることがより好ましく、６０μｍ／時以上であることがさらに好ましい。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法では、エピタキシャル成長工程における成長温度は１５００℃以上である。温度が低すぎると積層欠陥が増えるため、温度が高すぎると、炉内部材の劣化の問題があるため、成長温度は１５００℃以上であることが好ましく、１５５０℃以上であることがより好ましく、１６００℃以上であることがさらに好ましい。また、上限としては例えば、１７５０℃程度が挙げられる。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法において、エピタキシャル成長前に、ＳｉＣエピタキシャル層に含まれる、基板カーボンインクルージョン起因のラージピット欠陥の密度が０．５個／ｃｍ２以下のＳｉＣエピタキシャルウェハを選別する工程を設けてもよい。
（ＳｉＣエピタキシャルウェハの製造方法（第２実施形態））
本発明の第２実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハを製造する方法であって、ＳｉＣ単結晶基板中の基板カーボンインクルージョン密度を決定する工程と、共焦点微分干渉光学系を有する共焦点顕微鏡によって測定した、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンの位置と前記ＳｉＣエピタキシャル層のラージピット及び三角欠陥の位置とを対比することによって、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度を決定する工程と、を有し、基板カーボンインクルージョンの密度に対する、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度の比が１／５以下になるように、前記ＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程中におけるＣ／Ｓｉ比を選定する。
図９に示したように、デバイスキラー欠陥であるラージピット欠陥および三角欠陥への変換率ｐ％は、Ｃ／Ｓｉ比によって変化する。そこで、基板カーボンインクルージョン密度がｒ個／ｃｍ２以下のＳｉＣ単結晶基板を用いた場合に、基板カーボンインクルージョンの密度に対する、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度の比をｓ以下にしたい場合には、変換率ｐ％がｒ×ｓ×１００以下となるようにＣ／Ｓｉ比を選定する。
例えば、基板カーボンインクルージョン密度ｒが０．２８個／ｃｍ２の場合に、基板カーボンインクルージョンの密度に対する、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度の比ｓを１／５以下にしたい場合には、変換率ｐ％が５．６％以下となるＣ／Ｓｉ比を選定すればよい。
（欠陥識別方法（第１実施形態））
本発明の第１実施形態に係る欠陥識別方法は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、共焦点微分干渉光学系を有する共焦点顕微鏡によって測定した、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンの位置と前記ＳｉＣエピタキシャル層のラージピット欠陥及び三角欠陥の位置とを対比することによって、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥を他の欠陥から識別する。
（欠陥識別方法（第２実施形態））
本発明の第２実施形態に係る欠陥識別方法は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、共焦点微分干渉光学系を有する共焦点顕微鏡とフォトルミネッセンス装置とを用いて、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンに起因するＳｉＣエピタキシャル層の欠陥とダウンフォールに起因するＳｉＣエピタキシャル層の欠陥とを識別するものである。
図１２の左側に、ＳｉＣエピタキシャルウェハ表面の基板カーボンインクルージョン起因のラージピット欠陥近傍のＳＩＣＡ像、右側にそれをフォトルミネッセンス装置（レーザーテック株式会社製、ＳＩＣＡ８７）を用いてバンドパス（６３０〜７８０ｎｍ）の受光波長で得られたＰＬ像を示す。比較として、図１３に単結晶基板上のダウンフォールに起因するピット（欠陥）のＳＩＣＡ像およびＰＬ像をそれぞれ左側、右側に示す。
ＳＩＣＡ像においては、基板カーボンインクルージョン起因のラージピット欠陥とダウンフォール起因のピットとはいずれも丸状形状であって明確な区別はつきにくい。これに対して、ＰＬ像では、ダウンフォール起因のピットは丸状形状であるのに対して、基板カーボンインクルージョン起因のラージピット欠陥は蜘蛛の巣状であることが多く、この場合には両者の区別は明確である。
なお、基板カーボンインクルージョン起因のラージピット欠陥のＰＬ像が丸状形状である場合であっても、ＳｉＣ単結晶基板のＳＩＣＡ像を比べれば、ダウンフォールを起点としたピットと区別ができる。また、フォトルミネッセンス装置において、バンドパス４００〜６７８ｎｍ又はバンドパス３７０〜３８８ｎｍの受光波長でラージピット欠陥のＰＬ像を比べると、蜘蛛の巣部分は黒く、核にあたる部分は白く見えるので、図１３と同様に見えるダウンフォールに起因したピットと区別できる。
（欠陥識別方法（第３実施形態））
本発明の第３実施形態に係る欠陥識別方法は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、共焦点微分干渉光学系を有する共焦点顕微鏡とフォトルミネッセンス装置とを用いて、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンに起因するＳｉＣエピタキシャル層の欠陥と前記ＳｉＣ単結晶基板中の貫通転位に起因するＳｉＣエピタキシャル層の欠陥とを識別するものである。
図１４（ａ）に、ＳｉＣエピタキシャルウェハ表面の基板カーボンインクルージョン起因のラージピット欠陥（Ｌａｒｇｅ−ｐｉｔ）および基板の貫通転位（ＴＤ）に起因する欠陥近傍のＳＩＣＡ像、図１４（ｂ）に、それをフォトルミネッセンス装置（レーザーテック株式会社製、ＳＩＣＡ８７）を用いてバンドパス（６３０〜７８０ｎｍ）の受光波長で得られたＰＬ像を示す。
基板カーボンインクルージョン起因のラージピット欠陥および基板の貫通転位を起点とした欠陥は、図１４（ａ）のＳＩＣＡ像上では類似した見え方をしているが、図１４（ｂ）のＰＬ像においては、基板の貫通転位を起点とした欠陥は発光がないのに対して、ラージピット欠陥の方は蜘蛛の巣状に見えており、明確に区別することができる。
本発明のＳｉＣエピタキシャルウェハ及びその製造方法は例えば、パワー半導体用ＳｉＣエピタキシャルウェハとして、また、その製造方法として利用することができる。

Claims (8)

  1. オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、
    前記ＳｉＣエピタキシャル層に含まれる、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥の合計密度が０．６個／ｃｍ２以下であることを特徴とするＳｉＣエピタキシャルウェハ。
  2. オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハを製造する方法であって、
    前記ＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程を有し、
    前記エピタキシャル成長工程において、成長速度を５〜１００μｍ／時とし、成長温度を１５００℃以上とし、Ｃ／Ｓｉ比を１．２５以下とすることを特徴とするＳｉＣエピタキシャルウェハの製造方法。
  3. Ｃ／Ｓｉ比を１．１０以下とすることを特徴とする請求項２に記載のＳｉＣエピタキシャルウェハの製造方法。
  4. 前記ＳｉＣエピタキシャル層に含まれる、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥の合計密度が０．６個／ｃｍ２以下のＳｉＣエピタキシャルウェハを選別することを特徴とする請求項２または３のいずれかに記載のＳｉＣエピタキシャルウェハの製造方法。
  5. オフ角を有し、０．１〜６．０個／ｃｍ２の基板カーボンインクルージョン密度を有する４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハを製造する方法であって、
    ＳｉＣ単結晶基板中の基板カーボンインクルージョン密度を決定する工程と、
    共焦点微分干渉光学系を有する共焦点顕微鏡によって測定した、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンの位置と前記ＳｉＣエピタキシャル層のラージピット及び三角欠陥の位置とを対比することによって、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度を決定する工程と、を有し、
    基板カーボンインクルージョンの密度に対する、基板カーボンインクルージョン起因のラージピット及び三角欠陥の密度の比が１／５以下になるように、前記ＳｉＣ単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程中におけるＣ／Ｓｉ比を選定することを特徴とするＳｉＣエピタキシャルウェハの製造方法。
  6. ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、
    共焦点微分干渉光学系を有する共焦点顕微鏡によって測定した、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンの位置と前記ＳｉＣエピタキシャル層のラージピット及び三角欠陥の位置とを対比することによって、基板カーボンインクルージョン起因のラージピット欠陥及び三角欠陥を他の欠陥から識別する欠陥識別方法。
  7. ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、
    共焦点微分干渉光学系を有する共焦点顕微鏡とフォトルミネッセンス装置とを用いて、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンに起因するＳｉＣエピタキシャル層の欠陥とダウンフォールに起因とするＳｉＣエピタキシャル層の欠陥とを識別する欠陥識別方法。
  8. ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハにおけるＳｉＣエピタキシャル層の欠陥を識別する方法であって、
    共焦点微分干渉光学系を有する共焦点顕微鏡とフォトルミネッセンス装置とを用いて、前記ＳｉＣ単結晶基板中の基板カーボンインクルージョンに起因するＳｉＣエピタキシャル層の欠陥と前記ＳｉＣ単結晶基板中の貫通転位に起因とするＳｉＣエピタキシャル層の欠陥とを識別する欠陥識別方法。
JP2016186062A 2016-08-31 2016-09-23 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法 Active JP6459132B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201780051959.XA CN109642342B (zh) 2016-08-31 2017-08-21 SiC外延晶片及其制造方法、以及缺陷识别方法
DE112017004297.6T DE112017004297B4 (de) 2016-08-31 2017-08-21 Herstellungsverfahren für einen SiC-Epitaxiewafer
US16/325,281 US11293115B2 (en) 2016-08-31 2017-08-21 Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
PCT/JP2017/029740 WO2018043171A1 (ja) 2016-08-31 2017-08-21 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
TW106128221A TWI630292B (zh) 2016-08-31 2017-08-21 ＳｉＣ磊晶晶圓及其製造方法、以及缺陷識別方法
US17/683,176 US11961736B2 (en) 2016-08-31 2022-02-28 SiC epitaxial wafer, production method therefor, and defect identification method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016170194 2016-08-31
JP2016170194 2016-08-31

Publications (2)

Publication Number Publication Date
JP2018041942A true JP2018041942A (ja) 2018-03-15
JP6459132B2 JP6459132B2 (ja) 2019-01-30

Family

ID=61624070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016186062A Active JP6459132B2 (ja) 2016-08-31 2016-09-23 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法

Country Status (4)

Country Link
JP (1) JP6459132B2 (ja)
CN (1) CN109642342B (ja)
DE (1) DE112017004297B4 (ja)
TW (1) TWI630292B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018039714A (ja) * 2016-08-31 2018-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP2020083671A (ja) * 2018-11-16 2020-06-04 昭和電工株式会社 欠陥除去方法及びＳｉＣエピタキシャルウェハの製造方法
JP2020126985A (ja) * 2019-02-06 2020-08-20 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2020202288A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣ基板及びＳｉＣエピタキシャルウェハの評価方法、及びＳｉＣデバイスの製造方法
JP2021088469A (ja) * 2019-12-02 2021-06-10 株式会社デンソー 炭化珪素単結晶およびその製造方法
CN113295616A (zh) * 2021-03-30 2021-08-24 浙江大学杭州国际科创中心 一种SiC晶圆及其外延层结构的综合测试方法
CN113544817A (zh) * 2018-12-27 2021-10-22 胜高股份有限公司 硅外延晶片的制造方法和硅外延晶片
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
JP7179219B1 (ja) 2019-02-06 2022-11-28 昭和電工株式会社 ＳｉＣデバイス及びその製造方法
WO2023282001A1 (ja) * 2021-07-08 2023-01-12 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114717639B (zh) * 2022-06-07 2022-09-16 浙江大学杭州国际科创中心 基于光电化学腐蚀工艺定位氧化镓晶片表面缺陷的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514648A (ja) * 2006-09-14 2010-05-06 クリー インコーポレイテッド マイクロパイプ・フリーの炭化ケイ素およびその製造方法
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2013023399A (ja) * 2011-07-19 2013-02-04 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法、並びにＳｉＣエピタキシャルウェハの製造装置
JP2014001108A (ja) * 2012-06-19 2014-01-09 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014024703A (ja) * 2012-07-26 2014-02-06 Sumitomo Electric Ind Ltd 炭化珪素単結晶の製造方法
JP2014122140A (ja) * 2012-12-21 2014-07-03 Showa Denko Kk 炭化珪素単結晶製造用坩堝、炭化珪素単結晶製造装置及び炭化珪素単結晶の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6226959B2 (ja) * 2012-04-20 2017-11-08 トゥー‐シックス・インコーポレイテッド 大口径高品質ＳｉＣ単結晶、方法、及び装置
WO2014196394A1 (ja) * 2013-06-04 2014-12-11 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP6347188B2 (ja) 2014-09-08 2018-06-27 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2016170194A (ja) 2015-03-11 2016-09-23 セイコーエプソン株式会社 吸音体、吸音構造
JP5861794B1 (ja) 2015-03-27 2016-02-16 東洋インキＳｃホールディングス株式会社 再剥離型粘着剤
JP6493690B2 (ja) * 2016-08-31 2019-04-03 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514648A (ja) * 2006-09-14 2010-05-06 クリー インコーポレイテッド マイクロパイプ・フリーの炭化ケイ素およびその製造方法
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2013023399A (ja) * 2011-07-19 2013-02-04 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法、並びにＳｉＣエピタキシャルウェハの製造装置
JP2014001108A (ja) * 2012-06-19 2014-01-09 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014024703A (ja) * 2012-07-26 2014-02-06 Sumitomo Electric Ind Ltd 炭化珪素単結晶の製造方法
JP2014122140A (ja) * 2012-12-21 2014-07-03 Showa Denko Kk 炭化珪素単結晶製造用坩堝、炭化珪素単結晶製造装置及び炭化珪素単結晶の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
JP2018039714A (ja) * 2016-08-31 2018-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
US11961736B2 (en) 2016-08-31 2024-04-16 Resonac Corporation SiC epitaxial wafer, production method therefor, and defect identification method
JP2020083671A (ja) * 2018-11-16 2020-06-04 昭和電工株式会社 欠陥除去方法及びＳｉＣエピタキシャルウェハの製造方法
JP7204436B2 (ja) 2018-11-16 2023-01-16 昭和電工株式会社 欠陥除去方法及びＳｉＣエピタキシャルウェハの製造方法
CN113544817A (zh) * 2018-12-27 2021-10-22 胜高股份有限公司 硅外延晶片的制造方法和硅外延晶片
JP7148427B2 (ja) 2019-02-06 2022-10-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2020126985A (ja) * 2019-02-06 2020-08-20 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7179219B1 (ja) 2019-02-06 2022-11-28 昭和電工株式会社 ＳｉＣデバイス及びその製造方法
JP2022188125A (ja) * 2019-02-06 2022-12-20 昭和電工株式会社 ＳｉＣデバイス及びその製造方法
JP2020202288A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣ基板及びＳｉＣエピタキシャルウェハの評価方法、及びＳｉＣデバイスの製造方法
JP7363110B2 (ja) 2019-06-10 2023-10-18 株式会社レゾナック ＳｉＣエピタキシャルウェハ、ＳｉＣ基板及びＳｉＣエピタキシャルウェハの評価方法、及びＳｉＣデバイスの製造方法
JP2021088469A (ja) * 2019-12-02 2021-06-10 株式会社デンソー 炭化珪素単結晶およびその製造方法
JP7363423B2 (ja) 2019-12-02 2023-10-18 株式会社デンソー 炭化珪素単結晶の製造方法
CN113295616A (zh) * 2021-03-30 2021-08-24 浙江大学杭州国际科创中心 一种SiC晶圆及其外延层结构的综合测试方法
WO2023282001A1 (ja) * 2021-07-08 2023-01-12 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
TW201812124A (zh) 2018-04-01
DE112017004297T5 (de) 2019-05-23
CN109642342B (zh) 2021-10-26
CN109642342A (zh) 2019-04-16
TWI630292B (zh) 2018-07-21
JP6459132B2 (ja) 2019-01-30
DE112017004297B4 (de) 2024-04-25

Similar Documents

Publication Publication Date Title
JP6493690B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP6459132B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
US11961736B2 (en) SiC epitaxial wafer, production method therefor, and defect identification method
JP6762484B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
JP6012841B2 (ja) ＳｉＣエピタキシャルウエハの製造方法
US11320388B2 (en) SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
WO2016051975A1 (ja) 炭化珪素エピタキシャル基板
US11107892B2 (en) SiC epitaxial wafer and method for producing same
JP6635579B2 (ja) ＳｉＣエピタキシャルウェハ
US10985042B2 (en) SiC substrate, SiC epitaxial wafer, and method of manufacturing the same
WO2019003668A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP7148427B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
Ansah-Antwi et al. Growth optimization and characterization of GaN epilayers on multifaceted (111) surfaces etched on Si (100) substrates
Liu et al. Examination of in-grown stacking faults in 8-and 4-offcut 4H-SiC epitaxy by photoluminescence imaging
JP7179219B1 (ja) ＳｉＣデバイス及びその製造方法
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
JP7302716B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180823

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180823

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181214

R150 Certificate of patent or registration of utility model

Ref document number: 6459132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350