JP6264768B2 - 半導体構造物、半導体装置及び該半導体構造物の製造方法 - Google Patents
半導体構造物、半導体装置及び該半導体構造物の製造方法 Download PDFInfo
- Publication number
- JP6264768B2 JP6264768B2 JP2013158582A JP2013158582A JP6264768B2 JP 6264768 B2 JP6264768 B2 JP 6264768B2 JP 2013158582 A JP2013158582 A JP 2013158582A JP 2013158582 A JP2013158582 A JP 2013158582A JP 6264768 B2 JP6264768 B2 JP 6264768B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- single crystal
- carbide single
- crystal layer
- type silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 197
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000013078 crystal Substances 0.000 claims description 428
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 386
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 385
- 239000000758 substrate Substances 0.000 claims description 113
- 239000012535 impurity Substances 0.000 claims description 76
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 46
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 30
- 229910052782 aluminium Inorganic materials 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 29
- 229910052757 nitrogen Inorganic materials 0.000 claims description 28
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 claims description 22
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 13
- 229910000077 silane Inorganic materials 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 239000001294 propane Substances 0.000 claims description 11
- 239000012159 carrier gas Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000012808 vapor phase Substances 0.000 claims description 4
- 238000003763 carbonization Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 235000010210 aluminium Nutrition 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000004913 activation Effects 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- HIGSLXSBYYMVKI-UHFFFAOYSA-N pralidoxime chloride Chemical compound [Cl-].C[N+]1=CC=CC=C1\C=N\O HIGSLXSBYYMVKI-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
Description
一方、SiCは、Siに比べて絶縁破壊電界強度が約10倍、禁制帯幅と熱伝導率が約3倍という優れた物性を持ち、しかも広範囲の伝導性制御(n型、p型とも)が容易な間接遷移型半導体であるので、Siでは到達できない超高耐圧の半導体パワーデバイスの実現を可能とする。
n−ch IGBTを作製するためには、一般的にはp型炭化珪素単結晶基板上にn型ドリフト層を100μm以上エピタキシャル成長させ、そのドリフト層表面にMOSFETを形成させる必要がある。この時、n型ドリフト層としては、極めて高品質な結晶であることが求められる。特に、バイポーラ動作をする炭化珪素デバイスでは、ドリフト層中に基底面転位が存在すると、導通時に基底面転位が拡張し、積層欠陥を発生させ、この積層欠陥が導通時の抵抗となりオン抵抗が増加することが分かっている。
ドリフト層は、エピタキシャル成長により作製されるが、ドリフト層に存在する基底面転位は、基本的に下地となる炭化珪素単結晶基板から伝搬したものである。そのため、炭化珪素単結晶基板が低転位密度であることが求められる。
炭化珪素単結晶基板は、昇華法により作製されるが、n型の炭化珪素単結晶基板の高品質化が非常に進んでおり、転位密度数100cm−3、基底面転位密度ゼロといった結晶も得られている。
一方、p型の炭化珪素単結晶基板は、高品質化が進んでおらず、n型同様の高品質炭化珪素単結晶基板を得ることはできていない。加えて、p型炭化珪素単結晶基板は、高不純物濃度化が難しく、n型炭化珪素単結晶基板の場合、比抵抗20mΩcm以下のものを製作可能なのに比べ、p型炭化珪素単結晶基板の場合、比抵抗は、数Ωcm程度とn型に比べて一桁から二桁高抵抗である。そのため、p型炭化珪素単結晶基板を用いるn−ch IGBTでは、単結晶基板の抵抗が無視できなくなる。
しかしながら、この方法では、実際に素子作製プロセスを実施する際のウエハ厚みは、ドリフト層の厚みとなることから、ドリフト層の厚みだけでウエハとしての機械的強度を維持することが困難で、6インチ等の大口径ウエハを用いて素子作製プロセスを実施する際にウエハが破損してしまう問題がある。特に10kV前後のIGBTの場合、必要とされるドリフト層の厚みは、100μm前後となり、ドリフト層の厚みだけでは機械的強度を維持することができない。
このウエハの破損を回避するためには、最後に成長させるp型層を厚く成長させ、機械的強度を維持する必要がある。しかしながら、エピタキシャル成長によりp型単結晶薄膜を厚く、且つ不純物を高濃度にドーピングすることは困難で、これまでの事例では、膜厚80μm〜100μmで、Alの不純物濃度が5.3×1018cm−3程度のものしか報告されていない(非特許文献3参照)。
この程度のAlの不純物濃度では、その比抵抗が数100mΩcm程度と大きくなり、導通時の抵抗増加要因となってしまう。これは、炭化珪素単結晶中のAlの活性化率が数%から10%と低いことによる。一方、n型単結晶薄膜では、n型不純物となる窒素の活性化率がほぼ100%であるため、不純物濃度が5.3×1018cm−3程度の場合でも、20mΩcm程度と低抵抗になる。
ここで、非特許文献3に開示されている方法では、ウエハの機械的強度を付与するため、エピタキシャル成長時の成長温度を2,000℃とし、p型炭化珪素単結晶基板を製造する温度に近い、非常に高い成長温度条件を採用している。このような高温の成長温度とすれば、200μm/hの高速成長でエピタキシャル成長層を成長させることができると同時に厚膜化による機械的強度を得ることができる。
しかしながら、AlのSiC中への取り込みにおける成長温度の影響については、成長温度に反比例することが分かっており(非特許文献4参照)、成長温度を高温条件にするにつれて、p型炭化珪素単結晶層としてのエピタキシャル成長層に導入されるAlの量が減少することから、非特許文献3の方法では、p型炭化珪素単結晶層におけるAlの不純物濃度を高濃度にすることが困難であるという問題がある。
<1> 少なくとも、α型の結晶構造を有し、不純物としてアルミニウムのみを1×1019cm−3以上の不純物濃度で含み、比抵抗が100mΩcm以下であり、かつ厚みが50μm以上であるエピタキシャル層としてのp型炭化珪素単結晶層を有することを特徴とする半導体構造物。
<2> p型炭化珪素単結晶層に含まれるアルミニウムの不純物濃度が、1×1020cm−3以上である前記<1>に記載の半導体構造物。
<3> 更に、p型炭化珪素単結晶層と接合する、α型の結晶構造を有し、窒素を1×1015cm−3以下の不純物濃度で含み、かつ厚みが50μm以上であるn型炭化珪素単結晶層を有する前記<1>から<2>のいずれかに記載の半導体構造物。
<4> 総厚みが250μm以上である前記<1>から<3>のいずれかに記載の半導体構造物。
<5> (0001)面に対して0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成され、前記α型の結晶構造を有し、不純物としてアルミニウムのみを1×1019cm−3以上の不純物濃度で含み、比抵抗が100mΩcm以下であるエピタキシャル層としてのp型炭化珪素単結晶層と、前記α型の結晶構造を有し、窒素を1×1015cm−3以下の不純物濃度で含み、かつ厚みが50μm以上であり、前記p型炭化珪素単結晶層と接合して配されるn型炭化珪素単結晶層と、を有することを特徴とする半導体構造物。
<6> p型炭化珪素単結晶層の厚みが0.5μm以上である前記<5>に記載の半導体構造物。
<7> 総厚みが250μm以上である前記<5>から<6>のいずれかに記載の半導体構造物。
<8> 更に、α型の結晶構造を有し、窒素を1×1017cm−3以上1×1019cm−3以下の不純物濃度で含み、かつ厚みが10μm以下である第1n型炭化珪素単結晶層と、前記α型の結晶構造を有し、アルミニウムを1×1017cm−3以上1×1018cm−3以下の不純物濃度で含み、かつ厚みが0.5μm以上5μm以下である第1p型炭化珪素単結晶層と、を有し、(0001)面に対して0°を超え8°以下傾斜させた前記α型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記第1n型炭化珪素単結晶層と、第2n型炭化珪素単結晶層としてn型炭化珪素単結晶層と、前記第1p型炭化珪素単結晶層と、第2p型炭化珪素単結晶層としてp型炭化珪素単結晶層とが、この順で形成される前記<5>から<7>いずれかに記載の半導体構造物。
<9> 更に、α型の結晶構造を有し、窒素を1×1015cm−3以上1×1017cm−3以下の不純物濃度で含み、かつ厚みが1μm以下である第3n型炭化珪素単結晶層を有し、前記第3n型炭化珪素単結晶層が第2n型炭化珪素単結晶層と第1p型炭化珪素単結晶層との間に配される前記<8>に記載の半導体構造物。
<10> 厚みのばらつきを示すTTVの数値が、オフ基板が有するTTVの数値以下である前記<5>から<9>のいずれかに記載の半導体構造物。
<11> IGBT半導体装置として、前記<8>から<10>のいずれかに記載された半導体構造物の[000−1]C面上にMOS構造が形成されたことを特徴とする半導体装置。
<12> 前記<1>から<10>のいずれかに記載の半導体構造物の製造方法であって、少なくとも、気相化学成長法により、炭化珪素源及びアルミニウム源を導入してp型炭化珪素単結晶層をα型の結晶構造を有する炭化珪素単結晶の下地層上にエピタキシャル成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程が、1,500℃以上1,700℃以下の温度条件及び5×103Pa以上25×103Pa以下の圧力条件で実施されることを特徴とする半導体構造物の製造方法。
<13> エピタキシャル成長工程におけるp型炭化珪素単結晶層のエピタキシャル成長速度が、15μm/h以上100μm/h以下である前記<12>に記載の半導体構造物の製造方法。
<14> 炭化珪素源としてシランガス及びプロパンガスを用い、前記炭化珪素源のキャリアガスとして水素ガスを用いる前記<12>から<13>のいずれかに記載の半導体構造物の製造方法。
<15> p型炭化珪素単結晶層が、(0001)面に対して0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成される前記<12>から<14>のいずれかに記載の半導体構造物の製造方法。
<16> 更に、(0001)面に対して0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記α型の結晶構造を有し、窒素を1×1015cm−3以下の不純物濃度で含み、かつ厚みが50μm以上であるn型炭化珪素単結晶層を形成するn型炭化珪素単結晶層形成工程を有し、エピタキシャル成長工程が、前記n型炭化珪素単結晶層を下地層として、p型炭化珪素単結晶層をエピタキシャル成長させる工程である前記<12>から<15>のいずれかに記載の半導体構造物の製造方法。
<17> 更に、(0001)面に対して0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記α型の結晶構造を有し、窒素を1×1017cm−3以上1×1019cm−3以下の不純物濃度で含み、かつ厚みが10μm以下である第1n型炭化珪素単結晶層を形成する第1n型炭化珪素単結晶層形成工程と、前記第1n型炭化珪素単結晶層上に、前記α型の結晶構造を有し、前記窒素を1×1015cm−3以下の不純物濃度で含み、かつ厚みが50μm以上である第2n型炭化珪素単結晶層を形成する第2n型炭化珪素単結晶層形成工程と、前記第2n型炭化珪素単結晶層上に、前記α型の結晶構造を有し、アルミニウムを1×1017cm−3以上1×1018cm−3以下の不純物濃度で含み、かつ厚みが0.5μm以上5μm以下である第1p型炭化珪素単結晶層を形成する第1p型炭化珪素単結晶層形成工程と、を有し、エピタキシャル成長工程が、前記第1p型炭化珪素単結晶層を下地層として、p型炭化珪素単結晶層をエピタキシャル成長させる工程である前記<12>から<16>のいずれかに記載の半導体構造物の製造方法。
<18> 更に、第2n型炭化珪素単結晶層上に、α型の結晶構造を有し、窒素を1×1015cm−3以上1×1017cm−3以下の不純物濃度で含み、かつ厚みが1μm以下である第3n型炭化珪素単結晶層を形成する第3n型炭化珪素単結晶層形成工程を有し、第1p型炭化珪素単結晶層形成工程が、前記第3n型炭化珪素単結晶層上に第1p型炭化珪素単結晶層を形成する工程である前記<17>に記載の半導体構造物の製造方法。
<19> 更に、エピタキシャル成長工程後、第2n型炭化珪素単結晶層と第1n型炭化珪素単結晶層とを剥離させ、オフ基板及び前記第1n型炭化珪素単結晶層を除去する除去工程を有する前記<17>から<18>のいずれかに記載の半導体構造物の製造方法。
本発明の半導体構造及び半導体装置の各実施形態を以下に説明する。
本発明の半導体構造は、少なくとも、α型の結晶構造を有し、アルミニウムを1×1019cm−3以上の不純物濃度で含み、かつ厚みが50μm以上であるp型炭化珪素単結晶層を有する。
前記不純物濃度が1×1019cm−3以上であると、アルミニウムの活性化率が高まり、導電時の抵抗を低減させることができる。その理由としては、高濃度にアルミニウムが添加されたことにより、添加されたアルミニウム同士の平均的な距離が近くなり、そのためクーロンポテンシャルが遮蔽されて、アルミニウムが価電子帯からホールを捕獲しなくなり、活性化率が高くなったものと考えられる。この効果は、前記不純物濃度に比例して得られるので、前記不純物濃度としては、6×1019cm−3以上がより好ましく、1×1020cm−3以上であると、アルミニウムの活性化率が100%になり、特に好ましい。
なお、前記不純物濃度としては、高いほど好ましいが、上限値としては、1×1021cm−3程度である。
なお、前記p型炭化珪素単結晶層の厚みの上限値としては、必要以上の機械的強度を付与することにより製造効率が低下することを回避する観点から、300μm程度である。
また、前記半導体構造物の総厚みとしては、特に制限はないが、前記半導体構造物を用いて形成される素子の形成プロセスに必要な機械的強度を付与する観点から、250μm以上であることが好ましい。なお、前記総厚みの上限値としては、350μm程度である。
この第1実施形態に係る半導体構造物1は、n型炭化珪素単結晶層2と、n型炭化珪素単結晶層2と接合するp型炭化珪素単結晶層3とを有し、その接合面がp/n接合とされる。
p型炭化珪素単結晶層3が、このような構成を有すると、前記p型炭化珪素単結晶層について説明した通り、機械的強度に優れ、導電時の抵抗を低減可能な半導体構造物を実現できる。
また、n型炭化珪素単結晶層2中の窒素の濃度としては、特に制限はないが、1×1015cm−3以下であることが好ましい。前記濃度が1×1015cm−3を超えると、10kVを超える超高耐圧素子には適さなくなる。なお、前記濃度の下限値としては、5×1013cm−3程度が好ましい。
また、n型炭化珪素単結晶層2の厚みとしては、特に制限はないが、50μm以上であると、機械的強度を維持する点で好ましい。なお、前記厚みの上限値としては、300μm程度が好ましい。
また、本発明の他の半導体構造は、前記第1実施形態におけるp型炭化珪素単結晶層が、少なくとも、(0001)面に対して、0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成され、前記α型の結晶構造を有し、アルミニウムを1×1019cm−3以上の不純物濃度で含むp型炭化珪素単結晶層と、前記α型の結晶構造を有し、窒素を1×1015cm−3以下の不純物濃度で含み、かつ厚みが50μm以上であり、前記p型炭化珪素単結晶層と接合して配されるn型炭化珪素単結晶層と、を有する。
なお、前記不純物濃度としては、高いほど好ましいが、上限値としては、1×1021cm−3程度である。
なお、前記p型炭化珪素単結晶層の厚みの上限値としては、オン抵抗低減の観点並びに素子作製プロセスへの適合の観点から、300μm程度が好ましい。
また、前記n型炭化珪素単結晶層中の窒素の濃度が1×1015cm−3を超えると、10kVを超える超高耐圧素子には適さなくなる。なお、前記濃度の下限値としては、5×1013cm−3程度が好ましい。
また、前記n型炭化珪素単結晶層2の厚みが50μm以上であると、機械的強度を維持する点で好ましい。なお、前記厚みの上限値としては、300μm程度が好ましい。
また、このオフ基板上に、前記p型炭化珪素単結晶層を直接又は間接形成すると、ステップフロー成長により表面平坦性の優れた炭化珪素単結晶層を作製することができる。
また、前記半導体構造物の総厚みとしては、特に制限はないが、前記半導体構造物を用いて形成される素子の形成プロセスに必要な機械的強度を付与する観点から、250μm以上であることが好ましい。なお、前記総厚みの上限値としては、350μm程度である。
この第2実施形態に係る半導体構造物10は、オフ基板11上に、n型炭化珪素単結晶層12と、n型炭化珪素単結晶層12と接合するp型炭化珪素単結晶層13とを有し、その接合面がp/n接合とされる。
オフ基板11が、このような構成を有すると、前記オフ基板について説明した通り、ステップフロー成長により表面平坦性の優れた炭化珪素単結晶層を作製することができる。
p型炭化珪素単結晶層13が、このような構成を有すると、前記p型炭化珪素単結晶層について説明した通り、導電時の抵抗を低減可能な半導体構造物を実現できる。
n型炭化珪素単結晶層12が、このような構成を有すると、前記n型炭化珪素単結晶層について説明した通り、機械的強度に優れるとともに、p/n接合を有する超高耐圧素子に適した半導体構造物を実現することができる。
次に、前記半導体構造物の他の例として、図3に第3実施形態に係る半導体構造物の断面構造を示す。
この第3実施形態に係る半導体構造物20は、オフ基板21上に、第1n型炭化珪素単結晶層22と、第2n型炭化珪素単結晶層23と、第1p型炭化珪素単結晶層24と、第2p型炭化珪素単結晶層25とが、この順に積層されて構成される。
この第3実施形態に係る半導体構造物20は、第2実施形態に係る半導体構造物10の変形例であり、オフ基板21、第2n型炭化珪素単結晶層23、第2p型炭化珪素単結晶層25は、それぞれ第2実施形態に係る半導体構造物10における、オフ基板11、n型炭化珪素単結晶層12、p型炭化珪素単結晶層13と同様の構成であるため、説明を省略し、第1n型炭化珪素単結晶層22及び第1p型炭化珪素単結晶層24について説明する。
この第1n型炭化珪素単結晶層22は、α型の結晶構造を有し、窒素を1×1017cm−3以上1×1019cm−3以下の不純物濃度で含み、かつ厚みが10μm以下である層であることが好ましい。即ち、前記結晶構造がα型であると、4H型の結晶構造を取ることができ、大口径且つ高品質な4H型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、表面平坦性に優れ、低欠陥密度といったn型炭化珪素単結晶層の高品質化が可能であり、前記不純物濃度が1×1017cm−3以上1×1019cm−3以下であると、基板と第1n型炭化珪素単結晶層との不純物濃度差によるストレスを緩和に適しており、前記厚みが10μm以下であると、前記基板と第2n型炭化珪素単結晶層との不純物濃度差によるストレスの緩和に適している。なお、前記厚みの下限値としては、5μm程度が好ましい。
この第1p型炭化珪素単結晶層24は、α型の結晶構造を有し、アルミニウムを1×1017cm−3以上1×1018cm−3以下の不純物濃度で含み、かつ厚みが0.5μm以上5μm以下である層であることが好ましい。即ち、前記結晶構造がα型であると、4H型の結晶構造を取ることができ、大口径且つ高品質な4H型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、表面平坦性に優れ、低欠陥密度といったn型炭化珪素単結晶層の高品質化が可能であり、前記不純物濃度が1×1017cm−3以上1×1018cm−3以下であると、キャリア注入に好ましく、前記厚みが0.5μm以上5μm以下であると、導通時の抵抗抑制に好ましい。
次に、前記半導体構造物の他の例として、図4に第4実施形態に係る半導体構造物の断面構造を示す。
この第4実施形態に係る半導体構造物30は、オフ基板31上に、第1n型炭化珪素単結晶層32と、第2n型炭化珪素単結晶層33と、第3n型炭化珪素単結晶層36と、第1p型炭化珪素単結晶層34と、第2p型炭化珪素単結晶層35とが、この順に積層されて構成される。
この第4実施形態に係る半導体構造物30は、第3実施形態に係る半導体構造物20の変形例であり、第3n型炭化珪素単結晶層36以外のオフ基板31、第1n型炭化珪素単結晶層32、第2n型炭化珪素単結晶層33、第1p型炭化珪素単結晶層34、第2p型炭化珪素単結晶層35は、それぞれ第3実施形態に係る半導体構造物20における、オフ基板21、第1n型炭化珪素単結晶層22、第2n型炭化珪素単結晶層23、第1p型炭化珪素単結晶層24、第2p型炭化珪素単結晶層25と同様の構成であるため、説明を省略し、第3n型炭化珪素単結晶層36について説明する。
この第3n型炭化珪素単結晶層36は、α型の結晶構造を有し、窒素を1×1015cm−3以上1×1017cm−3以下の不純物濃度で含み、かつ厚みが1μm以下である層であることが好ましい。即ち、前記結晶構造がα型であると、4H型の結晶構造を取ることができ、大口径且つ高品質な4H型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、表面平坦性に優れ、低欠陥密度といったn型炭化珪素単結晶層の高品質化が可能であり、前記不純物濃度が1×1015cm−3以上1×1017cm−3以下であると、耐電圧特性上好ましい。また、前記厚みが1μm以下であると、前記のように耐電圧特性上好ましい。なお、前記厚みの下限としては、0.1μm程度である。
次に、半導体装置の一例として、図5に第5実施形態に係る半導体装置の断面構造を示す。なお、第5実施形態に係る半導体装置は、半導体装置の例としてIGBT半導体装置の構成例を示すものであり、本発明の前記半導体構造物は、この他の半導体装置にも適用することができる。
この第5実施形態に係る半導体装置40(IGBT半導体装置)は、第3実施形態に係る半導体構造物20からオフ基板21及び第1n型炭化珪素単結晶層22を取り除き、MOS構造として、第2n型炭化珪素単結晶層23上に絶縁膜46を介してゲート電極47を形成したものに係る。即ち、符号45は、第2p型炭化珪素単結晶層を示し、符号44は、第1p型炭化珪素単結晶層を示し、符号43は、第2n型炭化珪素単結晶層を示し、これらの層は、それぞれ、第3実施形態に係る半導体構造物20の第2p型炭化珪素単結晶層25、第1p型炭化珪素単結晶層24、第2n型炭化珪素単結晶層23と同様に構成される。
このような半導体装置40の構成によれば、IGBT半導体動作を発揮させることができ、機械的強度に優れ、低抵抗の半導体構造物をウエハとして利用した、超高耐圧かつ低損失の半導体パワーデバイスを実現することができる。
本発明の半導体構造物の製造方法は、少なくとも、炭化珪素源及びアルミニウム源を導入してp型炭化珪素単結晶層をα型の結晶構造を有する炭化珪素単結晶の下地層上にエピタキシャル成長させるエピタキシャル成長工程を有し、中でも、前記エピタキシャル成長工程を1,500℃以上1,700℃以下の温度条件及び5×103Pa以上25×103Pa以下の圧力条件で実施することを技術の核とする。
このようなエピタキシャル成長条件とすることで、前記本発明の機械的強度に優れ、かつ、導電時の抵抗を低減可能な半導体構造物の製造が実現可能とされる。
即ち、アルミニウムを高濃度で含む前記p型炭化珪素単結晶層を形成する場合、従来では、イオン注入技術を用いる方法しか存在しない。しかしながら、非特許文献1,2などに示されるように180μmと厚いn型エピタキシャル膜に対して数μm程度しかp型炭化珪素単結晶が存在しないため、基板を除去してしまうと機械的強度が不十分で素子プロセス中にウエハが破損しやすくなる。しかし、前記半導体構造物の製造方法によれば、膜厚が厚く且つ低抵抗な前記p型炭化珪素単結晶層をエピタキシャル成長させることができ、基板除去後も、素子プロセスに十分耐え得る機械的強度を確保することが可能となる。
また、前記圧力条件としては、前記数値範囲内である限り、特に制限はないが、10×103Pa以上14×103Pa以下がより好ましい。例えば、前記圧力条件が14×103Paを超えると、前記p型炭化珪素単結晶層に大きな膜厚分布が生じ、基板を剥離した時の並行度が維持できないことがある。
ここで、前記炭化珪素源に含まれるCとSiの組成比(モル比)であるC/Siとしては、次式、0.6≦C/Si≦1.1を満たすことが好ましい。前記組成比が0.6未満であると、得られる前記p型炭化珪素単結晶層の低抵抗化が実現できないことがあり、1.1を超えると、前記p型炭化珪素単結晶層が得られないか、得られた前記p型炭化珪素単結晶層の機械的強度が著しく低下することがある。
また、前記キャリアガスとして前記水素ガスを用い、前記炭化珪素源の珪素源として前記シランガスを用いる場合、前記キャリアガス中のHと前記シランガス中のSiの組成比(モル比)であるH/Siとしては、次式、450≦H/Si≦1,700が好ましい。前記組成比が450未満であると、前記p型炭化珪素単結晶層の成長表面に凹凸が生じることがあり、1,700を超えると、前記p型炭化珪素単結晶層を形成するための減圧状態を維持できなくなることがある。
このようなn型炭化珪素単結晶層を形成することで、p/n接合を有する前記第2実施形態に係る半導体構造物を製造することができる(図2参照)。
このような前記各工程を有すると、前記第3実施形態に係るIGBT半導体装置の製造に好適な半導体構造物を製造することができる(図3参照)。
また、前記第1p型炭化珪素単結晶層形成工程における前記第1p型炭化珪素単化粧層の形成方法としては、特に制限はなく、公知の化学気相成長法により、エピタキシャル成長させる方法が挙げられる。また、形成の際の炭化珪素源としてとしては、例えば、シランガス、プロパンガスを用いることができる。また、前記炭化珪素源のキャリアガスとして、水素ガス等を用いることができる。また、前記アルミニウム源としては、トリメチルアルミニウム等を用いることができる。
前記第3n型炭化珪素単結晶層形成工程を有すると、前記第3n型炭化珪素単結晶層のp/n接合界面の特性が改善された前記第4実施形態に係る半導体構造物を製造することができる(図4参照)。
前記除去工程を有することで、前記半導体構造物を前記IGBT半導体装置の製造に好適な半導体ウエハとして利用することができる。
前記除去の方法としては、特に制限はなく、例えば、研磨等の機械的手段が挙げられる。
このようなTTVを有する半導体構造物を素子形成プロセスに用いることで、素子形成プロセスの歩留まりを向上させることができる。
結晶成長用のオフ基板として(0001)Si面から[11−20]方向に8°傾いたn型のα型の結晶構造を有する4H炭化珪素単結晶基板(SiC基板)を用意した。
このSiC基板を横型の気相化学成長装置(CVD装置)の反応管内に設置した後、反応管内に水素ガスを80slm(1.3519×102Pam3/s)の流量で流しながら、その反応管内の圧力を10×103Paに制御した。
この状態でCVD装置の高周波加熱により、SiC基板を1,620℃まで加熱し、この状態を20分間維持させた後、SiC基板表面を清浄化した。
即ち、実施例1では、トリメチルアルミニウムを40sccm(6.76×10−2Pam3/s)流して比抵抗40mΩcmのp型炭化珪素単結晶層を形成したが、トリメチルアルミニウムの量を増やすことでAlの不純物濃度を増加させることができ、比抵抗を図7に示すように更に低下させることができる。
このように実施例1では、90μm厚のp型炭化珪素単結晶層を形成したが、エピタキシャル成長時間を更に伸ばすことで、容易に厚みを100μm以上にすることができる。一方、エピタキシャル成長時間を逆に短くすることで、容易に厚みが0.5μmのp型炭化珪素単結晶層を形成することもできる。
結晶成長用のオフ基板として(0001)Si面から[11−20]方向に8°傾いたn型のα型の結晶構造を有する4H炭化珪素単結晶基板(SiC基板)を用意した。このSiC基板をn型炭化珪素単結晶層形成に特化した気相化学成長装置(CVD装置)の反応管内に設置し、水素をキャリアガス、シランガス及びプロパンガスを原料ガス、窒素ガスをn型ドーパントとして使用し、SiC基板上に窒素不純物濃度が5×1018cm−3の第1n型炭化珪素単結晶層を10μmの厚みでエピタキシャル成長させた。
次いで、第1n型炭化珪素単結晶層の形成方法と同様の形成方法にて、第1n型炭化珪素単結晶層上に、窒素不純物濃度が5×1014cm−3の第2n型炭化珪素単結晶層を150μmの厚みでエピタキシャル成長させた。
この状態の半導体構造物をCVD装置から取り出し、n型/p型いずれでも成長可能なCVD装置に設置した。
反応管内の温度条件を1,620℃とし、圧力条件を10×103Paとし、水素をキャリアガスとして80slm(1.3519×102Pam3/s)の量で導入し、原料ガスとしてのシランガス及びプロパンガスをそれぞれ60sccm(1.014×10−1Pam3/s)、20sccm(3.38×10−2Pam3/s)で導入し、窒素ガスをn型ドーパントとして導入し、第2n型炭化珪素単結晶層上に窒素不純物濃度が2×1016cm−3の第3n型炭化珪素単結晶層を成長速度15μm/hで1μmエピタキシャル成長させた。
次いで、トリメチルアルミニウムをp型ドーパントとして使用し、第3n型炭化珪素単結晶層上に、Al不純物濃度が8×1017cm−3の第1p型炭化珪素単結晶層を2μmの厚みでエピタキシャル成長させた。なお、この際のエピタキシャル成長条件としては、第3n型炭化珪素単結晶層の成長条件と同様とした。
次いで、第1p型炭化珪素単結晶層の形成方法と同様の形成方法にて、第1p型炭化珪素単結晶層上にAl不純物濃度が1×1020cm−3の第2p型炭化珪素単結晶層を120μmの厚みでエピタキシャル成長させた。ただし、この際のエピタキシャル成長条件としては、シランガス及びプロパンガスをそれぞれ90sccm(1.5209×10−1Pam3/s)、30sccm(5.07x10−2Pam3/s)で導入し、成長速度は、22μm/hとした。
これにより、総厚みが283μmのエピタキシャル成長層を有する実施例2に係る半導体構造物を製造した。この実施例2に係る半導体構造物の構造を示す概略を図9(a)に示す。
加えて、連続成長の場合、第2n型炭化珪素単結晶層形成後に、第3n型炭化珪素単結晶層を形成する必要はなく、第2n型炭化珪素単結晶層上に第1p型炭化珪素単結晶層を直接エピタキシャル成長させてもよい。
また、実施例1及び2の半導体構造物を構成する各層の厚みは、電子顕微鏡を用いて測定される。
また、実施例1及び2では、4H−炭化珪素単結晶基板を用いたが、6H−炭化珪素単結晶基板等を用いることができる。また、実施例1及び2では、[11−20]方向に8°傾斜させたオフ基板を用いたが、オフ角には依存せずに、実施することが可能である。加えて、実施例1及び2では、Si面にエピタキシャル成長層を形成したが、C面にエピタキシャル成長層を形成してもよい。
本発明の半導体構造物の製造条件の最適化を目的として、以下に実施例1の好適な製造条件から製造条件を変更した場合の製造例を説明する。
即ち、SiC基板表面清浄後、基板温度が1,620℃の状態でシランガス、プロパンガス、トリメチルアルミニウムを反応管内に導入して、SiC基板上にエピタキシャル成長によるp型炭化珪素単結晶層を形成することに代えて、基板温度を1,500℃まで下げた後、シランガス、プロパンガス、トリメチルアルミニウムを反応管内に導入して、SiC基板上にエピタキシャル成長によるp型炭化珪素単結晶層を形成したこと以外は、実施例1と同様にして、実施例3に係る半導体構造物を製造した。
実施例3に係る半導体構造物の製造の際しては、エピタキシャル成長速度が18μm/hとなり、実施例1に係る半導体構造物の製造におけるエピタキシャル成長速度(22μm/h)に比べて低下した。なお、実施例3に係る半導体構造物では、この成長速度でエピタキシャル成長させ、厚み90μmのp型炭化珪素単結晶層を形成している。
また、実施例1に係る半導体構造物では、p型炭化珪素単結晶層中のAl濃度が1.5×1020cm−3であったが、実施例3に係る半導体構造物のp型炭化珪素単結晶層では、8.5×1020cm−3と、Al濃度を高くすることができている。しかしながら、形成されたp型炭化珪素単結晶層は、図10に示すように、β型の炭化珪素が形成されていることを示す3角形状の欠陥がウエハ全面に多数発生しており、部分的に多結晶化していることが分かる。そのため、結晶が脆くなり、機械的強度が低下するものと推察される。なお、図10は、実施例3に係る半導体構造物のp型炭化珪素単結晶層の成長表面を撮影した顕微鏡写真を示す図である。
SiC基板表面清浄後、反応管内に導入する原料ガスのCとSiの組成比を1:1から1.2:1に変更して、SiC基板上にSiC基板上にエピタキシャル成長によるp型炭化珪素単結晶層を形成したこと以外は、実施例1と同様にして、実施例4に係る半導体構造物を製造した。
実施例4に係る半導体構造物のp型炭化珪素単結晶層の結晶表面は、図11に示すように凸凹のある状態となり、本実施例の製造条件では、C/Siの組成比の変更により、高品位のp型炭化珪素単結晶層の形成には、至らなかったことが分かった。なお、図11は、実施例4に係る半導体構造物のp型炭化珪素単結晶層の成長表面を撮影した顕微鏡写真を示す図である。
SiC基板表面清浄後、反応管内に導入する原料ガスのCとSiの組成比を1:1から0.5:1に変更して、SiC基板上にSiC基板上にエピタキシャル成長によるp型炭化珪素単結晶層を形成したこと以外は、実施例1と同様にして、実施例5に係る半導体構造物を製造した。
実施例5に係る半導体構造物では、p型炭化珪素単結晶層の比抵抗が、500mΩcmと高くなり、本実施例の製造条件では、C/Siの組成比の変更により、低抵抗化が不十分となることが分かった。
2,12 n型炭化珪素単結晶層
3,13 p型炭化珪素単結晶層
11,21,31 オフ基板
22,32 第1n型炭化珪素単結晶層
23,33,43 第2n型炭化珪素単結晶層
24,34,44 第1p型炭化珪素単結晶層
25,35,45 第2p型炭化珪素単結晶層
36 第3n型炭化珪素単結晶層
40 半導体装置
46 絶縁膜
47 ゲート電極
Claims (19)
- 少なくとも、α型の結晶構造を有し、不純物としてアルミニウムのみを1×1019cm−3以上の不純物濃度で含み、比抵抗が100mΩcm以下であり、かつ厚みが50μm以上であるエピタキシャル層としてのp型炭化珪素単結晶層を有することを特徴とする半導体構造物。
- p型炭化珪素単結晶層に含まれるアルミニウムの不純物濃度が、1×10 20 cm −3 以上である請求項1に記載の半導体構造物。
- 更に、p型炭化珪素単結晶層と接合する、α型の結晶構造を有し、窒素を1×10 15 cm −3 以下の不純物濃度で含み、かつ厚みが50μm以上であるn型炭化珪素単結晶層を有する請求項1から2のいずれかに記載の半導体構造物。
- 総厚みが250μm以上である請求項1から3のいずれかに記載の半導体構造物。
- (0001)面に対して0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成され、前記α型の結晶構造を有し、不純物としてアルミニウムのみを1×10 19 cm −3 以上の不純物濃度で含み、比抵抗が100mΩcm以下であるエピタキシャル層としてのp型炭化珪素単結晶層と、
前記α型の結晶構造を有し、窒素を1×10 15 cm −3 以下の不純物濃度で含み、かつ厚みが50μm以上であり、前記p型炭化珪素単結晶層と接合して配されるn型炭化珪素単結晶層と、
を有することを特徴とする半導体構造物。 - p型炭化珪素単結晶層の厚みが0.5μm以上である請求項5に記載の半導体構造物。
- 総厚みが250μm以上である請求項5から6のいずれかに記載の半導体構造物。
- 更に、α型の結晶構造を有し、窒素を1×10 17 cm −3 以上1×10 19 cm −3 以下の不純物濃度で含み、かつ厚みが10μm以下である第1n型炭化珪素単結晶層と、
前記α型の結晶構造を有し、アルミニウムを1×10 17 cm −3 以上1×10 18 cm −3 以下の不純物濃度で含み、かつ厚みが0.5μm以上5μm以下である第1p型炭化珪素単結晶層と、を有し、
(0001)面に対して0°を超え8°以下傾斜させた前記α型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記第1n型炭化珪素単結晶層と、第2n型炭化珪素単結晶層としてn型炭化珪素単結晶層と、前記第1p型炭化珪素単結晶層と、第2p型炭化珪素単結晶層としてp型炭化珪素単結晶層とが、この順で形成される請求項5から7いずれかに記載の半導体構造物。 - 更に、α型の結晶構造を有し、窒素を1×10 15 cm −3 以上1×10 17 cm −3 以下の不純物濃度で含み、かつ厚みが1μm以下である第3n型炭化珪素単結晶層を有し、
前記第3n型炭化珪素単結晶層が第2n型炭化珪素単結晶層と第1p型炭化珪素単結晶層との間に配される請求項8に記載の半導体構造物。 - 厚みのばらつきを示すTTVの数値が、オフ基板が有するTTVの数値以下である請求項5から9のいずれかに記載の半導体構造物。
- IGBT半導体装置として、請求項8から10のいずれかに記載された半導体構造物の[000−1]C面上にMOS構造が形成されたことを特徴とする半導体装置。
- 請求項1から10のいずれかに記載の半導体構造物の製造方法であって、
少なくとも、気相化学成長法により、炭化珪素源及びアルミニウム源を導入してp型炭化珪素単結晶層をα型の結晶構造を有する炭化珪素単結晶の下地層上にエピタキシャル成長させるエピタキシャル成長工程を有し、
前記エピタキシャル成長工程が、1,500℃以上1,700℃以下の温度条件及び5×10 3 Pa以上25×10 3 Pa以下の圧力条件で実施されることを特徴とする半導体構造物の製造方法。 - エピタキシャル成長工程におけるp型炭化珪素単結晶層のエピタキシャル成長速度が、15μm/h以上100μm/h以下である請求項12に記載の半導体構造物の製造方法。
- 炭化珪素源としてシランガス及びプロパンガスを用い、前記炭化珪素源のキャリアガスとして水素ガスを用いる請求項12から13のいずれかに記載の半導体構造物の製造方法。
- p型炭化珪素単結晶層が、(0001)面に対して0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成される請求項12から14のいずれかに記載の半導体構造物の製造方法。
- 更に、(0001)面に対して0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記α型の結晶構造を有し、窒素を1×10 15 cm −3 以下の不純物濃度で含み、かつ厚みが50μm以上であるn型炭化珪素単結晶層を形成するn型炭化珪素単結晶層形成工程を有し、
エピタキシャル成長工程が、前記n型炭化珪素単結晶層を下地層として、p型炭化珪素単結晶層をエピタキシャル成長させる工程である請求項12から15のいずれかに記載の半導体構造物の製造方法。 - 更に、(0001)面に対して0°を超え8°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記α型の結晶構造を有し、窒素を1×10 17 cm −3 以上1×10 19 cm −3 以下の不純物濃度で含み、かつ厚みが10μm以下である第1n型炭化珪素単結晶層を形成する第1n型炭化珪素単結晶層形成工程と、
前記第1n型炭化珪素単結晶層上に、前記α型の結晶構造を有し、前記窒素を1×10 15 cm −3 以下の不純物濃度で含み、かつ厚みが50μm以上である第2n型炭化珪素単結晶層を形成する第2n型炭化珪素単結晶層形成工程と、
前記第2n型炭化珪素単結晶層上に、前記α型の結晶構造を有し、アルミニウムを1×10 17 cm −3 以上1×10 18 cm −3 以下の不純物濃度で含み、かつ厚みが0.5μm以上5μm以下である第1p型炭化珪素単結晶層を形成する第1p型炭化珪素単結晶層形成工程と、を有し、
エピタキシャル成長工程が、前記第1p型炭化珪素単結晶層を下地層として、p型炭化珪素単結晶層をエピタキシャル成長させる工程である請求項12から16のいずれかに記載の半導体構造物の製造方法。 - 更に、第2n型炭化珪素単結晶層上に、α型の結晶構造を有し、窒素を1×10 15 cm −3 以上1×10 17 cm −3 以下の不純物濃度で含み、かつ厚みが1μm以下である第3n型炭化珪素単結晶層を形成する第3n型炭化珪素単結晶層形成工程を有し、
第1p型炭化珪素単結晶層形成工程が、前記第3n型炭化珪素単結晶層上に第1p型炭化珪素単結晶層を形成する工程である請求項17に記載の半導体構造物の製造方法。 - 更に、エピタキシャル成長工程後、第2n型炭化珪素単結晶層と第1n型炭化珪素単結晶層とを剥離させ、オフ基板及び前記第1n型炭化珪素単結晶層を除去する除去工程を有する請求項17から18のいずれかに記載の半導体構造物の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013158582A JP6264768B2 (ja) | 2012-07-31 | 2013-07-31 | 半導体構造物、半導体装置及び該半導体構造物の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012170580 | 2012-07-31 | ||
JP2012170580 | 2012-07-31 | ||
JP2013158582A JP6264768B2 (ja) | 2012-07-31 | 2013-07-31 | 半導体構造物、半導体装置及び該半導体構造物の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045183A JP2014045183A (ja) | 2014-03-13 |
JP6264768B2 true JP6264768B2 (ja) | 2018-01-24 |
Family
ID=50028035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013158582A Active JP6264768B2 (ja) | 2012-07-31 | 2013-07-31 | 半導体構造物、半導体装置及び該半導体構造物の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9496345B2 (ja) |
JP (1) | JP6264768B2 (ja) |
WO (1) | WO2014021365A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154666A (ja) * | 2013-02-07 | 2014-08-25 | Sumitomo Electric Ind Ltd | 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
JP6122704B2 (ja) * | 2013-06-13 | 2017-04-26 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
JP2015061001A (ja) * | 2013-09-20 | 2015-03-30 | 株式会社東芝 | 半導体装置の製造方法 |
JP6380267B2 (ja) * | 2015-07-09 | 2018-08-29 | トヨタ自動車株式会社 | SiC単結晶及びその製造方法 |
JP6624868B2 (ja) * | 2015-09-29 | 2019-12-25 | 昭和電工株式会社 | p型低抵抗率炭化珪素単結晶基板 |
JP6748572B2 (ja) * | 2016-12-28 | 2020-09-02 | 昭和電工株式会社 | p型SiCエピタキシャルウェハ及びその製造方法 |
JP6758491B2 (ja) * | 2017-05-17 | 2020-09-23 | 三菱電機株式会社 | SiCエピタキシャルウエハおよびその製造方法 |
JP6896672B2 (ja) * | 2018-03-21 | 2021-06-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079339A (ja) * | 2003-08-29 | 2005-03-24 | National Institute Of Advanced Industrial & Technology | 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器 |
JP4237086B2 (ja) * | 2004-03-22 | 2009-03-11 | 関西電力株式会社 | 電圧制御型半導体装置 |
JP4494856B2 (ja) * | 2004-04-28 | 2010-06-30 | 新日本製鐵株式会社 | 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法 |
JP2007027630A (ja) * | 2005-07-21 | 2007-02-01 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置およびその製造方法 |
JP2007042803A (ja) * | 2005-08-02 | 2007-02-15 | Honda Motor Co Ltd | イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法 |
KR101529331B1 (ko) * | 2006-08-17 | 2015-06-16 | 크리 인코포레이티드 | 고전력 절연 게이트 바이폴라 트랜지스터 |
JP2008108824A (ja) | 2006-10-24 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体素子およびその製造方法 |
US8835987B2 (en) * | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
JP5213350B2 (ja) * | 2007-04-26 | 2013-06-19 | 関西電力株式会社 | 炭化珪素ツェナーダイオード |
JP2009130266A (ja) * | 2007-11-27 | 2009-06-11 | Toshiba Corp | 半導体基板および半導体装置、半導体装置の製造方法 |
JP4697235B2 (ja) * | 2008-01-29 | 2011-06-08 | トヨタ自動車株式会社 | p型SiC半導体単結晶の製造方法およびそれにより製造されたp型SiC半導体単結晶 |
JP2009182271A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 炭化珪素半導体装置 |
WO2010119792A1 (ja) * | 2009-04-15 | 2010-10-21 | 住友電気工業株式会社 | 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法 |
JP2011023502A (ja) * | 2009-07-15 | 2011-02-03 | Panasonic Corp | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 |
US8415671B2 (en) * | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
JP2012033618A (ja) * | 2010-07-29 | 2012-02-16 | Kansai Electric Power Co Inc:The | バイポーラ半導体素子 |
-
2013
- 2013-07-31 WO PCT/JP2013/070708 patent/WO2014021365A1/ja active Application Filing
- 2013-07-31 JP JP2013158582A patent/JP6264768B2/ja active Active
- 2013-07-31 US US14/418,897 patent/US9496345B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9496345B2 (en) | 2016-11-15 |
US20150214306A1 (en) | 2015-07-30 |
WO2014021365A1 (ja) | 2014-02-06 |
JP2014045183A (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6264768B2 (ja) | 半導体構造物、半導体装置及び該半導体構造物の製造方法 | |
KR100853991B1 (ko) | 바이폴라형 반도체 장치 및 그의 제조방법 | |
US8203150B2 (en) | Silicon carbide semiconductor substrate and method of manufacturing the same | |
JP6090998B2 (ja) | 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法 | |
JP5285202B2 (ja) | バイポーラ型半導体装置およびその製造方法 | |
WO2011046020A1 (ja) | 炭化珪素基板の製造方法、炭化珪素基板および半導体装置 | |
JP4844330B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP5316612B2 (ja) | 炭化珪素半導体エピタキシャル基板の製造方法 | |
US20170179236A1 (en) | Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device | |
JP2007131504A (ja) | SiCエピタキシャルウエーハおよびそれを用いた半導体デバイス | |
JP2013014469A (ja) | SiCエピタキシャル基板およびその製造方法 | |
WO2016092887A1 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
JP6758491B2 (ja) | SiCエピタキシャルウエハおよびその製造方法 | |
JP2008260650A (ja) | SiC単結晶エピタキシャル薄膜の成長方法 | |
US10329689B2 (en) | Silicon carbide epitaxial wafer and process for producing same | |
JP6482732B2 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
CN113488375B (zh) | 一种抑制外延边缘Crown缺陷的方法 | |
JP2011023502A (ja) | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 | |
KR20160044676A (ko) | 탄화규소 기판의 제조방법 | |
JP6945858B2 (ja) | 炭化珪素エピタキシャルウェハ及び炭化珪素半導体装置 | |
WO2011086734A1 (ja) | 炭化珪素基板の製造方法 | |
CN115832013A (zh) | AlN缓冲复合层及其制备方法和应用、氮化镓功率器件的外延结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160707 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6264768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |