JP5316612B2 - 炭化珪素半導体エピタキシャル基板の製造方法 - Google Patents

Description

本発明は、炭化珪素半導体エピタキシャル基板の製造方法に関する。

従来、高周波、大電力の制御を目的として、シリコンを用いた電力用半導体素子（パワーデバイス）の開発が進められ、様々な改良により大幅な素子特性の向上が図られてきた。しかし、現在こうした電力用半導体素子の素子性能は、ほぼシリコンの物性から計算される理論上の限界値に近づいている。このため、素子特性をさらに向上させる目的で、新たな半導体材料を用いた電力用半導体素子が検討されている。

そのような電力用半導体素子の半導体材料として、炭化珪素半導体が注目されている。炭化珪素半導体はシリコン半導体より一桁以上高い絶縁破壊電界を持つため、高耐圧デバイスへの適用が可能と見られるほか、耐熱性に優れるなどシリコンと比較してはるかに優れた半導体特性をもつと期待されている。

炭化珪素半導体を用いて電力用半導体素子を作製する場合、通常、化学気相堆積法と呼ばれる方法を用いて、炭化珪素単結晶基板上に炭化珪素単結晶薄膜をエピタキシャル成長させる必要がある。たとえば、炭化珪素基板を加熱した状態で、Ｓｉ原子を供給するためのＳｉＨ₄ガスおよびＣ原子を供給するためのＣ₂Ｈ₂ガスやＣ₃Ｈ₈ガスを導入することに
より、基板上にエピタキシャル層を成長させる。

しかし、一般に高品位の炭化珪素半導体単結晶を得ることはシリコン半導体やガリウム砒素半導体に比べて難しい。このため、炭化珪素半導体を用いた電力用半導体素子を実現するために解決すべき課題の１つは、高品位の炭化珪素半導体層を得る技術を確立することである。

半導体単結晶の品質は欠陥の密度により評価される。結晶の欠陥としては、点欠陥、線欠陥、面欠陥、体積欠陥に大別され、これらの欠陥が少ないほど結晶の品質は高いと評価される。一般に、これらの欠陥のうち次元の高い欠陥ほど得られる単結晶半導体の物理特性に悪影響を及ぼし、結晶品位を低下させる。

特許文献１は、エピタキシャル成長の際、異相の混入を防ぐために（０００１）面を３〜１２°傾けた基板を用いて成長を行う方法を開示している。この方法により、線欠陥、面欠陥および体積欠陥を大きく減少させ、結晶品位を高めることができる。現在、炭化珪素単結晶基板上にエピタキシャル層を形成する場合にはこの方法が広く採用されている。

米国特許第４，９１２，０６４号明細書

K.Fujihira et. al., "High-purity and high-quality 4H-SiC grown at high speed by chimney-type vertical hot-wall chemical vapor deposition", Applied Physics Lett., Vol. 80, No. 9, pp1586-1588

一方、点欠陥については、炭化珪素単結晶の結晶品位を評価する１つの指標として、点欠陥密度が計測され、結晶成長条件と点欠陥密度との関係が調べられている（非特許文献１など）。しかし、点欠陥を減少させるための具体的な手法については、これまであまり研究されていない。

図８は、炭化珪素単結晶中の点欠陥を説明する模式図である。炭化珪素単結晶は、ケイ素原子と炭素原子とが３次元的に交互に配置されることによって構成されている。図８に示すように、本来原子が存在すべき位置に原子が存在しない場合、空孔欠陥５１が生じる。また、反対の原子が存在すべき位置に隣接する原子と同じ種類の原子が存在する場合、アンチサイト欠陥５２が生じる。さらに、本来珪素および炭素のいずれの原子も存在しない位置にいずれかの原子が存在する場合、格子間原子欠陥５３が生じる。点欠陥とは、主にこうした単結晶の結晶格子中に原子１個程度で存在する格子欠陥をいう。広義には不純物との結合体なども点欠陥に含められる。

図８には原子１個による点欠陥しか示していないが、実際には複数個の原子による点欠陥や、これらが組み合わさった複合欠陥(例えば、炭素原子空孔欠陥と、炭素原子がシリ
コンの位置に収まったアンチサイト欠陥が組み合わさったもの)として存在することもあ
る。

炭化珪素を電力用半導体素子に用いる場合、数ｋＶ以上の耐圧が要求されるため、炭化珪素半導体層を１０μｍ以上形成することが好ましい。このため、実用的な時間で炭化珪素半導体層を形成するためには、１０μｍ/ｈ以上の成長速度で炭化珪素半導体層を成長
させることが好ましい。

しかし、１０μｍ/ｈ以上の成長速度が得られるような条件で、成長した従来の炭化珪
素半導体層には、１０¹³ｃｍ^-3程度の点欠陥が存在している。半導体層中に点欠陥が存在すると、図９に示すように、伝導帯５５と価電子帯５６との間の本来準位が存在しない禁制帯に、準位５７が発生する。これを一般的に「深い準位(deep level)」と呼ぶ。こうした点欠陥による準位は、点欠陥の種類などによって異なるエネルギーを持つ。半導体中の深い準位は、バイポーラデバイスの伝導度変調の効果を低減させ、この結果、バイポーラデバイスの順方向の抵抗が増加するといった悪影響を及ぼすと考えられる。また、逆方向の漏れ電流を増加させるといった問題点も指摘されている。

本発明はこのような従来技術の上記の課題を解決するためになされたものであり、点欠陥の少ない炭化珪素半導体エピタキシャル基板を製造する方法を提供することを目的とする。

本発明の炭化珪素半導体エピタキシャル基板の製造方法は、オフセット角が２°以上１０°以下である４Ｈ炭化珪素単結晶基板を用意する工程と、化学気相堆積法により、１４００℃以上１６５０℃以下の温度で、炭化珪素からなるエピタキシャル層を前記炭化珪素単結晶基板上に成長させる工程と、前記エピタキシャル層を１３００℃以上１８００℃以下の温度で熱処理する工程とを包含する。

ある好ましい実施形態において、前記エピタキシャル層を成長させる工程は、前記エピタキシャル層中の点欠陥Ｚ_1/2センターの密度が１×１０¹²ｃｍ^-3以下であり、点欠陥Ｅ
Ｈ_6/7センターの密度が５×１０¹¹ｃｍ^-3以下となる成長条件で前記エピタキシャル層を
成長させる。

ある好ましい実施形態において、前記エピタキシャル層を成長させる工程は、前記エピタキシャル層において、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔＥａが１．３３ｅｖ以上１．５３ｅＶ以下の準位を持つ点欠陥の密度が３×１０¹¹ｃｍ^-3以上となる成長条件で前記エピタキシャル層を成長させる。

ある好ましい実施形態において、前記エピタキシャル層を熱処理する工程は、前記エピ
タキシャル層中において、前記ΔＥａが１．３３ｅｖ以上１．５３ｅＶ以下の準位を持つ点欠陥の密度が前記熱処理を行う前の１／２以下となる条件で前記エピタキシャル層を熱処理する。

ある好ましい実施形態において、前記エピタキシャル層を熱処理する工程は、前記エピタキシャル層において、前記１．３３ｅｖ以上１．５３ｅＶ以下の準位を持つ点欠陥の密度が３×１０¹¹ｃｍ^-3以下となる条件で前記エピタキシャル層を熱処理する。

ある好ましい実施形態において、前記エピタキシャル層を成長させる工程は、前記エピタキシャル層を１０μｍ／ｈ以上の速度で成長させる。

ある好ましい実施形態において、前記エピタキシャル層を成長させる工程における、原料ガス中の炭素原子の珪素原子に対する比Ｃ／Ｓｉは１．５以上２以下である。

ある好ましい実施形態において、前記エピタキシャル層を成長させる工程により成長するエピタキシャル層は、深い準位過渡分光法において、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔＥａが１．３３ｅｖ以上１．５３ｅＶ以下である準位のピークが、点欠陥ＥＨ_6/7センターのピークから分離して観測される。

本発明によれば、点欠陥密度が小さく、良好な品質のエピタキシャル層を有する炭化珪素半導体エピタキシャル基板が得られる。この基板を用いて作成された半導体素子は、優れた半導体特性を備える。

１７００℃および１６００℃で成長させた炭化珪素エピタキシャル層を深い準位過渡分光法により解析した結果を示している。 炭化珪素エピタキシャル層中の点欠陥の準位を示す図である。 本発明の炭化珪素半導体エピタキシャル基板の製造方法によって製造される炭化珪素半導体エピタキシャル基板の構造を示す模式図である。 炭化珪素エピタキシャル層中の点欠陥密度の成長温度依存性を示すグラフである。 炭化珪素エピタキシャル層中の点欠陥密度のＣ/Ｓｉ比依存性を示すグラフである。 本発明の炭化珪素半導体エピタキシャル基板の製造方法によって形成した熱処理前のエピタキシャル層を深い準位過渡分光法により解析した結果を示している。 熱処理前後のエピタキシャル層中の点欠陥密度を示すグラフである。 点欠陥を説明する模式図である。 点欠陥の準位を示す図である。

本願発明者は、炭化珪素単結晶基板上に種々の条件で炭化珪素からなるエピタキシャル層を形成し、エピタキシャル層中の点欠陥密度が減少する条件について、詳細に検討を行った。

これまでの研究報告では、電力用半導体素子を実現するため、エピタキシャル層の成長を実用的な時間で行うことを重視し、エピタキシャル層の成長条件が検討されてきた。このため、概ね１０μｍ／ｈ以上の成長速度を達成することが可能なように、原料ガスの分解を促進することのできる１７００℃以上の温度でエピタキシャル層を成長させることが検討されてきた。

しかし、成長温度が高いと、反応系中のエントロピーが高くなることにより、エピタキシャル層中の点欠陥が増加してしまう可能性があると考えられる。本願発明者は、従来の炭化珪素エピタキシャル層における深い準位密度が高い原因は、高い成長温度にあると考え、エピタキシャル層を成長させる条件を検討した。

その結果、成長温度を１６５０℃以下に設定することにより、エピタキシャル層中の点欠陥の密度を減少させることできることがわかった。図１は、１７００℃および１６００℃の温度で成長させた炭化珪素からなるエピタキシャル層を、深い準位過渡分光法（ＤＬＴＳ）により解析した結果を示している。図において、横軸は温度を示し、縦軸はシグナル強度を示している。

図１に示すように１７００℃の温度で成長させたエピタキシャル層には、点欠陥Ｚ_1/2
センターおよび点欠陥ＥＨ_6/7センターに基づく強いピークが観測される。ここで、点欠
陥は、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔＥａで示されるエネルギー準位を有し、通常、発見者等にちなんだ名称がつけられる。ＤＬＴＳのグラフでは、
ΔＥａに対応する温度において、その点欠陥に対応するピークが観測される。点欠陥Ｚ_1/2センターは、Ｚ₁センターおよびＺ₂センターを含む総称である。Ｚ₁センターおよびＺ₂
センターに帰属するピークは近接しており、また、Ｚ₂センターのピークは小さい。この
ため、通常、２つのピークは分離して観測されない。ＥＨ_6/7センターも同様である。

図１から明らかなように、１６００℃の温度で成長させたエピタキシャル層にも、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターは観測される。しかし、これらのピークは１７００℃の温度で成長させたエピタキシャル層に比べて、小さくなっている。このことは、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターの密度が小さくなっていることを示している。

また、図１に示すように、１６００℃の温度で成長させたエピタキシャル層には、１７００℃の温度で成長させたエピタキシャル層では観測されなかった新たなピークが、５２０Ｋ付近の温度において、点欠陥ＥＨ_6/7センターのピークから分離して観測される。こ
のピークに帰属する点欠陥はこれまで報告されておらず、本願発明者が発見した。以下、このピークに由来する点欠陥をＵＴ₁（Unknown Trap 1）センターと称する。

図２は、１６００℃の温度で成長させたエピタキシャル層で観測された欠陥のエネルギー準位を模式的に示している。図２に示すように、点欠陥Ｚ_1/2センターおよび点欠陥Ｅ
Ｈ_6/7センターは、炭化珪素半導体の伝導帯下端からそれぞれ０．５７ｅＶおよび１．６
５ｅＶの活性化エネルギー差を有する準位に位置している。また、本願発明者が発見した点欠陥ＵＴ₁センターは１．３３ｅＶから１．５３ｅＶの準位を有し、典型的には１．４
３ｅＶのエネルギー準位を有していることが分かった。

六方晶炭化珪素半導体（４Ｈ）の禁制帯は３．２６ｅＶであり、点欠陥ＥＨ_6/7センタ
ーおよび点欠陥ＵＴ₁センターによる準位は、禁制帯のほぼ中間に位置する。このため、
点欠陥ＥＨ_6/7センターおよび点欠陥ＵＴ₁センターは、キャリアが禁制帯を超えて再結合する原因となりやすい。したがって、発見した点欠陥ＵＴ₁の密度も低減しなければ、良
好な品位を有する炭化珪素半導体エピタキシャル基板は得られない。

さらに詳細に実験を行い、実験結果を検討することにより、発見した点欠陥ＵＴ₁セン
ターは、生成したエピタキシャル層を熱処理することによって、低減できることが分かった。また、エピタキシャル層の点欠陥の密度はエピタキシャル層を生成する際の原料比にも依存することが分かった。

これら検討の結果、従来に比べ比較的低温でエピタキシャル層を成長させることによって、公知の点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターの密度を低減させることができ、その後エピタキシャル層を熱処理することによって点欠陥ＵＴ₁センターの密度を
低減できることが分かった。これにより、点欠陥密度が小さく、良好な品質のエピタキシャル層を有する炭化珪素半導体エピタキシャル基板が得られる。

以下、本発明による炭化珪素半導体エピタキシャル基板の製造方法を詳細に説明する。

まず、図３に示すように炭化珪素単結晶基板１０を用意する。炭化珪素単結晶基板１０を構成する炭化珪素単結晶は六方晶構造を備え、４Ｈ−ＳｉＣである。炭化珪素単結晶基板１０の表面（主面）１０ａの（０００１）面のＣ軸に対するオフセット角θは２°以上１０°以下である。オフセット角が２°未満である場合や１０°より大きい場合には、異相が生じるなど、体積欠陥、面欠陥、線欠陥が生じやすく、不純物を含まない炭化珪素エピタキシャル層の成長が困難となる。

炭化珪素単結晶基板１０は、たとえば、公知の方法を用いて単結晶炭化珪素の塊体から切り出される。炭化珪素の塊体の切断には、外周刃または内周刃のカッティングブレードや、ワイヤーソーなどを用いることができる。炭化珪素の塊体は、ＳｉおよびＣ以外のＰ型あるいはＮ型不純物となる元素を含んでいてもよい。また、置換元素としてＧｅなどの他のＩＶ族元素を含んでいてもよい。また、重金属不純物としてバナジウム（Ｖ）などを含んでいてもよい。本願明細書では、これら、不純物元素や置換元素を含む炭化珪素を総称して、炭化珪素と呼ぶ。炭化珪素基板１０の外形に特に制限はなく、種々の大きさ、厚さおよび平面形状のものを本発明に用いることができる。たとえば、２インチの直径および５００μｍ程度の厚さを備えた円板状の炭化珪素単結晶基板を用意する。

塊体から切り出された炭化珪素単結晶基板１０は、公知の手順によって、表面に生じた加工変質層が除去され、基板表面及び裏面の面粗度が所定の値になるまで機械的研磨が施される。さらに、エピタキシャル成長を行う表面１０ａは、ダイヤモンドなどの砥粒により面粗度ＲＭＳが０．２〜２ｎｍになるまで鏡面研磨される。ここで、面粗度ＲＭＳは、原子間力顕微鏡（ＡＦＭ）にて試料の１０μｍのエリアを測定した値をいう。

機械的研磨の後、化学的機械研磨や、反応性イオンエッチングにより、表面１０ａをさらに平滑にし、面粗度ＲＭＳを０．１ｎｍ以下することが好ましい。特開２００５−０６４３９２号公報に開示されるように、プラズマ酸化と反応性イオンエッチングを繰り返し研磨する方法を併用してもよい。より平滑に研磨するには少なくとも最後の研磨工程で化学的機械研磨を施すことが好ましい。

表面１０ａの面粗度ＲＭＳが０．１ｎｍを越えると、炭化珪素単結晶基板１０の表面１０ａ近傍のみに存在する基底面転位が除去しきれずに残存し、成長するエピタキシャル層１１の特性に影響を及ぼす可能性がある。表面１０ａの面粗度ＲＭＳは、より好ましくは、０．０５ｎｍ以下である。

次に、炭化珪素単結晶基板１０の表面１０ａ上にエピタキシャル層１１を成長させる。エピタキシャル層１１を成長させる前に炭化珪素単結晶基板１０の表面１０ａを水素エッチングしてもよい。水素エッチングは、たとえばエピタキシャル成長を行う炉内において、水素雰囲気下で炭化珪素単結晶基板１０を加熱することによって行うことができる。水素ガス中にはＣ₃Ｈ₈などの炭化水素やＨＣｌなどのハロゲン化水素が含まれていてもよい。これにより、基板表面の加工変質層を除去し、加工により基板表面に導入された基底面転位を除去でき、エピタキシャル薄膜に伝播する基底面転位を減少させることができる。水素エッチングは１３００℃以上１８００℃以下の温度で炭化珪素単結晶基板１０を保持しながら行うことが好ましい。１３００℃未満では加工変質層を除去しきれない可能性がある。加工変質層を除去するには１８００℃で充分でありこれを越える温度は非実用的である。水素エッチングに要する時間は通常、１０分以上９０分以下程度である。またエッチングを行う炉内の圧力は３ｋＰａ以上３２ｋＰａ以下程度で、水素ガスの流量は１ｓｌｍ（１×１０^-3ｓｍ³／分）以上３０ｓｌｍ（３０×１０^-3ｓｍ³／分）以下程度が好ましい。ここでｓは標準状態を意味する。

エピタキシャル成長は、化学気相堆積法により行う。具体的には、炭化珪素単結晶基板１０を１４００℃以上１６５０℃以下に加熱し、炉内の圧力を３ｋＰａ以上５４ｋＰａ以下に保ちながらエピタキシャル層の成長を行う。原料ガスには、たとえば、Ｓｉ原子の供給源としてＳｉＨ₄ガスを用い、Ｃ原子の供給源としてＣ₂Ｈ₂ガスまたはＣ₃Ｈ₈ガスを用
いる。

図４はエピタキシャル層１１の成長温度と成長したエピタキシャル層１１中の点欠陥の密度との関係を示している。原料ガスの供給比（Ｃ／Ｓｉ比）が１．５となるようにＳｉ
Ｈ₄ガスを８ｓｃｃｍの流量で炉内に導入し、エピタキシャル層１１を成長させた。図４
に示すように、１７００℃でエピタキシャル層１１を形成した場合、点欠陥Ｚ_1/2センタ
ー、点欠陥ＥＨ_6/7センターおよび点欠陥ＵＴ₁センターの密度は、それぞれ約１×１０¹³ｃｍ^-3、約５×１０¹²ｃｍ^-3および約６×１０¹²ｃｍ^-3である。これに対し、１６００℃でエピタキシャル層１１を形成した場合、点欠陥Ｚ_1/2センター、点欠陥ＥＨ_6/7センターおよび点欠陥ＵＴ₁センターの密度は、それぞれ約１×１０¹²ｃｍ^-3、約５×１０¹¹ｃｍ^-3および約３×１０¹¹ｃｍ^-3であり、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センター
の密度は、１７００℃で成長させた場合に比べて１／１０程度になっている。

このように、点欠陥密度、特に、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターの密度を減少させるためにはエピタキシャル層１１をできるだけ低温で成長させることが好ましい。しかし、成長温度を１４００℃未満に設定した場合、エピタキシャル層１１上にＳｉが析出するなどしてエピタキシャル層が良好に成長しない可能性がある。

点欠陥が減少した高品質の炭化珪素半導体エピタキシャル基板を得るために、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターの密度は、１７００℃でエピタキシャル層を成長させた場合に比べて１／５程度以下であることが好ましい。このため、エピタキシャル層１１の成長温度は１４００℃以上１６５０℃以下であることが好ましく、１６００℃以下であることがより好ましい。

図５は、炭素原子の珪素原子に対する比Ｃ／Ｓｉを変化させて１６００℃の成長温度で形成したエピタキシャル層中の点欠陥密度を示している。図５に示すように、Ｃ／Ｓｉ比が大きくなるほど点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターの密度は減少する。一方、Ｃ／Ｓｉ比が大きくなるほど点欠陥ＵＴ₁センターの密度は大きくなる。以下にお
いて説明するように、点欠陥ＵＴ₁センターは熱処理によって減少させることができるた
め、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターの密度ができるだけ小さくなるように、Ｃ／Ｓｉ比は大きい方が好ましい。具体的には、Ｃ／Ｓｉ比は１．５以上２以下であることが好ましい。Ｃ／Ｓｉ比が１．５より小さい場合、点欠陥Ｚ_1/2センターおよび
点欠陥ＥＨ_6/7センターの密度の低減が十分ではない。また、Ｃ／Ｓｉ比が２より大きい
場合、エピタキシャル層を形成するのが困難となる。Ｃ／Ｓｉ比は１．５以上である場合、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターの密度を、１７００℃でエピタキシャル層を成長させた場合に比べて１／１０以下にすることができる。このとき、点欠陥ＵＴ₁センターの密度は、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターの密度とトレ
ードオフの関係にあるため、３×１０¹¹ｃｍ^-3以上になる。

なお、エピタキシャル層中の点欠陥密度に影響を与える要因は、厳密な意味では炭化珪素単結晶基板１０の表面１１ａ近傍におけるＣ／Ｓｉ比である。しかし、表面１１ａ近傍におけるＣ／Ｓｉ比を測定するのは困難であるため、原料ガス中のＣ／Ｓｉ比を調節することによって、表面１１ａ近傍におけるＣ／Ｓｉ比を制御することになる。

この場合、エピタキシャル層の成長に用いる化学気相堆積装置によって、原料ガスの炉内における分布が異なったり、サセプタなどが炭素からなる場合においてサセプタから放出される炭素などの影響を受けたりする。このため、用いる化学気相堆積装置によって好ましい原料ガス中の炭素原子の珪素原子に対する比Ｃ／Ｓｉは上述の範囲から多少ずれる可能性がある。本実施形態では、横型ホットウォール式の化学気相堆積装置を用い、炭素を放出する可能性のないサセプタなどを用いた。

エピタキシャル層１１を成長中の炉内の圧力は３ｋＰａより小さいと、エピタキシャル層表面にピットが発生する可能性がある。また、炉内の圧力が５４ｋＰａを越えると、エピタキシャル層上にＳｉが析出するなどしてエピタキシャル層が良好に成長しない可能性
がある。

エピタキシャル層１１の成長速度は、生産性の観点から１０μｍ／ｈ以上であることが好ましい。エピタキシャル層１１の成長温度を１４００℃以上に設定し、原料ガスの流量を調節することによって、１０μｍ／ｈ以上の成長速度を達成することが可能である。エピタキシャル層１１の成長温度を高く設定するほど、より原料ガスの分解を促進することができるようになるので、より多くの原料ガスを導入でき、速い速度でエピタキシャル層１１を成長させることができるが、前述したように成長温度が高いと、点欠陥の密度は増大する。成長温度を１６５０℃に設定した場合、エピタキシャル層１１の成長速度は、２０μｍ／ｈ程度以上にできる。

図６は、このように得られたエピタキシャル層１１を深い準位過渡分光法により解析した結果を示している。Ｃ／Ｓｉ比が２となるように原料ガスを調整し、１６００℃の成長温度および２３μｍ/ｈの速度でエピタキシャル層１１を成長させた。図６に示すように
、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターに帰属するピークの強度が、図１に示すグラフに比べて大きく低下している。また、図１に示す１７００℃で成長したエピタキシャル層には見られなかった点欠陥ＵＴ₁センターに帰属する強いピークが観測される
。

次に、このようにして得られたエピタキシャル層１１を熱処理する。熱処理は、エピタキシャル層１１の表面が酸化したり反応しないようなガス雰囲気下で行う。例えば、エピタキシャル層１１が形成された炭化珪素単結晶基板１０を熱処理炉に導入し、アルゴン、ヘリウムなどの雰囲気中、１３００℃以上１８００℃以下の温度で１分以上１２０分以下の時間熱処理する。熱処理は、点欠陥ＵＴ₁センターの密度が熱処理前の半分以下、好ま
しくは、３×１０¹¹ｃｍ^-3以下となるように、温度および時間を調整することが好ましい。

熱処理の温度が１８００℃よりも高い場合、点欠陥ＵＴ₁センターは減少するが、エピ
タキシャル層１１に新たな面欠陥が生じるため、好ましくない。一方、熱処理温度が１３００℃よりも低いと点欠陥ＵＴ₁センターを低減させる効果があまり得られず、長時間熱
処理を行っても点欠陥ＵＴ₁センターの密度が３×１０¹¹ｃｍ^-3以下にはならない。

エピタキシャル層１１中に点欠陥が存在するといえども、エピタキシャル層の結晶性が著しく悪化しているのではないので、上述の温度範囲において、点欠陥ＵＴ₁センターを
減少させるための熱処理を行ってもエピタキシャル層１１の表面モフォロジーが悪化することはない。

熱処理は、上述した雰囲気、熱処理温度および熱処理時間を満たす限り、種々の装置を用いて熱処理を行うことができる。例えば、エピタキシャル層１１を形成した装置内において形成したエピタキシャル層１１を熱処理してもよい。また、エピタキシャル層１１の熱処理は、エピタキシャル層１１を形成した炭化珪素半導体エピタキシャル基板に半導体プロセスを施し、半導体素子を作製する途中に行ってもよい。ただし、半導体プロセスで形成される金属薄膜や絶縁膜が熱処理によって変質したり反応したりする可能性がある場合や半導体プロセス後に熱処理を行うとエピタキシャル層自体が変質したり、反応したりしてしまう可能性がある場合が考えられる。この場合には、エピタキシャル層１１を形成後、引き続いて熱処理を行う、つまり、炭化珪素半導体エピタキシャル基板に半導体プロセスを施す前に行うことが好ましい。この場合、エピタキシャル層を形成後、いったんエピタキシャル層１１が形成された炭化珪素単結晶基板１０の温度を常温程度にまで低下させた後、熱処理を開始することが好ましい。 半導体素子を形成する際に用いられる半導体プロセスでは、通常１３００℃を超える温度で炭化珪素半導体エピタキシャル基板を処
理することはない。このため、半導体素子を形成する際に用いられる半導体プロセスのいずれかの工程を上述の熱処理工程と兼ねることはできない。また、半導体素子を形成する際に用いられる半導体プロセスによっては、点欠陥ＵＴ₁センターの密度を低減させる効
果はほとんど得られない。

図７は、エピタキシャル層１１を形成した直後および熱処理後の点欠陥密度を示すグラフである。図７に示すように、点欠陥ＵＴ₁センターの密度が約７×１０¹¹ｃｍ^-3から２
×１０¹¹ｃｍ^-3程度に大きく減少している。これに対し、点欠陥Ｚ_1/2センターおよび点
欠陥ＥＨ_6/7センターの密度も減少はするが、点欠陥ＵＴ₁センターほど大きく欠陥密度が減少する効果は得られない。

このようにして得られたエピタキシャル層１１を有する炭化珪素半導体エピタキシャル基板２１では、点欠陥Ｚ_1/2センターおよび点欠陥ＥＨ_6/7センターが少なく、また、公知ではない１．３３ｅＶから１．５３ｅＶの準位をもつ点欠陥センターの密度も低減している。このため、本発明の炭化珪素半導体エピタキシャル基板２１を用いて作製される半導体素子では、禁制帯中に生じた準位に起因する半導体特性の劣化が抑制される。具体的には、ＰＮ接合の順方向抵抗、逆方向リーク電流、およびショットキー接合の逆方向リーク電流などを低減することができる。したがって、本発明の炭化珪素半導体エピタキシャル基板を用いることにより、オン抵抗が低減することによる低消費電力で発熱の少ない電力用半導体素子が得られる。また、耐圧が向上することによる信頼性が高い電力用半導体素子が得られる。

なお、本実施形態では、点欠陥をできるだけ低減させた炭化珪素半導体エピタキシャル基板を製造する方法を説明した。一般的には、優れた特性の半導体素子を製造するためには点欠陥はできるだけ少ないほうが好ましいからである。しかし、半導体素子に求められる特性によっては、点欠陥が所定の密度で存在していたほうが好ましい場合もある。そのような場合には、エピタキシャル層を熱処理する時間および温度を調節することによって、点欠陥ＵＴ₁センターの密度を所望の値に調節することができる。

本発明は、炭化珪素半導体エピタキシャル基板の製造に好適に用いられ、特に低消費電流で信頼性の高い半導体素子を製造するための炭化珪素半導体エピタキシャル基板の製造に好適に用いられる。

１０ 炭化珪素半導体基板
１１ エピタキシャル層
２１ 炭化珪素半導体エピタキシャル基板

Claims (5)

1. オフセット角が２°以上１０°以下である４Ｈ炭化珪素単結晶基板を用意する工程と、
   化学気相堆積法により、１４００℃以上１６５０℃以下の温度で、炭化珪素からなるエピタキシャル層を前記炭化珪素単結晶基板上に成長させる工程と、
   前記エピタキシャル層を１３００℃以上１８００℃以下の温度で熱処理する工程と、
   を包含し、
   前記エピタキシャル層を成長させる工程において、原料ガス中の炭素原子の珪素原子に対する比Ｃ／Ｓｉは１．５以上２以下であり、
   前記エピタキシャル層を成長させる工程を、３ｋＰａ以上５４ｋＰａ以下の圧力で行い、
   前記エピタキシャル層を成長させる工程は、前記エピタキシャル層中の点欠陥Ｚ _1/2 センターの密度が１×１０ ¹² ｃｍ ^-3 以下であり、点欠陥ＥＨ _6/7 センターの密度が５×１０ ¹¹ ｃｍ ^-3 以下となる成長条件で前記エピタキシャル層を成長させ、
   前記エピタキシャル層を１０μｍ／ｈ以上、２３μｍ／ｈ以下の速度で成長させる、炭化珪素半導体エピタキシャル基板の製造方法。
2. 前記エピタキシャル層を成長させる工程において成長するエピタキシャル層は、深い準位過渡分光法において、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔＥａが１．３３ｅｖ以上１．５３ｅＶ以下である準位のピークが、点欠陥ＥＨ_6/7センターのピークから分離して観測される請求項１に記載の炭化珪素半導体エピタキシャル基板の製造方法。
3. 前記エピタキシャル層を成長させる工程は、前記エピタキシャル層中において、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔＥａが１．３３ｅｖ以上１．５３ｅＶ以下の準位を持つ点欠陥の密度が３×１０¹¹ｃｍ^-3以上となる成長条件で前記エピタキシャル層を成長させる請求項２に記載の炭化珪素半導体エピタキシャル基板の製造方法。
4. 前記エピタキシャル層を熱処理する工程は、前記エピタキシャル層中において、前記ΔＥａが１．３３ｅｖ以上１．５３ｅＶ以下の準位を持つ点欠陥の密度が前記熱処理を行う前の１／２以下となる条件で前記エピタキシャル層を熱処理する請求項１に記載の炭化珪素半導体エピタキシャル基板の製造方法。
5. 前記エピタキシャル層を熱処理する工程は、前記エピタキシャル層中において、前記１．３３ｅｖ以上１．５３ｅＶ以下の準位を持つ点欠陥の密度が３×１０¹¹ｃｍ^-3以下となる条件で前記エピタキシャル層を熱処理する請求項４に記載の炭化珪素半導体エピタキシャル基板の製造方法。

Images