CN102822396B - 外延碳化硅单晶基板的制造方法及根据该方法得到的外延碳化硅单晶基板 - Google Patents

外延碳化硅单晶基板的制造方法及根据该方法得到的外延碳化硅单晶基板 Download PDF

Info

Publication number
CN102822396B
CN102822396B CN201180016856.2A CN201180016856A CN102822396B CN 102822396 B CN102822396 B CN 102822396B CN 201180016856 A CN201180016856 A CN 201180016856A CN 102822396 B CN102822396 B CN 102822396B
Authority
CN
China
Prior art keywords
silicon carbide
growth
temperature
epitaxial
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180016856.2A
Other languages
English (en)
Other versions
CN102822396A (zh
Inventor
蓝乡崇
柘植弘志
星野泰三
藤本辰雄
胜野正和
中林正史
矢代弘克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Publication of CN102822396A publication Critical patent/CN102822396A/zh
Application granted granted Critical
Publication of CN102822396B publication Critical patent/CN102822396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及外延碳化硅单晶基板的制造方法，其根据化学气相沉积法使碳化硅膜在碳化硅单晶基板上外延生长。该方法的结晶生长工序中包括伴有温度切换操作的结晶生长副工序，该温度切换操作使生长温度在相对于占外延生长主要时间的结晶生长主工序的生长温度T1低的设定温度T0与高的设定温度T2之间上下地变化。抑制碳化硅单晶基板中所包含的基底面位错延续到外延膜中，形成高品质的外延膜。

Description

外延碳化硅单晶基板的制造方法及根据该方法得到的外延碳化硅单晶基板
技术领域
本发明涉及通过化学气相沉积法使碳化硅膜在碳化硅单晶基板上外延生长来进行成膜的外延碳化硅单晶基板的制造方法以及根据该方法得到的外延碳化硅单晶基板。
背景技术
碳化硅（SiC）由于耐热性和机械强度优异，物理、化学性质稳定，所以作为耐环境性半导体材料而备受关注。另外，近年来，作为高频高耐压电子设备等的基板，SiC单晶基板的需求日益高涨。
在使用SiC单晶基板制作电力设备、高频设备等时，通常，一般是使用被称为化学气相沉积法（CVD法）的方法使SiC薄膜在基板上外延生长，或者是通过离子注入法直接注入掺杂剂。在后者的情况下，由于在注入后需要在高温下进行退火，所以多通过外延生长形成薄膜。
以往，在SiC单晶基板中，存在被称为微管的中空缺陷，该缺陷还会延续到外延膜中，使设备特性和可靠性劣化。但是，近年来，随着SiC单晶基板制造技术的发展，微管密度变得几乎为零，从而正在研究其它缺陷对设备带来的影响。其中，公知：基底面位错在SiC的结晶中通常分解为两个局部位错，其间伴有堆垛层错（参照非专利文献1），由于在设备内部存在堆垛层错时，会给双极性设备或肖特基势垒二极管等的可靠性带来不良影响（参照非专利文献2），所以正在尝试减少该堆垛层错。
图1示意地表示在SiC单晶基板上进行外延生长的情况下SiC单晶基板中所包含的基底面位错的表现。在进行外延生长时，基板内的基底面位错的约95%以上变换为刃状位错。这是由于如图1（a）所示，对于基板内的基底面位错1而言，与以该状态延续到外延膜中而变为基底面位错2相比，变换为刃状位错3而使位错的长度变短一方的位错的能量更小，更稳定。
图1（b）是表示基板的偏离角度变得更大的情况，图1（c）是表示基板的偏离角度变得更小的情况。在关注延续到外延膜中的基底面位错2与刃状位错3之间的长度关系时，图1（c）一方变换为刃状位错3之后，位错的长度变短的比例变大，从能量角度看，变得更稳定。因此，基板的偏离角度小一方变换为刃状位错的比例较高，另外，随着基板的偏离角度变小，显现在基板的表面上的基底面位错本身的密度减少，因此形成在外延膜中的基底面位错也减少。
因而，从减少外延膜中的基底面位错并且提高由SiC晶锭制造基板的收率这样的观点看，现在主要使用了基板的偏离角度从以往的8°变为4°或4°以下的基板。作为一个例子，在使用了偏离角度为4°的基板的情况下，不变换为刃状位错而作为基底面位错延续至外延膜中的位错的密度为100～200个/cm2左右。但是，在设备的面积变大时，即使是这种程度的基底面位错，也会提高由其所引起的堆垛层错存在于设备内部的概率，难免会成为使设备特性或成品率降低的主要原因。
另一方面，在基板的偏离角度变得更小时，由于存在于基板上的台阶的数量减少，所以导致在外延生长时难以引起所谓的台阶流动（step-flow）生长。其结果是，三角形缺陷等其它缺陷增加，存在由其导致的设备特性的劣化或成品率降低的问题。因此，即使为了减少从基板延续至外延膜中的基底面位错而尝试使用偏离角度小的基板，在现有技术中使用偏离角度为4°左右的基板也已经是极限。
因此，为了减少从基板延续到外延膜中的基底面位错，迄今为止研究了各种方法。例如报告了：对具有平滑的表面的SiC单晶基板边根据规定的条件式来管理生长的外延膜的表面粗糙度与其生长速度之间关系边使外延膜生长的方法（参照专利文献1）；预先使具有不同的施主浓度的两种过渡层在SiC单晶基板上生长、使外延膜隔着该过渡层生长的方法（参照专利文献2）；在使外延膜生长的结晶生长工序的中途停止原料气体的供给5～30分钟左右、且在接下来的生长阶段中使基底面位错变换为刃状位错的方法（参照专利文献3）；在SiC单晶基板上设置多层通过具有不同的氮浓度来抑制基底面位错密度的抑制层、且在其上形成由SiC单晶薄膜形成的活性层的方法（参照专利文献4）；在外延膜的生长之前通过预先在SiC单晶基板的表面上形成规定的凹凸来设置物理学上的壁、且在外延膜的生长过程中使基底面位错与该壁碰撞来变换为刃状位错的方法（参照专利文献5）等。并且，在专利文献6中记载了在中途使基板的温度降低50～100℃的操作，但该操作是在结晶生长工序的中途停止材料气体的导入、暂时中断外延生长时进行的。
现有技术文献
专利文献
专利文献1：日本特开2008-4888号公报
专利文献2：日本特开2009-295728号公报
专利文献3：日本特开2008-115034号公报
专利文献4：日本特开2008-74661号公报
专利文献5：日本特开2008-311541号公报
专利文献6：日本特开平8-115878号公报
非特许文献
非特许文献1：X.J.Ningetal.:JournalofAmericanCeramicsSoc.Vol.80(1997)p.1645.
非特许文献2：H.Fujiwaraetal.:AppliedPhysicsLettersVol.87(2005)051912
发明内容
发明所要解决的问题
如上所述，在通过CVD法使碳化硅膜在碳化硅单晶基板上外延生长方面，如何边伴有适当的台阶流动生长边使基底面位错不延续到外延膜中是很大的问题。但是，上述问题迄今为止仍然被广为研究，由此也可知仍然还很难说该问题已经被完全地解决了。例如，即使是现在正在逐渐成为主流的偏离角度为4°的基板，也难以避免以下问题：由于因残存于外延膜中的基底面位错的原因而产生的堆垛层错，难以避免设备特性劣化或使成品率降低。
本发明是鉴于上述问题而进行的，其目的在于提供一种能够抑制碳化硅单晶基板中所包含的基底面位错延续到外延生长的碳化硅膜中、形成高品质的外延膜的外延碳化硅单晶基板的制造方法。
本发明的目的还在于，提供一种具备降低了基底面位错的碳化硅膜的外延碳化硅单晶基板。
用于解决问题的手段
本发明者等对有效地减少延续到外延生长的碳化硅膜中的基底面位错的方法进行了深入研究，结果发现以给由于外延生长而附着在基板的表面上的原子的迁移状态赋予变化的方式施加热应力，然后，使碳化硅膜外延生长，由此可以解决上述问题，从而完成了本发明。
即，本发明的外延碳化硅单晶基板的制造方法的特征在于，其是根据化学气相沉积法使碳化硅膜在碳化硅单晶基板上外延生长来进行成膜的外延碳化硅单晶基板的制造方法；使该碳化硅膜在该基板上外延生长的结晶生长工序中包括伴有温度切换操作的结晶生长副工序，该温度切换操作使生长温度在相对于占外延生长主要时间的结晶生长主工序中的生长温度T1低的设定温度T0与高的设定温度T2之间上下地变化。
根据本发明，还提供了一种外延碳化硅单晶基板，其特征在于，其是单晶基板根据上述方法得到的外延碳化硅单晶基板，该碳化硅膜的基底面位错密度为20个/cm2以下。
具有上述构成的本发明例如可以包括以下的技术方案。
[1]一种外延碳化硅单晶基板的制造方法，其特征在于，其是根据化学气相沉积法使碳化硅膜在碳化硅单晶基板上外延生长来进行成膜的外延碳化硅单晶基板的制造方法，使该碳化硅膜在该基板上外延生长的结晶生长工序中包括伴有温度切换操作的结晶生长副工序，该温度切换操作使生长温度在相对于占外延生长主要时间的结晶生长主工序的生长温度T1低的设定温度T0与高的设定温度T2之间上下地变化。
[2]根据[1]所述的外延碳化硅单晶基板的制造方法，其特征在于，上述结晶生长副工序包含在结晶生长工序的前半侧。
[3]根据[1]或[2]所述的外延碳化硅单晶基板的制造方法，其特征在于，上述结晶生长副工序包含在刚开始外延生长之后的结晶生长初期阶段。
[4]根据[1]至[3]中任一项所述的外延碳化硅单晶基板的制造方法，其特征在于，上述温度切换操作包括1次以上将设定温度从T0切换到T2的T0-T2切换工作，而且还包括1次以上将设定温度从T2切换到T0的T2-T0切换工作。
[5]根据[1]至[4]中任一项所述的外延碳化硅单晶基板的制造方法，其特征在于，上述温度切换操作在温度范围为1500℃以上且1700℃以下的范围内进行。
[6]根据[1]至[5]中任一项所述的外延碳化硅单晶基板的制造方法，其特征在于，在上述结晶生长副工序中生长的碳化硅膜的膜厚为0.2μm以上且1.0μm以下。
[7]根据[1]至[6]中任一项所述的外延碳化硅单晶基板的制造方法，其特征在于，上述结晶生长副工序的长度为5分钟以上且10分钟以下。
[8]根据[1]至[7]中任一项所述的外延碳化硅单晶基板的制造方法，其特征在于，上述碳化硅单晶基板的偏离角度为2°以上且6°以下。
[9]根据[1]至[8]中任一项所述的外延碳化硅单晶基板的制造方法，其特征在于，在上述结晶生长主工序中，通过将以下两种情况交替反复进行，使碳化硅膜生长，上述两种情况为：将使碳化硅膜生长时的压力设定为2×104Pa以上且3×104Pa以下来进行的情况；将使碳化硅膜生长时的压力设定为超过0Pa且为1×104Pa以下来进行的情况。
[10]根据[1]至[9]中任一项所述的外延碳化硅单晶基板的制造方法，其特征在于，在上述结晶生长主工序中，通过将以下两种情况交替反复进行，使碳化硅膜生长，上述两种情况为：将使碳化硅膜生长时的材料气体中所包含的碳与硅的原子数目比（C/Si）设定为1.0以上且1.5以下来进行的情况；将使碳化硅膜生长时的材料气体中所包含的碳与硅的原子数目比（C/Si）设定为0.5以上且小于1.0来进行的情况。
[11]一种外延碳化硅单晶基板，其特征在于，其是根据[1]至[10]中任一项所述的方法得到的外延碳化硅单晶基板，该碳化硅膜的基底面位错密度为20个/cm2以下。
发明的效果
根据具有上述构成的本发明，能够有效地减少从碳化硅单晶基板延续到外延生长成的碳化硅膜中的基底面位错。因此，能够制造具备高品质的碳化硅膜的外延碳化硅单晶基板。另外，本发明所得到的外延碳化硅单晶基板可以应用于各种的电子设备，并且，还能够实现可以提高设备特性或成品率这样的等效果。
附图说明
图1（a）是表示碳化硅单晶基板中所含有的基底面位错延续到外延膜中时的状况的示意图，（b）是表示基板的偏离角度大的情况下的表现，（c）是表示偏离角度小的情况下的表现。
图2表示本发明的制造方法中所使用的生长顺序的例子。
图3表示本发明的实施例1中所使用的生长顺序。
图4是表示对实施例1中得到的碳化硅膜进行KOH蚀刻而显现出的蚀刻坑的光学显微镜照片。
图5是表示在现有的方法中所使用的生长顺序的例子。
具体实施方式
＜现有的方法＞
首先，将现有的方法中的用于碳化硅膜的外延生长的典型的生长顺序与气体的导入时机一并表示在图5中。
在这样的生长顺序中，首先，将碳化硅单晶基板设置在生长炉中，对生长炉内进行真空排气，然后例如导入氢气，将压力调节到1×104～3×104Pa左右。
接着，边将压力保持为恒定，边提高生长炉的温度，在达到生长温度T1即1550℃～1650℃时，导入材料气体（原料气体）即SiH4和C2H4，开始外延生长。一般来说，SiH4的流量为每分钟40～50cm3，C2H4的流量为每分钟30～40cm3。作为碳化硅膜的生长速度，调节为每小时6～7μm。
关于该生长速度，由于一般用于设备等的外延膜的膜厚为10μm左右，因此以此为基准考虑生产性来决定。在外延生长了规定的时间之后，在得到了期望的膜厚的时刻，停止SiH4和C2H4的导入，在仅流入氢气的状态下降低生长炉的温度。
在温度降低到常温之后，停止氢气的导入，对生长炉内进行真空排气，进而，导入不活泼性气体，使生长炉恢复到大气压后，取出进行了外延生长的基板。
在上述的现有的方法中，通过图5所示的结晶生长工序使碳化硅膜外延生长。在这样的现有的方法中，通常，在碳化硅单晶基板（以下也有时仅称为“SiC基板”）中所包含的基底面位错一旦延续到外延生长了的碳化硅膜（也有时仅称为“外延膜”），则至结束生长为止基底面位错被留下，倾向于最终在外延膜的表面上显现出基底面位错。
＜本发明的方法＞
与此相反，本发明的方法中，其特征在于，在使碳化硅膜在碳化硅单晶基板上外延生长的结晶生长工序的中途，进行使生长温度上下地切换的温度切换操作。
在具有这样的构成的本发明的方法中，在结晶生长工序的中途，通过进行边继续结晶生长边使生长温度上下地变化的温度切换操作，由此以对附着在SiC基板上的原子（Si原子，C原子）的迁移状态产生影响的方式施加热应力，从而能够使从SiC基板延续而来的基底面位错变换为刃状位错，降低延续到外延膜中的基底面位错。
并且，众所周知：如上述的专利文献1的图9所示，在使碳化硅膜外延生长的结晶生长工序之前，在用氢气等蚀刻基板的蚀刻工序的温度与结晶生长工序中的生长温度之间设定差值。对于上述的本发明的方法来说，在生长中使温度变化这一点与专利文献1的技术是不同的。另外，在专利文献6中，在结晶生长工序的中途，中止材料气体的导入，在暂时中断外延生长时，使基板的温度降低50～100℃，但是上述并不赋予热应力，本发明与这样的技术是不同的。
在本发明中，在结晶生长工序中，也按照将温度在比占外延生长主要时间的结晶生长主工序的生长温度T1低的设定温度T0与比生长温度T1高的设定温度T2之间上下地切换的方式进行上述的温度切换操作。其中，对于生长温度T1，例如在热化学蒸镀法（热CVD法）中，一般在1550℃以上且1650℃以下的生长温度下使碳化硅膜外延生长。另外，在以热CVD法进行本发明的方法的情况下，优选在1550℃以上且1650℃以下的范围内设定结晶生长主工序中的生长温度T1，更优选在1580℃以上且1620℃以下的范围内进行设定。
一般来说，在碳化硅膜的外延生长中，采用热CVD法。例如卧式的CVD装置的装置构成比较简单，并且，能够通过材料气体等的供给-停止控制来调节膜的生长，其在再现性上也是优良的方法。本发明的方法优选使用热CVD法。以下，以采用了热CVD法的情况下的本发明的实施方式为例进行说明，但例如也可以通过等离子体CVD等其它方法应用本发明。
而且，温度切换操作优选在1500℃以上且1700℃以下的范围内进行。即，在低温侧的设定温度T0比1500℃低时，有可能使SiC基板上的碳化硅膜的结晶性劣化或使生长速度减慢等，使形成在SiC基板上的外延膜的品质下降。另一方面，在高温侧的设定温度T2比1700℃高时，有可能使附着在SiC基板表面上的原子再蒸发等，仍然还会使所得到的外延膜的品质下降。即使在对附着在SiC基板的表面上的原子赋予热应力方面，为了将结晶生长工序中的外延膜的生长速度保持为大致恒定，温度切换操作也优选在上述范围内进行。其中，对于设定温度T0，优选为1500℃以上且1550℃以下，更优选为1500℃以上且1520℃以下。对于设定温度T2，优选为1650℃以上且1700℃以下，更优选为1680℃以上且1700℃以下。
对于上述温度切换操作，边使用图2所示的生长顺序的例子边进行说明。
首先，将SiC基板设置在生长炉中，对生长炉内进行真空排气，然后例如导入氢气，将压力调节到1×104Pa～3×104Pa。然后，边将压力保持为恒定，边提高生长炉的温度，在达到生长温度T1时，导入作为硅源和碳源的材料气体（图2为使用了SiH4气体和C2H4气体的例子）开始生长。
设为包括伴有温度切换操作的结晶生长副工序（II），该温度切换操作按照如下进行：以暂且维持生长温度T1的状态流入材料气体使碳化硅膜外延生长，然后在流入材料气体的状态下，使生长炉的温度降低到比生长温度T1低的温度即设定温度T0，接着，使生长炉的温度升高到比生长温度T1高的温度即设定温度T2，进而，将温度从设定温度T2降低到设定温度T0，然后，使生长炉的温度恢复到生长温度T1。
关于T0、T1、T2的温度，优选（T1-T0）为50～100℃之间。（T2-T1）也优选为50～100℃之间。另外，这些温度的测量是使用辐射温度计进行的，例如通过测量被加热了的石墨部分，可以求出其温度。
之后，以生长温度T1维持，通过比结晶生长副工序（II）占更长时间的结晶生长主工序（I）来进行碳化硅膜的外延生长。在外延生长了期望的膜厚的碳化硅膜之后，停止材料气体的导入、即结束结晶生长工序，例如在仅流入氢气的状态下降低温度。
在本发明的温度切换操作中，以使由于外延生长而附着在SiC基板上的原子的迁移变化的方式施加热应力，因此在该期间生长的碳化硅膜有可能使氮的掺杂密度从相对于生长温度T1中的值的几分之一变为数倍程度。因此，从在应用于设备时不影响设备工作的观点看，优选将伴有温度切换操作的结晶生长副工序包含在结晶生长工序的前半侧，更优选在刚开始外延生长之后的结晶生长的初期阶段包含结晶生长副工序，从而可以使在伴有温度切换操作的结晶生长副工序中生长的碳化硅膜尽量位于SiC基板的附近。
并且，根据用途，在只要降低基底面位错就足够的情况下，在结晶生长工序的后半侧包含结晶生长副工序也没有任何障碍。
另外，如图2所示的例子，温度切换操作优选至少包含一次将设定温度从T0切换到T2的“T0-T2切换工作”，并且至少包含一次将设定温度从T2切换到T0的“T2-T0切换工作”。更优选的温度切换操作包含2次以上的T0-T2切换工作，并且包含2次以上的T2-T0切换工作。
在温度切换操作中，也可以在设定温度T0以及设定温度T2下，分别将各自的温度保持规定的时间，但是为了不降低外延膜的品质，优选尽量不设置保持时间地进行温度切换。
另外，关于在设定温度T0和T2之间切换所需要的时间，根据所使用的生长炉的加热单元的能力也有不同，但是升温的情况与降温的情况下均以100℃/分钟～150℃/分钟左右的速度进行切换，由此不会使外延膜的品质下降，能够获得本发明的效果。
并且，在图2的例子中，在温度切换操作的最初将生长温度降低至设定温度T0，但当然也可以是在最初将生长温度升高至设定温度T2的温度切换操作。
对于本发明所能使用的材料气体的种类没有特别的限制，除了甲硅烷和乙烯外，作为硅源气体，可以使用乙硅烷、二氯硅烷、三氯硅烷等，作为碳源气体，可以使用丙烷、甲烷、乙烷、乙炔等，另外，对于载气等的种类没有特别的限制。
在本发明的方法中，结晶生长副工序的长度只要是能够改变从SiC基板延续而来的基底面位错的方向的时间即可，优选为5分钟以上且10分钟以下，更优选为8分钟以上且10分钟以下。只要结晶生长副工序的长度为5分钟以上就能够可靠地改变位错的方向，反之，在比10分钟更长时，如之前所说明的那样，在结晶生长副工序中生长的碳化硅膜的掺杂密度与在结晶生长主工序生长的碳化硅膜的掺杂密度之差变得过大，在应用于设备的情况下有时会带来影响。并且，本发明所说的“结晶生长主工序”是指在结晶生长工序中占比上述“结晶生长副工序更长时间”的工序。
另外，在结晶生长副工序中生长的碳化硅膜只要是使基底面位错的方向改变的程度的膜厚即可，优选为0.2μm以上且1.0μm以下，更优选为0.5μm以上且1.0μm以下。该膜厚为0.2μm以上时，能够使从SiC基板延续而来的基底面位错有效地变换为刃状位错。反之，在该膜厚为比1.0μm更厚时，与上述同样，与在结晶生长主工序中生长的碳化硅膜中的掺杂密度值之差大的部位增多，有可能使外延膜的品质下降。
在本发明的外延碳化硅单晶基板的制造方法中，关于生长温度以外的成膜条件即压力条件、材料气体浓度等，可以适用公知的方法中所采用的条件（关于这样的条件，例如可以参照文献：A.Veneronietal.:CrystalResearchTechnology40,No.10-11,972-975(2005)）。另外，关于所使用的碳化硅单晶基板，考虑当前的设备制造的实际情况或台阶流动生长的表现时，优选使用偏离角度为2°以上且6°以下的碳化硅单晶基板。
根据本发明的方法形成的碳化硅膜的膜厚没有特别的限制，但考虑到作为设备特性所要求的耐压、生产性等时，优选为5μm以上且50μm以下。而且，根据本发明，能够有效地变换从SiC基板延续而来的基底面位错，减少在碳化硅膜中所包含的基底面位错，因此能够得到所形成的碳化硅膜的基底面位错密度为20个/cm2以下、优选为10个/cm2以下的外延碳化硅单晶基板。
因此，根据本发明所得到的外延碳化硅单晶基板可以应用于各种的电子设备的制造。其中，从使用SiC来利用于实现低损耗的观点看，适合用于肖特基势垒二极管、PIN二极管、MOS二极管、MOS晶体管等这样的用于控制电力的电力设备的制造。
但是，根据本发明者等所发现的其它见解，确认到在台阶流动生长时，以堆积碳化硅的外延生长条件促进原子台阶的发展，在成膜阶段的中途，大胆地使压力条件或者原料气体的浓度条件中的任一者或者两者脱离碳化硅堆积的条件而设为碳化硅分解、再蒸发的条件，由此能够使形成在平台上的二维核分解。
因此，在本发明的结晶生长主工序中，优选交替反复进行在高压条件下进行的碳化硅膜的外延生长与在低压条件进行的碳化硅膜的外延生长，所述高压条件设定在2.0×104Pa以上且3.0×104Pa以下的范围内，所述低压条件设定在超过0Pa且为1.0×104Pa以下的范围内。通过反复这样的压力条件，在高压条件下，促进由于碳化硅的导入而引起的原子台阶的发展，低压条件下促进二维核的分解、再蒸发，其结果是，能够边除去引起异种同质异晶型（polytype）的混入或台阶积累的二维核，边使高品质的碳化硅膜外延生长。
另外，从同样的观点看，在结晶生长主工序中，优选交替反复进行在高C/Si条件下进行的碳化硅膜的外延生长与在低C/Si条件下进行的碳化硅膜的外延生长，所述高C/Si条件按照材料气体中所包含的碳与硅的原子数目比（C/Si）为1.0以上且1.5以下的范围的方式设定，所述低C/Si条件按照上述原子数目比（C/Si）为0.5以上且小于1.0的范围的方式设定。
这样，在结晶生长主工序中，边反复地改变压力条件或原料气体浓度条件，边进行生长，由此能够消除阻碍台阶流动生长的二维核的问题。而且，只要在本发明的结晶生长副工序中减少基底面位错、在结晶生长主工序中边分解二维核边进行外延生长，则例如即使是偏离角度比2°小的SiC基板，也能够形成极高品质的碳化硅膜。
以下，根据实施例等具体地说明本发明，但是本发明不限于下述实施例的内容。
实施例
（实施例1）
从3英寸（76mm）晶片用的碳化硅单晶晶锭以约400μm的厚度切片，并实施基于粗切削和金刚石磨粒的通常抛光，准备具有4H型同质异晶型且相对于＜0001＞c轴在［11-20］方向具备4°的偏离角度的碳化硅单晶基板（该碳化硅单晶基板为n型，电阻率约为0.02Ω·cm）。在该碳化硅单晶基板（SiC基板）的Si面上，如下所述通过热CVD法使碳化硅膜外延生长。
首先，将上述准备好的SiC基板放入生长炉（常温）中，对生长炉内进行真空排气，然后边将氢气以每分钟150L导入，边将压力调节到1.0×104Pa。然后，如图3所示，边将压力保持恒定边将生长炉内的温度升高到1600℃（T1），使作为材料气体的SiH4以每分钟40cm3的流量流入，并且使C2H4以每分钟22cm3的流量流入，开始外延生长。而且，在该实施例1中，刚开始外延生长之后，将SiH4和C2H4分别维持为上述流量流入，在该状态下，按照如下所示进行温度切换操作。
i）首先，与开始外延生长同时地开始降低生长炉内的温度，经过1分钟的时间将温度降低到1500℃（T0）。
ii）接着，在炉内的温度达到1500℃的时刻，立即开始升高炉内的温度，经过2分钟的时间将温度升高到1700℃（T2）〔T0-T2切换工作〕。
iii）接着，在炉内的温度达到1700℃的时刻，立即开始降低炉内的温度，经过2分钟的时间将温度降低到1500℃（T0）〔T2-T0切换工作〕。
iv）进而，在炉内的温度达到1500℃的时刻，立即开始升高炉内的温度，经过1分钟的时间将温度升高到1600℃（T1）。
接着，维持SiH4和C2H4的流量，以该状态将炉内的温度保持在1600℃，进而进行90分钟的外延生长。然后，停止SiH4、C2H4的导入，以仅流入氢气的状态降低炉内的温度。在温度降低到常温后，停止氢气的导入，对生长炉内进行真空排气，进一步，导入不活泼性气体使生长炉内恢复到大气压，然后取出所得到的外延碳化硅单晶基板。
在该实施例1的碳化硅膜的外延生长中，使伴有温度切换操作的结晶生长副工序与其后的结晶生长主工序配合，形成膜厚为10μm的碳化硅膜，在结晶生长工序整体中碳化硅膜的生长速度为7μm/小时左右。而且，根据计算估计，在结晶生长副工序中生长的碳化硅膜的膜厚为0.5μm左右。
对上述得到的外延碳化硅单晶基板使用熔融KOH蚀刻生长的碳化硅膜，将出现了蚀刻坑的碳化硅膜的表面的光学显微镜照片表示在图4中。
在该图4的照片中，箭头所示A是由螺旋位错引起的蚀刻坑，B是由刃状位错引起的蚀刻坑，C是由基底面位错引起的蚀刻坑。而且，关于通过这样的熔融KOH蚀刻所得到的外延碳化硅单晶基板的碳化硅膜，在晶片面内进行蚀刻坑评价时，基底面位错密度的平均值为15个/cm2，刃状位错密度的平均值为5000～10000个/cm2。
另外，使用由该实施例1的方法得到的外延碳化硅单晶基板的外延膜形成肖特基势垒二极管（直径为2mm）。对于该肖特基势垒二极管，在背面蒸镀Ni，并进行热处理，作为欧姆电极使用。另外，作为表面的肖特基电极，蒸镀有Ni。
对共计100个二极管评价其正向特性时，发现电流升高时的直线性均良好，表现二极管的性能的n值的平均值为1.01，得到几乎理想的特性。
（实施例2）
使用与实施例1同样地准备了的碳化硅单晶基板，对该SiC基板的Si面实施外延生长。开始外延生长为止的准备，与实施例1相同。
在本实施例2中，在刚开始外延生长之后维持SiH4和C2H4的流量，以该状态与实施例1同样地按照i）、ii）、iii）的顺序进行温度切换工作。
而且，在本实施例2中，上述iii）的工作之后，在炉内的温度达到1500℃的时刻，再次继续实施例1中所进行的ii）的工作，使炉内的温度升高到1700℃（T2），进一步进行iii）的工作，最后进行iv）的工作。即，在该实施例2中，以分别包含两次“T0-T2切换工作”和“T2-T0切换工作”的方式进行温度切换操作。
接着，维持SiH4和C2H4的流量，以该状态将炉内的温度保持在1600℃，进而进行90分钟的外延生长，在结晶生长工序结束后，通过与实施例1相同的程序取出外延碳化硅单晶基板。在该实施例2的碳化硅膜的外延生长中，使伴有温度切换操作的结晶生长副工序与其后的结晶生长主工序配合，形成膜厚为10.5μm的碳化硅膜，在结晶生长工序整体中碳化硅膜的生长速度为7μm/小时左右。而且，根据计算估计，在结晶生长副工序中生长的碳化硅膜的膜厚为1μm左右。
对于所得到的外延碳化硅单晶基板，与实施例1同样地进行基于蚀刻坑的位错密度评价时，基底面位错密度的平均值为12个/cm2。另外，使用根据该实施例2的方法得到的外延碳化硅单晶基板的外延膜，与实施例1同样地形成肖特基势垒二极管，对共计100个二极管评价其反向耐压时，二极管的耐压（中央值）为300V。
（实施例3）
从3英寸（76mm）晶片用的碳化硅单晶晶锭以约400μm的厚度切片，并实施基于粗切削和金刚石磨粒的通常抛光，准备具有4H型同质异晶型且相对于＜0001＞c轴在［11-20］方向具备2°的偏离角度的碳化硅单晶基板（该碳化硅单晶基板为n型，电阻率约为0.02Ω·cm）。
除了使用这样的碳化硅单晶基板以外，与实施例1相同地得到外延碳化硅单晶基板。在该实施例3的碳化硅膜的外延生长中，使伴有温度切换操作的结晶生长副工序与其后的结晶生长主工序配合，形成膜厚为10μm的碳化硅膜，在结晶生长工序整体中碳化硅膜的生长速度为7μm/小时左右。而且，根据计算估计，在结晶生长副工序中生长的碳化硅膜的膜厚为0.5μm左右。
对于上述得到的外延碳化硅单晶基板，与实施例1同样地进行基于蚀刻坑的位错密度评价时，基底面位错密度的平均值为10个/cm2。
（实施例4）
从3英寸（76mm）晶片用的碳化硅单晶晶锭以约400μm的厚度切片，并实施基于粗切削和金刚石磨粒的通常抛光，准备了具有4H型同质异晶型且相对于＜0001＞c轴在［11-20］方向具有6°的偏离角度的碳化硅单晶基板（该碳化硅单晶基板为n型，电阻率约为0.02Ω·cm）。
除了使用这样的碳化硅单晶基板以外，与实施例1同样地得到外延碳化硅单晶基板。在该实施例4的碳化硅膜的外延生长中，使伴有温度切换操作的结晶生长副工序与其后的结晶生长主工序配合，形成膜厚为10μm的碳化硅膜，在结晶生长工序整体中碳化硅膜的生长速度为7μm/小时左右。而且，根据计算估计，在结晶生长副工序中生长的碳化硅膜的膜厚为0.5μm左右。
对于上述得到的外延碳化硅单晶基板与实施例1同样地进行基于蚀刻坑的位错密度评价时，基底面位错密度的平均值为20个/cm2。
（实施例5）
使用与实施例1同样地准备了的碳化硅单晶基板，对该SiC基板的Si面实施外延生长。开始外延生长为止的准备与实施例1相同。另外，在刚开始外延生长之后，维持SiH4和C2H4的流量，以该状态按照如下那样进行温度切换操作。
i’）首先，与开始外延生长同时地开始升高生长炉内的温度，经过1分钟的时间将温度升高到1700℃（T2）。
iii）接着，在炉内的温度达到1700℃的时刻，立即开始降低炉内的温度，经过2分钟的时间降低到1500℃（T0）〔T2-T0切换工作〕。
ii）接着，在炉内的温度达到1500℃的时刻，立即开始升高炉内的温度，经过2分钟的时间升高到1700℃（T2）〔T0-T2切换工作〕。
iv’）进而，在炉内的温度达到1700℃的时刻，立即开始降低炉内的温度，经过1分钟的时间降低到1600℃（T1）。
接着，维持SiH4和C2H4的流量，以该状态将炉内的温度保持在1600℃，进而进行90分钟的外延生长，在结晶生长工序结束后，以与实施例1同样的程序取出外延碳化硅单晶基板。
在该实施例5的碳化硅膜的外延生长中，使伴有温度切换操作的结晶生长副工序与其后的结晶生长主工序配合，形成膜厚为10μm的碳化硅膜，在结晶生长工序整体中碳化硅膜的生长速度为7μm/小时左右。而且，根据计算估计，在结晶生长副工序中生长的碳化硅膜的膜厚为0.5μm左右。
对上述得到的外延碳化硅单晶基板，与实施例1同样进行基于蚀刻坑的位错密度评价时，基底面位错密度的平均值为16个/cm2。
（比较例1）
使用与实施例1同样地准备了的碳化硅单晶基板，对该SiC基板的Si面实施外延生长。开始外延生长为止的准备与实施例1相同。
而且，在开始外延生长之后，不改变生长温度即1600℃而维持该温度进行90分钟的外延生长，在结晶生长工序结束后，以与实施例1相同的程序取出外延碳化硅单晶基板。在该比较例1中，形成膜厚为10μm的碳化硅膜，碳化硅膜的生长速度为7μm/小时左右。
对所得到的外延碳化硅单晶基板，与实施例1同样地进行基于蚀刻坑的位错密度评价时，基底面位错密度的平均值为95个/cm2。
另外，与实施例1同样地形成肖特基势垒二极管，对共计100个二极管评价其正向特性时，表现二极管的性能的n值的平均值为1.10，与实施例1相比结果差。进而，对共计100个二极管评价其反向耐压时，二极管的耐压（中央值）为280V，与实施例2相比，结果差。
（比较例2）
使用与实施例1同样地准备了的碳化硅单晶基板，对该SiC基板的Si面实施外延生长。开始外延生长为止的准备，与实施例1相同。另外，在刚开始外延生长之后维持SiH4和C2H4的流量，以该状态与实施例1同样地仅进行温度切换工作中的i），然后接着进行iv）的工作。而且，不改变生长温度即1600℃而维持该温度进行90分钟的外延生长，在结束结晶生长工序后，以与实施例1同样的程序取出外延碳化硅单晶基板。在该比较例1中形成膜厚为10μm的碳化硅膜，碳化硅膜的生长速度为7μm/小时左右。
对所得到的外延碳化硅单晶基板，与实施例1同样地进行基于蚀刻坑的位错密度评价时，基底面位错密度的平均值为90个/cm2，在将温度只降低一次的情况下，基底面位错密度的降低效果是不明显的。
（实施例6～14，比较例3～4）
准备与实施例1同样的但改变了偏离角度的碳化硅单晶基板，对该SiC基板的Si面实施外延生长。开始外延生长为止的准备除了将生长炉内的设定温度T1按照表1～表3所示进行设定之外，与实施例1相同，另外，设定为表1～表3所示的设定温度T0以及T2、并包含各自的温度切换操作，得到实施例6～14以及比较例3～4的外延碳化硅单晶基板。
这里，表1～表3所示的切换工作i、i’、ii、iii、iv以及iv’虽然基于上述说明过的内容，但是此时的各设定温度T0、T1及T2、以及切换所需要的时间分别如表1～表3所示。另外，例如在实施例6中，在开始外延生长20分钟内，维持生长炉内的设定温度T1，进行结晶生长，然后，经过伴有温度切换操作的结晶生长副工序，再次维持生长炉内的设定温度T1，进行70分钟的结晶生长。而且，对于所得到的外延碳化硅单晶基板，分别与实施例1同样地进行基于蚀刻坑的位错密度评价。其结果表示在表1～表3中。
符号说明
1：SiC基板中所含的基底面位错
2：延续到外延膜中的基底面位错
3：刃状位错

Claims (8)

1.一种外延碳化硅单晶基板的制造方法，其特征在于，其是根据化学气相沉积法使碳化硅膜在碳化硅单晶基板上外延生长来进行成膜的外延碳化硅单晶基板的制造方法，
使该碳化硅膜在该基板上外延生长的结晶生长工序中包括伴有温度切换操作的结晶生长副工序，该温度切换操作使生长温度在比占外延生长主要时间的结晶生长主工序的生长温度T1低的设定温度T0与比所述生长温度T1高的设定温度T2之间上下地变化，
所述温度切换操作在1500℃以上且1700℃以下的范围内进行，
在所述结晶生长副工序中生长的碳化硅膜的膜厚为0.2μm以上且1.0μm以下。
2.根据权利要求1所述的外延碳化硅单晶基板的制造方法，其特征在于，所述结晶生长副工序包含在结晶生长工序的前半侧。
3.根据权利要求1或2所述的外延碳化硅单晶基板的制造方法，其特征在于，所述结晶生长副工序包含在刚开始外延生长之后的结晶生长初期阶段。
4.根据权利要求1或2所述的外延碳化硅单晶基板的制造方法，其特征在于，所述温度切换操作包括1次以上将设定温度从T0切换到T2的T0-T2切换工作，而且还包括1次以上将设定温度从T2切换到T0的T2-T0切换工作。
5.根据权利要求1或2所述的外延碳化硅单晶基板的制造方法，其特征在于，所述结晶生长副工序的长度为5分钟以上且10分钟以下。
6.根据权利要求1或2所述的外延碳化硅单晶基板的制造方法，其特征在于，所述碳化硅单晶基板的偏离角度为2°以上且6°以下。
7.根据权利要求1或2所述的外延碳化硅单晶基板的制造方法，其特征在于，在所述结晶生长主工序中，通过将以下两种情况交替反复进行，使碳化硅膜生长，所述两种情况为：将使碳化硅膜生长时的压力设定为2×104Pa以上且3×104Pa以下来进行的情况；将使碳化硅膜生长时的压力设定为超过0Pa且为1×104Pa以下来进行的情况。
8.根据权利要求1或2所述的外延碳化硅单晶基板的制造方法，其特征在于，在所述结晶生长主工序中，通过将以下两种情况交替反复进行，使碳化硅膜生长，所述两种情况为：将使碳化硅膜生长时的材料气体中所包含的碳与硅的原子数目比即C/Si设定为1.0以上且1.5以下来进行的情况；将使碳化硅膜生长时的材料气体中所包含的碳与硅的原子数目比即C/Si设定为0.5以上且小于1.0来进行的情况。
CN201180016856.2A 2010-04-07 2011-04-07 外延碳化硅单晶基板的制造方法及根据该方法得到的外延碳化硅单晶基板 Active CN102822396B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-088911 2010-04-07
JP2010088911A JP4850960B2 (ja) 2010-04-07 2010-04-07 エピタキシャル炭化珪素単結晶基板の製造方法
PCT/JP2011/059221 WO2011126145A1 (ja) 2010-04-07 2011-04-07 エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板

Publications (2)

Publication Number Publication Date
CN102822396A CN102822396A (zh) 2012-12-12
CN102822396B true CN102822396B (zh) 2016-06-01

Family

ID=44763077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180016856.2A Active CN102822396B (zh) 2010-04-07 2011-04-07 外延碳化硅单晶基板的制造方法及根据该方法得到的外延碳化硅单晶基板

Country Status (6)

Country Link
US (1) US9691607B2 (zh)
EP (1) EP2557205B1 (zh)
JP (1) JP4850960B2 (zh)
KR (1) KR101410436B1 (zh)
CN (1) CN102822396B (zh)
WO (1) WO2011126145A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5888774B2 (ja) * 2011-11-18 2016-03-22 一般財団法人電力中央研究所 炭化珪素ウェハの製造方法
KR20130076365A (ko) * 2011-12-28 2013-07-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
JP5786759B2 (ja) * 2012-02-21 2015-09-30 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハの製造方法
WO2013150587A1 (ja) * 2012-04-02 2013-10-10 株式会社エコトロン 単結晶ＳｉＣエピタキシャル基板の製造方法および単結晶ＳｉＣエピタキシャル基板
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) * 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6150075B2 (ja) * 2014-05-01 2017-06-21 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR101947926B1 (ko) * 2014-07-16 2019-02-13 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 웨이퍼의 제조 방법
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN110747507B (zh) 2014-08-01 2021-03-19 住友电气工业株式会社 外延晶片
WO2016031439A1 (ja) * 2014-08-29 2016-03-03 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112015004099T5 (de) * 2014-09-08 2017-06-14 Sumitomo Electric Industries Ltd. Siliziumkarbid-Einkristallsubstrat und Verfahren zum Herstellen von selbigem
EP3222759A4 (en) * 2014-11-18 2018-05-30 Kwansei Gakuin Educational Foundation Surface treatment method for sic substrate
WO2017047536A1 (ja) * 2015-09-14 2017-03-23 新日鐵住金株式会社 ＳｉＣ単結晶の製造装置、ＳｉＣ単結晶の製造方法及びＳｉＣ単結晶材
WO2017061154A1 (ja) * 2015-10-07 2017-04-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法
DE112017002586B4 (de) 2016-05-20 2021-04-22 Mitsubishi Electric Corporation Siliciumcarbid epitaxial-substrat und siliciumcarbid halbleiterbauteil
JP6299827B2 (ja) * 2016-09-07 2018-03-28 住友電気工業株式会社 半導体基板
KR102051668B1 (ko) * 2016-12-20 2019-12-04 주식회사 티씨케이 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
WO2018123148A1 (ja) * 2016-12-27 2018-07-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6762484B2 (ja) 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6832240B2 (ja) 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP7302716B2 (ja) * 2017-06-28 2023-07-04 株式会社レゾナック ＳｉＣエピタキシャルウェハ及びその製造方法
JP7133910B2 (ja) 2017-06-28 2022-09-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP7239432B2 (ja) * 2019-09-27 2023-03-14 東海カーボン株式会社 多結晶ＳｉＣ成形体の製造方法
WO2022205480A1 (zh) * 2021-04-02 2022-10-06 眉山博雅新材料有限公司 一种组合晶体制备方法和系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd ＳｉＣ結晶成長方法およびＳｉＣ半導体装置
JP2003212694A (ja) * 2002-01-28 2003-07-30 Toshiba Ceramics Co Ltd 電子素子基板上へのＳｉＣ又はＧａＮ単結晶の成長方法
CN1444254A (zh) * 2002-02-27 2003-09-24 索尼公司 氮化物半导体，半导体器件及其制造方法
CN101009339A (zh) * 2006-01-24 2007-08-01 新世纪光电股份有限公司 氮化镓系半导体的成长方法
CN101336314A (zh) * 2005-12-15 2008-12-31 卢米洛格股份有限公司 低位错密度GaN的生长工艺
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277726B2 (ja) 1994-10-18 2002-04-22 ソニー株式会社 ２段階エピタキシャル成長方法
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP4946202B2 (ja) 2006-06-26 2012-06-06 日立金属株式会社 炭化珪素半導体エピタキシャル基板の製造方法。
JP4937685B2 (ja) 2006-09-21 2012-05-23 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4842094B2 (ja) 2006-11-02 2011-12-21 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4833798B2 (ja) * 2006-11-02 2011-12-07 新日本製鐵株式会社 ＳｉＣ単結晶の製造方法
JP2008311541A (ja) 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
WO2009048997A1 (en) * 2007-10-12 2009-04-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Producing epitaxial layers with low basal plane dislocation concentrations
DE102008060372B4 (de) * 2008-09-05 2015-11-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Siliziumkarbid-Epitaxieschicht und eines Siliziumkarbid-Bauelementes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd ＳｉＣ結晶成長方法およびＳｉＣ半導体装置
JP2003212694A (ja) * 2002-01-28 2003-07-30 Toshiba Ceramics Co Ltd 電子素子基板上へのＳｉＣ又はＧａＮ単結晶の成長方法
CN1444254A (zh) * 2002-02-27 2003-09-24 索尼公司 氮化物半导体，半导体器件及其制造方法
CN101336314A (zh) * 2005-12-15 2008-12-31 卢米洛格股份有限公司 低位错密度GaN的生长工艺
CN101009339A (zh) * 2006-01-24 2007-08-01 新世纪光电股份有限公司 氮化镓系半导体的成长方法
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法

Also Published As

Publication number Publication date
JP4850960B2 (ja) 2012-01-11
WO2011126145A1 (ja) 2011-10-13
US20130029158A1 (en) 2013-01-31
EP2557205A1 (en) 2013-02-13
CN102822396A (zh) 2012-12-12
US9691607B2 (en) 2017-06-27
KR20120125315A (ko) 2012-11-14
EP2557205B1 (en) 2019-06-05
JP2011219299A (ja) 2011-11-04
EP2557205A4 (en) 2015-03-25
KR101410436B1 (ko) 2014-06-20

Similar Documents

Publication Publication Date Title
CN102822396B (zh) 外延碳化硅单晶基板的制造方法及根据该方法得到的外延碳化硅单晶基板
Kimoto Bulk and epitaxial growth of silicon carbide
US9777403B2 (en) Single-crystal silicon carbide and single-crystal silicon carbide wafer
EP2192211B1 (en) Stable Power Devices on Low-Angle Off-Cut Silicon Carbide Crystals
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
JP4719314B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
EP2570522B1 (en) Epitaxial silicon carbide single-crystal substrate and method for producing the same
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
CN103620095A (zh) 碳化硅单晶基板及其制造方法
JPWO2017018533A1 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP4879686B2 (ja) 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット、及び炭化珪素単結晶基板
JP4442366B2 (ja) エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP4690906B2 (ja) 炭化珪素単結晶育成用種結晶及びその製造方法並びに炭化珪素単結晶の製造方法
JP2010053035A (ja) 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
JP5370025B2 (ja) 炭化珪素単結晶インゴット
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
JP6628581B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JPH08153687A (ja) 縦型素子用炭化珪素エピタキシャル基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NIPPON STEEL + SUMITOMO METAL CORPORATION

Free format text: FORMER OWNER: SHIN NIPPON STEEL LTD.

Effective date: 20130329

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130329

Address after: Tokyo, Japan

Applicant after: NIPPON STEEL & SUMITOMO METAL Corp.

Address before: Tokyo, Japan

Applicant before: NIPPON STEEL Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180518

Address after: Tokyo, Japan

Patentee after: SHOWA DENKO Kabushiki Kaisha

Address before: Tokyo, Japan

Patentee before: NIPPON STEEL & SUMITOMO METAL Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230718

Address after: Tokyo

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo

Patentee before: SHOWA DENKO Kabushiki Kaisha