JPH08153687A - 縦型素子用炭化珪素エピタキシャル基板およびその製造方法 - Google Patents
縦型素子用炭化珪素エピタキシャル基板およびその製造方法Info
- Publication number
- JPH08153687A JPH08153687A JP6319086A JP31908694A JPH08153687A JP H08153687 A JPH08153687 A JP H08153687A JP 6319086 A JP6319086 A JP 6319086A JP 31908694 A JP31908694 A JP 31908694A JP H08153687 A JPH08153687 A JP H08153687A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- layer
- sic
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＳｉＣエピタキシャル膜とＳｉ基板との界面
の結晶性を改善した縦型素子用ＳｉＣエピタキシャル基
板を得る。その界面部分のキャリア濃度を制御可能なエ
ピタキシャル基板を得る。また、その製造方法を得る。 【構成】 Ｓｉ基板上に高濃度ＳｉＣ層をエピタキシャ
ル成長させる場合、ＣＶＤ炉にてキャリアガス、原料ガ
スに加えてドーパントガスを流して行う。さらに、これ
に連続して低濃度ＳｉＣ層を形成する場合は、このドー
パントガスの供給のみを減らす。または、その供給を停
止し、原料ガスとキャリアガスの供給は続ける。界面部
分を構成する一定幅の高濃度ＳｉＣ層は、熱膨張歪を吸
収し、結晶性の改善された領域を素子形成層とすること
ができる。高濃度ＳｉＣ層のドーパント濃度を規定して
キャリア濃度を制御可能とし、縦型素子におけるオン抵
抗を低減可能とする。
の結晶性を改善した縦型素子用ＳｉＣエピタキシャル基
板を得る。その界面部分のキャリア濃度を制御可能なエ
ピタキシャル基板を得る。また、その製造方法を得る。 【構成】 Ｓｉ基板上に高濃度ＳｉＣ層をエピタキシャ
ル成長させる場合、ＣＶＤ炉にてキャリアガス、原料ガ
スに加えてドーパントガスを流して行う。さらに、これ
に連続して低濃度ＳｉＣ層を形成する場合は、このドー
パントガスの供給のみを減らす。または、その供給を停
止し、原料ガスとキャリアガスの供給は続ける。界面部
分を構成する一定幅の高濃度ＳｉＣ層は、熱膨張歪を吸
収し、結晶性の改善された領域を素子形成層とすること
ができる。高濃度ＳｉＣ層のドーパント濃度を規定して
キャリア濃度を制御可能とし、縦型素子におけるオン抵
抗を低減可能とする。
Description
【０００１】
【産業上の利用分野】この発明は、シリコン基板の表面
に炭化珪素（ＳｉＣ）をエピタキシャル成長させ、縦型
素子に適用される縦型素子用炭化珪素エピタキシャル基
板およびその製造方法に関する。
に炭化珪素（ＳｉＣ）をエピタキシャル成長させ、縦型
素子に適用される縦型素子用炭化珪素エピタキシャル基
板およびその製造方法に関する。
【０００２】
【従来の技術】従来より、バルクＳｉＣの上にＳｉＣを
エピタキシャル成長させたエピタキシャルＳｉＣ／Ｓｉ
Ｃ基板が知られている。このＳｉＣ／ＳｉＣ基板に縦型
素子を形成すると、バルクＳｉＣ部分のオン抵抗が高い
という問題があった。そこで、バルクＳｉ（単結晶シリ
コン基板）の表面にＳｉＣ（３Ｃ−ＳｉＣ）をエピタキ
シャル成長させることも考えられる。これは、Ｓｉ基板
はＳｉＣ基板に比較して低抵抗化が容易であるからであ
る。
エピタキシャル成長させたエピタキシャルＳｉＣ／Ｓｉ
Ｃ基板が知られている。このＳｉＣ／ＳｉＣ基板に縦型
素子を形成すると、バルクＳｉＣ部分のオン抵抗が高い
という問題があった。そこで、バルクＳｉ（単結晶シリ
コン基板）の表面にＳｉＣ（３Ｃ−ＳｉＣ）をエピタキ
シャル成長させることも考えられる。これは、Ｓｉ基板
はＳｉＣ基板に比較して低抵抗化が容易であるからであ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな縦型素子用の炭化珪素エピタキシャル／Ｓｉ基板に
あっては、以下の課題を有していた。ＳｉＣ／Ｓｉ基板
ではヘテロエピタキシャル成長によるため、そのＳｉＣ
エピタキシャル層とバルクＳｉとの界面の結晶性が良く
ない。例えばＳｉＣエピタキシャル層にあって界面から
２〜２．５μｍの厚み部分の結晶性が特に低下してお
り、そのキャリア濃度が徐々に低下していた。すなわ
ち、この界面部分のキャリア濃度を制御することが困難
であるという課題があった。
うな縦型素子用の炭化珪素エピタキシャル／Ｓｉ基板に
あっては、以下の課題を有していた。ＳｉＣ／Ｓｉ基板
ではヘテロエピタキシャル成長によるため、そのＳｉＣ
エピタキシャル層とバルクＳｉとの界面の結晶性が良く
ない。例えばＳｉＣエピタキシャル層にあって界面から
２〜２．５μｍの厚み部分の結晶性が特に低下してお
り、そのキャリア濃度が徐々に低下していた。すなわ
ち、この界面部分のキャリア濃度を制御することが困難
であるという課題があった。
【０００４】ここで、発明者は、鋭意研究の結果、Ｓｉ
ＣをＳｉ上にヘテロエピタキシャル成長させると、Ｓｉ
直上から２．０〜２．５μｍの厚さ部分のＳｉＣには、
高密度の転位（ｄｉｓｌｏｃａｔｉｏｎｓ）が存在する
こと、また、この原因は、ＳｉＣとＳｉとの格子常数の
違いと、それらの熱膨張係数の相違から、ＳｉＣの成長
後に発生する歪をＳｉＣ／Ｓｉ界面付近で吸収するため
と考えられることを知見した。また、ＳｉＣを１０μｍ
程度の厚みに積むと、大幅に転位密度が低減することが
わかった。このように熱膨張係数の影響が大きいのは、
ＳｉＣの成膜温度が１３００〜１４００℃と高温だから
であると考えられる。そこで、発明者は、この界面の転
位発生部分である中間層に、それより上層（エピタキシ
ャル層）部分に比較して、不純物を高濃度に導入してこ
の中間層をキャリア濃度の高い高濃度ＳｉＣ層とするこ
とにより、オン抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）を
低減可能であることを知見した。
ＣをＳｉ上にヘテロエピタキシャル成長させると、Ｓｉ
直上から２．０〜２．５μｍの厚さ部分のＳｉＣには、
高密度の転位（ｄｉｓｌｏｃａｔｉｏｎｓ）が存在する
こと、また、この原因は、ＳｉＣとＳｉとの格子常数の
違いと、それらの熱膨張係数の相違から、ＳｉＣの成長
後に発生する歪をＳｉＣ／Ｓｉ界面付近で吸収するため
と考えられることを知見した。また、ＳｉＣを１０μｍ
程度の厚みに積むと、大幅に転位密度が低減することが
わかった。このように熱膨張係数の影響が大きいのは、
ＳｉＣの成膜温度が１３００〜１４００℃と高温だから
であると考えられる。そこで、発明者は、この界面の転
位発生部分である中間層に、それより上層（エピタキシ
ャル層）部分に比較して、不純物を高濃度に導入してこ
の中間層をキャリア濃度の高い高濃度ＳｉＣ層とするこ
とにより、オン抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）を
低減可能であることを知見した。
【０００５】そこで、この出願の発明は、界面部分であ
る中間層を所望キャリア濃度に制御可能な縦型素子用炭
化珪素エピタキシャル基板を提供することを、その目的
としている。また、中間層におけるオン抵抗を低減可能
な縦型素子用炭化珪素エピタキシャル基板を提供するこ
とを、その目的としている。さらに、このようにキャリ
ア濃度を制御した縦型素子用炭化珪素エピタキシャル基
板の製造方法を提供することを、その目的としている。
る中間層を所望キャリア濃度に制御可能な縦型素子用炭
化珪素エピタキシャル基板を提供することを、その目的
としている。また、中間層におけるオン抵抗を低減可能
な縦型素子用炭化珪素エピタキシャル基板を提供するこ
とを、その目的としている。さらに、このようにキャリ
ア濃度を制御した縦型素子用炭化珪素エピタキシャル基
板の製造方法を提供することを、その目的としている。
【０００６】
【課題を解決するための手段】請求項１に記載した発明
は、第１の導電型を形成する不純物を高濃度に含むシリ
コン基板部と、このシリコン基板部の表面にエピタキシ
ャル成長し、第１の導電型を形成する不純物を高濃度に
含む高濃度ＳｉＣ層と、この高濃度ＳｉＣ層の表面にエ
ピタキシャル成長し、第１の導電型を形成する不純物を
低濃度に含む低濃度ＳｉＣ層とを備えた縦型素子用炭化
珪素エピタキシャル基板である。この低濃度ＳｉＣ層
は、素子の動作の中枢となる部分を形成する、素子形成
層となる。この低濃度ＳｉＣ層は、高濃度ＳｉＣ層より
も低い濃度の不純物を含むもので、形成する素子の種類
等に応じてその濃度は設定される。
は、第１の導電型を形成する不純物を高濃度に含むシリ
コン基板部と、このシリコン基板部の表面にエピタキシ
ャル成長し、第１の導電型を形成する不純物を高濃度に
含む高濃度ＳｉＣ層と、この高濃度ＳｉＣ層の表面にエ
ピタキシャル成長し、第１の導電型を形成する不純物を
低濃度に含む低濃度ＳｉＣ層とを備えた縦型素子用炭化
珪素エピタキシャル基板である。この低濃度ＳｉＣ層
は、素子の動作の中枢となる部分を形成する、素子形成
層となる。この低濃度ＳｉＣ層は、高濃度ＳｉＣ層より
も低い濃度の不純物を含むもので、形成する素子の種類
等に応じてその濃度は設定される。
【０００７】請求項２に記載した発明は、上記高濃度Ｓ
ｉＣ層は１００ｎｍ〜１０μｍの厚さを有する請求項１
に記載の縦型素子用炭化珪素エピタキシャル基板であ
る。
ｉＣ層は１００ｎｍ〜１０μｍの厚さを有する請求項１
に記載の縦型素子用炭化珪素エピタキシャル基板であ
る。
【０００８】請求項３に記載した発明は、上記高濃度Ｓ
ｉＣ層のキャリア濃度は５×１０15／ｃｍ3以上である
請求項１または請求項２に記載の縦型素子用炭化珪素エ
ピタキシャル基板である。
ｉＣ層のキャリア濃度は５×１０15／ｃｍ3以上である
請求項１または請求項２に記載の縦型素子用炭化珪素エ
ピタキシャル基板である。
【０００９】請求項４の発明は、上記高濃度ＳｉＣ層に
導入する不純物濃度は５×１０16／ｃｍ3以上である請
求項１または請求項２に記載の縦型素子用炭化珪素エピ
タキシャル基板である。
導入する不純物濃度は５×１０16／ｃｍ3以上である請
求項１または請求項２に記載の縦型素子用炭化珪素エピ
タキシャル基板である。
【００１０】請求項５に記載した発明は、第１の導電型
を形成する不純物を高濃度に含むシリコン基板部の表面
に、第１の導電型を形成する不純物を高濃度に含む高濃
度ＳｉＣ層をエピタキシャル成長させ、その後、この第
１の導電型を形成する不純物を低濃度に含む低濃度Ｓｉ
Ｃ層をエピタキシャル成長させた縦型素子用炭化珪素エ
ピタキシャル基板の製造方法である。
を形成する不純物を高濃度に含むシリコン基板部の表面
に、第１の導電型を形成する不純物を高濃度に含む高濃
度ＳｉＣ層をエピタキシャル成長させ、その後、この第
１の導電型を形成する不純物を低濃度に含む低濃度Ｓｉ
Ｃ層をエピタキシャル成長させた縦型素子用炭化珪素エ
ピタキシャル基板の製造方法である。
【００１１】
【作用】請求項１〜４に記載した縦型素子用炭化珪素エ
ピタキシャル基板では、この基板に縦型素子を形成した
場合の電極間のオン抵抗を小さくすることができる。特
に、中間層のキャリア濃度を高く制御することができ、
この部分の抵抗を低減することができる。
ピタキシャル基板では、この基板に縦型素子を形成した
場合の電極間のオン抵抗を小さくすることができる。特
に、中間層のキャリア濃度を高く制御することができ、
この部分の抵抗を低減することができる。
【００１２】Ｓｉ上へのＳｉＣのヘテロエピタキシャル
成長は、実施例にて後述するが、次の２ステップにて行
われる。すなわち、Ｓｉの炭化工程（ステップ１）と、
ＳｉＣの成長工程（ステップ２）と、である。ステップ
１においては、Ｓｉウェーハを加熱し、このＳｉウェー
ハ上にカーボンソースガスを供給して表面に薄いＳｉＣ
を形成する。ステップ２においては、ステップ１を経た
ウェーハを成長温度に保ち、その上に、カーボンソース
ガスとシリコンソースガスの両方を供給し、ＳｉＣ膜を
厚く形成する。この場合、ドーパントガスを供給するこ
とができるのは、ステップ２においてである。ステップ
１においてドーパントガスをもし供給すると、結晶性の
低下を引き起こし、場合によると多結晶化する。ステッ
プ１において結晶化されるＳｉＣは、膜になるとは限ら
ず、条件によっては島状に成長し、部分的に下地のＳｉ
が露出する部分も存在する場合もある。このステップ１
で形成されるＳｉＣの膜厚はおよそ４０ｎｍ程度以下が
適当である。
成長は、実施例にて後述するが、次の２ステップにて行
われる。すなわち、Ｓｉの炭化工程（ステップ１）と、
ＳｉＣの成長工程（ステップ２）と、である。ステップ
１においては、Ｓｉウェーハを加熱し、このＳｉウェー
ハ上にカーボンソースガスを供給して表面に薄いＳｉＣ
を形成する。ステップ２においては、ステップ１を経た
ウェーハを成長温度に保ち、その上に、カーボンソース
ガスとシリコンソースガスの両方を供給し、ＳｉＣ膜を
厚く形成する。この場合、ドーパントガスを供給するこ
とができるのは、ステップ２においてである。ステップ
１においてドーパントガスをもし供給すると、結晶性の
低下を引き起こし、場合によると多結晶化する。ステッ
プ１において結晶化されるＳｉＣは、膜になるとは限ら
ず、条件によっては島状に成長し、部分的に下地のＳｉ
が露出する部分も存在する場合もある。このステップ１
で形成されるＳｉＣの膜厚はおよそ４０ｎｍ程度以下が
適当である。
【００１３】ステップ２の後では、ステップ１で得られ
た炭化ＳｉＣ層と、ステップ２で得られるＳｉＣ膜と
は、その区別がつかない。しかし、上記中間層である高
濃度ＳｉＣ層を１００ｎｍ以上とすることにより、この
ステップ１での炭化層とは明確に区別することができ
る。
た炭化ＳｉＣ層と、ステップ２で得られるＳｉＣ膜と
は、その区別がつかない。しかし、上記中間層である高
濃度ＳｉＣ層を１００ｎｍ以上とすることにより、この
ステップ１での炭化層とは明確に区別することができ
る。
【００１４】また、高濃度ＳｉＣ層の濃度設定は以下の
通りである。すなわち、高濃度ＳｉＣ層がそのキャリア
濃度で５×１０15／ｃｍ3以上であることが必要と考え
られる。これは、その導電型を形成する不純物（ドーパ
ント）の濃度で、特に窒素（Ｎ）では５×１０16／ｃｍ
3（キャリア濃度の１０倍）以上である必要がある。そ
の理由は、オン抵抗の低減のためにはキャリア濃度は高
ければ高いほど良いが、現状におけるノンドープのＳｉ
Ｃ膜のキャリアは、ｎ型、キャリア濃度で３×１０15／
ｃｍ3程度の低いものが得られている。そのため、ｎ型
不純物をドープしたものは、このノンドープのＳｉＣ膜
より必ずオン抵抗を減少させる方に寄与することができ
る。また、この中間層（高濃度ＳｉＣ層）は素子形成層
（低濃度ＳｉＣ層）よりも必ず高キャリア濃度とする。
素子形成層のキャリア濃度は、必要とされる素子の耐圧
により異なるから、中間層はこの素子形成層のキャリア
濃度よりも高くしている。
通りである。すなわち、高濃度ＳｉＣ層がそのキャリア
濃度で５×１０15／ｃｍ3以上であることが必要と考え
られる。これは、その導電型を形成する不純物（ドーパ
ント）の濃度で、特に窒素（Ｎ）では５×１０16／ｃｍ
3（キャリア濃度の１０倍）以上である必要がある。そ
の理由は、オン抵抗の低減のためにはキャリア濃度は高
ければ高いほど良いが、現状におけるノンドープのＳｉ
Ｃ膜のキャリアは、ｎ型、キャリア濃度で３×１０15／
ｃｍ3程度の低いものが得られている。そのため、ｎ型
不純物をドープしたものは、このノンドープのＳｉＣ膜
より必ずオン抵抗を減少させる方に寄与することができ
る。また、この中間層（高濃度ＳｉＣ層）は素子形成層
（低濃度ＳｉＣ層）よりも必ず高キャリア濃度とする。
素子形成層のキャリア濃度は、必要とされる素子の耐圧
により異なるから、中間層はこの素子形成層のキャリア
濃度よりも高くしている。
【００１５】
【実施例】以下、この発明の実施例を図面を参照して説
明する。図１〜図３はこの発明の一実施例に係る縦型素
子用ＳｉＣエピタキシャル基板の概略構造およびその製
造工程を説明するための図である。
明する。図１〜図３はこの発明の一実施例に係る縦型素
子用ＳｉＣエピタキシャル基板の概略構造およびその製
造工程を説明するための図である。
【００１６】図１はこの縦型素子用のＳｉＣエピタキシ
ャル基板の概略構造を断面図で示している。この図に示
すように、ＳｉＣエピタキシャル基板２１は、高濃度に
不純物をドープしてなるＳｉ基板２２の上に高濃度にＮ
（窒素）等のｎ型ドーパントをドープした中間層２３を
所定の厚さにエピタキシャル成長させ、さらに、その上
に中間層２３よりは低濃度にｎ型ドーパントをドープし
た素子形成層２４をエピタキシャル成長させたものであ
る。なお、縦型素子としては縦型ＭＯＳＦＥＴ，バイポ
ーラトランジスタ等がある。
ャル基板の概略構造を断面図で示している。この図に示
すように、ＳｉＣエピタキシャル基板２１は、高濃度に
不純物をドープしてなるＳｉ基板２２の上に高濃度にＮ
（窒素）等のｎ型ドーパントをドープした中間層２３を
所定の厚さにエピタキシャル成長させ、さらに、その上
に中間層２３よりは低濃度にｎ型ドーパントをドープし
た素子形成層２４をエピタキシャル成長させたものであ
る。なお、縦型素子としては縦型ＭＯＳＦＥＴ，バイポ
ーラトランジスタ等がある。
【００１７】この縦型素子用ＳｉＣエピタキシャル基板
は、上述した２ステップでのＣＶＤ法によって形成す
る。Ｓｉ基板上へのＳｉＣ膜のエピ成長については、概
略については以下の通りである。まず、結晶成長は、常
圧の水冷式石英反応管内にて行う。Ｓｉ基板をＨＦ液で
エッチングした後、純水で洗浄し、これをＳｉＣコート
したグラファイト製のサセプタ上に置く。次に、反応系
を真空に引き、系内に水素ガスを充填する。そして、Ｓ
ｉ基板の加熱は、高周波誘導加熱によりおこなう。図２
のタイミングチャートに示すように、所定のガスを使用
して所定温度に加熱してエピタキシャル成長を行う。
は、上述した２ステップでのＣＶＤ法によって形成す
る。Ｓｉ基板上へのＳｉＣ膜のエピ成長については、概
略については以下の通りである。まず、結晶成長は、常
圧の水冷式石英反応管内にて行う。Ｓｉ基板をＨＦ液で
エッチングした後、純水で洗浄し、これをＳｉＣコート
したグラファイト製のサセプタ上に置く。次に、反応系
を真空に引き、系内に水素ガスを充填する。そして、Ｓ
ｉ基板の加熱は、高周波誘導加熱によりおこなう。図２
のタイミングチャートに示すように、所定のガスを使用
して所定温度に加熱してエピタキシャル成長を行う。
【００１８】まず、（１）工程では、炉内にキャリアガ
スである水素３ＳＬＭにＨＣｌガスを２０ｓｃｃｍ流し
ながら、１２００℃で５分間Ｓｉ基板をエッチングす
る。その後、ＨＣｌガスを追い出しながら、５００℃以
下になるまで冷却する。
スである水素３ＳＬＭにＨＣｌガスを２０ｓｃｃｍ流し
ながら、１２００℃で５分間Ｓｉ基板をエッチングす
る。その後、ＨＣｌガスを追い出しながら、５００℃以
下になるまで冷却する。
【００１９】次に、（２）工程では、キャリアガスとし
ての同じく水素３ＳＬＭとプロパンＣ3Ｈ8とを１．５ｓ
ｃｃｍ流しながら、５００℃程度から１３６０℃まで約
１分間かけて昇温する。そして、１３６０℃で安定する
まで１分間保つ。
ての同じく水素３ＳＬＭとプロパンＣ3Ｈ8とを１．５ｓ
ｃｃｍ流しながら、５００℃程度から１３６０℃まで約
１分間かけて昇温する。そして、１３６０℃で安定する
まで１分間保つ。
【００２０】次に、（３）工程では、キャリアガスであ
る水素３ＳＬＭ、モノシランＳｉＨ4０．３ｓｃｃｍ、
プロパンＣ3Ｈ8０．２５ｓｃｃｍ、窒素Ｎ2０．３ｓｃ
ｃｍを流して、エピタキシャル成長を開始する（ｎ+高
濃度ＳｉＣ層成長＝ステップ２）。成長速度は、約１．
２μｍ／ｈである。この層の成長を３時間とすることに
より、室温でのキャリア濃度１０19／ｃｍ3弱、厚さ約
３．６μｍのｎ+層がＳｉ基板上に形成される。
る水素３ＳＬＭ、モノシランＳｉＨ4０．３ｓｃｃｍ、
プロパンＣ3Ｈ8０．２５ｓｃｃｍ、窒素Ｎ2０．３ｓｃ
ｃｍを流して、エピタキシャル成長を開始する（ｎ+高
濃度ＳｉＣ層成長＝ステップ２）。成長速度は、約１．
２μｍ／ｈである。この層の成長を３時間とすることに
より、室温でのキャリア濃度１０19／ｃｍ3弱、厚さ約
３．６μｍのｎ+層がＳｉ基板上に形成される。
【００２１】そして、（４）工程では、供給していた窒
素ガスを切り、続けてさらに９時間成長することによ
り、室温でのキャリア濃度１×１０16／ｃｍ3程度、厚
さ約１０μｍのｎ-低濃度ＳｉＣ層（素子形成層）をｎ+
層上に形成することができる（ステップ２’）。このよ
うにして、Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ（耐
圧）が１０００Ｖ弱のパワーＭＯＳＦＥＴ用のエピタキ
シャル基板を形成することができる。
素ガスを切り、続けてさらに９時間成長することによ
り、室温でのキャリア濃度１×１０16／ｃｍ3程度、厚
さ約１０μｍのｎ-低濃度ＳｉＣ層（素子形成層）をｎ+
層上に形成することができる（ステップ２’）。このよ
うにして、Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ（耐
圧）が１０００Ｖ弱のパワーＭＯＳＦＥＴ用のエピタキ
シャル基板を形成することができる。
【００２２】このようにして形成したエピタキシャル基
板の窒素のＳＩＭＳ分析を行ったものが図３である（濃
度を示す縦軸は対数目盛りで表示してある）。図３に示
すように、エピタキシャル基板表面から約１０μｍの深
さまでと、これから１３μｍまでの深さまでとでは、そ
のＮ濃度が完全に異なっていることがわかる。このよう
に、低濃度ＳｉＣ層／高濃度ＳｉＣ層の２層構造のＳｉ
Ｃエピタキシャル基板を形成することができる。
板の窒素のＳＩＭＳ分析を行ったものが図３である（濃
度を示す縦軸は対数目盛りで表示してある）。図３に示
すように、エピタキシャル基板表面から約１０μｍの深
さまでと、これから１３μｍまでの深さまでとでは、そ
のＮ濃度が完全に異なっていることがわかる。このよう
に、低濃度ＳｉＣ層／高濃度ＳｉＣ層の２層構造のＳｉ
Ｃエピタキシャル基板を形成することができる。
【００２３】この２層の導電型は、様々な素子タイプへ
の応用が考えられるので、ｎ型、ｐ型の両方が考えられ
る。ｐ型層の形成は、不純物としてＡｌ（アルミニウ
ム）を、たとえばＴＭＡ（トリメチルアルミニウム）、
ＴＥＡ（トリエチルアルミニウム）等のガスを反応管に
導入することにより得られる。なお、濃度によっては１
層目の不純物が、２層目に大きく尾を引くことも考えら
れる。この場合はＳｉＣの成膜を、ＬＰＣＶＤによる
か、または、再成長する方法を用いるとよい。後者は、
１回目のｎ+層の形成後、ＣＶＤ炉にてＨＣｌガスを１
２００℃で５分間供給し、このガスをパージしてから１
３６０℃で（ＳｉＨ4＋Ｃ3Ｈ8）ガスを９時間供給する
ものである。図２で示す（３）工程後（１３６０℃での
ＳｉＨ4＋Ｃ3Ｈ8＋Ｎ2の供給後）、（１）工程、（４）
工程を繰り返すのである。
の応用が考えられるので、ｎ型、ｐ型の両方が考えられ
る。ｐ型層の形成は、不純物としてＡｌ（アルミニウ
ム）を、たとえばＴＭＡ（トリメチルアルミニウム）、
ＴＥＡ（トリエチルアルミニウム）等のガスを反応管に
導入することにより得られる。なお、濃度によっては１
層目の不純物が、２層目に大きく尾を引くことも考えら
れる。この場合はＳｉＣの成膜を、ＬＰＣＶＤによる
か、または、再成長する方法を用いるとよい。後者は、
１回目のｎ+層の形成後、ＣＶＤ炉にてＨＣｌガスを１
２００℃で５分間供給し、このガスをパージしてから１
３６０℃で（ＳｉＨ4＋Ｃ3Ｈ8）ガスを９時間供給する
ものである。図２で示す（３）工程後（１３６０℃での
ＳｉＨ4＋Ｃ3Ｈ8＋Ｎ2の供給後）、（１）工程、（４）
工程を繰り返すのである。
【００２４】
【発明の効果】この発明によれば、縦型素子に最適なＳ
ｉＣエピタキシャル基板を得ることができる。特に、Ｓ
ｉ基板とＳｉＣ層との界面部分を所望キャリア濃度に制
御可能な縦型素子用炭化珪素エピタキシャル基板を提供
することができる。また、その界面部分におけるオン抵
抗を低減可能としている。また、界面部分を構成する高
濃度ＳｉＣ層の厚さを一定値とすることにより、この層
において熱膨張歪を吸収し、結晶性の改善された領域を
素子形成層とすることができる。さらに、高濃度ＳｉＣ
層のドーパント濃度を規定してキャリア濃度を制御可能
とし、縦型素子におけるオン抵抗を低減可能とするもの
である。
ｉＣエピタキシャル基板を得ることができる。特に、Ｓ
ｉ基板とＳｉＣ層との界面部分を所望キャリア濃度に制
御可能な縦型素子用炭化珪素エピタキシャル基板を提供
することができる。また、その界面部分におけるオン抵
抗を低減可能としている。また、界面部分を構成する高
濃度ＳｉＣ層の厚さを一定値とすることにより、この層
において熱膨張歪を吸収し、結晶性の改善された領域を
素子形成層とすることができる。さらに、高濃度ＳｉＣ
層のドーパント濃度を規定してキャリア濃度を制御可能
とし、縦型素子におけるオン抵抗を低減可能とするもの
である。
【図１】この発明の一実施例に係る縦型素子用ＳｉＣエ
ピタキシャル基板の構造を示す断面図である。
ピタキシャル基板の構造を示す断面図である。
【図２】この発明の一実施例に係る縦型素子用のＳｉＣ
エピタキシャル基板の製造工程を説明するためのグラフ
である。
エピタキシャル基板の製造工程を説明するためのグラフ
である。
【図３】この発明の一実施例に係るの製造工程を説明す
るための断面図である。
るための断面図である。
２１ ＳｉＣエピタキシャル基板 ２２ Ｓｉ基板 ２３ 高濃度ＳｉＣ層 ２４ 低濃度ＳｉＣ層
Claims (5)
- 【請求項１】 第１の導電型を形成する不純物を高濃度
に含むシリコン基板部と、このシリコン基板部の表面に
エピタキシャル成長し、第１の導電型を形成する不純物
を高濃度に含む高濃度ＳｉＣ層と、このＳｉＣ層の表面
にエピタキシャル成長し、第１の導電型を形成する不純
物を低濃度に含む低濃度ＳｉＣ層とを備えた縦型素子用
炭化珪素エピタキシャル基板。 - 【請求項２】 上記高濃度ＳｉＣ層は１００ｎｍ〜１０
μｍの厚さを有する請求項１に記載の縦型素子用炭化珪
素エピタキシャル基板。 - 【請求項３】 上記高濃度ＳｉＣ層のキャリア濃度は５
×１０15／ｃｍ3以上である請求項１または請求項２に
記載の縦型素子用炭化珪素エピタキシャル基板。 - 【請求項４】 上記高濃度ＳｉＣ層に導入する不純物濃
度は５×１０16／ｃｍ3以上である請求項１または請求
項２に記載の縦型素子用炭化珪素エピタキシャル基板。 - 【請求項５】 第１の導電型を形成する不純物を高濃度
に含むシリコン基板部の表面に、第１の導電型を形成す
る不純物を高濃度に含む高濃度ＳｉＣ層をエピタキシャ
ル成長させ、その後、この第１の導電型を形成する不純
物を低濃度に含む低濃度ＳｉＣ層をエピタキシャル成長
させた縦型素子用炭化珪素エピタキシャル基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6319086A JPH08153687A (ja) | 1994-11-28 | 1994-11-28 | 縦型素子用炭化珪素エピタキシャル基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6319086A JPH08153687A (ja) | 1994-11-28 | 1994-11-28 | 縦型素子用炭化珪素エピタキシャル基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153687A true JPH08153687A (ja) | 1996-06-11 |
Family
ID=18106341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6319086A Pending JPH08153687A (ja) | 1994-11-28 | 1994-11-28 | 縦型素子用炭化珪素エピタキシャル基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153687A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8026572B2 (en) | 2006-12-06 | 2011-09-27 | Denso Corporation | Semiconductor device and method for manufacturing same |
-
1994
- 1994-11-28 JP JP6319086A patent/JPH08153687A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8026572B2 (en) | 2006-12-06 | 2011-09-27 | Denso Corporation | Semiconductor device and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6906400B2 (en) | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it | |
| US8927396B2 (en) | Production process of epitaxial silicon carbide single crystal substrate | |
| CN102400224B (zh) | 碳化硅单晶及其制造方法 | |
| EP2557205B1 (en) | Process for producing epitaxial single-crystal silicon carbide substrate | |
| US10026610B2 (en) | Silicon carbide semiconductor device manufacturing method | |
| JP3508519B2 (ja) | エピタキシャル成長装置およびエピタキシャル成長法 | |
| US7060597B2 (en) | Manufacturing method for a silicon substrate having strained layer | |
| JP4419409B2 (ja) | Ｃｖｄエピタキシャル成長方法 | |
| JP2000001398A (ja) | 炭化けい素半導体基板の製造方法 | |
| CN114068308B (zh) | 一种用于硅基mosfet器件的衬底及其制备方法 | |
| JP2006253617A (ja) | ＳｉＣ半導体およびその製造方法 | |
| JP2006120897A (ja) | 炭化珪素素子及びその製造方法 | |
| JP2003209059A (ja) | エピタキシャルシリコン単結晶ウェーハ並びにその製造方法 | |
| US8216921B2 (en) | Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate | |
| JPH08153687A (ja) | 縦型素子用炭化珪素エピタキシャル基板およびその製造方法 | |
| CN113913931A (zh) | 一种具有p型缓冲层的外延结构及其制备方法 | |
| JP2000315656A (ja) | エピタキシャルシリコン基板の製造方法 | |
| JP4766642B2 (ja) | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 | |
| JP3494467B2 (ja) | 半導体薄膜の形成方法 | |
| JP3823177B2 (ja) | 立方晶炭化珪素単結晶薄膜の作製方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2739469B2 (ja) | ＳｉＣ膜の成長方法 | |
| JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
| KR20010062215A (ko) | 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040521 |