KR20010062215A - 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치 - Google Patents

단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20010062215A
KR20010062215A KR1020000074187A KR20000074187A KR20010062215A KR 20010062215 A KR20010062215 A KR 20010062215A KR 1020000074187 A KR1020000074187 A KR 1020000074187A KR 20000074187 A KR20000074187 A KR 20000074187A KR 20010062215 A KR20010062215 A KR 20010062215A
Authority
KR
South Korea
Prior art keywords
single crystal
crystal silicon
silicon layer
growth
atoms
Prior art date
Application number
KR1020000074187A
Other languages
English (en)
Other versions
KR100679870B1 (ko
Inventor
야모토히사요시
야마나카히데오
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010062215A publication Critical patent/KR20010062215A/ko
Application granted granted Critical
Publication of KR100679870B1 publication Critical patent/KR100679870B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

단결정 실리콘과 격자정합하는 물질층 위에, 즉 단결정 실리콘, 사파이어, 첨성석 등의 기판 위에 촉매 CVD법에 의한 단결정 실리콘 층을 에피택셜 성장시키는 경우, 적어도 에피택셜 성장의 초기에 성장 분위기(growth atmosphere)의 전체 압력을 1.33×10-3Pa 내지 4 Pa 의 범위로 유지하거나, 성장 분위기의 산소 및 수분의 부분 압력을 적어도 에피택셜 성장의 초기에 6.65×10-10내지 2×10-6Pa의 범위로 유지한다. 그래서, 에피택셜 성장한 단결정 실리콘층의 최대 산소 농도는 기판(4)과의 경계로부터 적어도 두께 10 nm의 부분에서 3×1018atoms/cm-3보다 높지 않게 된다. 그래서 종래의 CVD법의 온도보다 낮은 온도에서 단결정 실리콘층을 높은 품질로 에피택셜 성장시킬 수 있다.

Description

단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치{Single crystal silicon layer, its epitaxial growth method and semiconductor device}
본 발명은 단결정 실리콘층, 그 에피택셜 성장 방법 및 예를 들어 박막 트랜지스터(TFT)들에서 적합하게 사용되는 반도체에 관한 것이다.
이전에는, 단결정 실리콘(Si)을 에피택셜 성장시키는 종래의 방법에 있어서, 실란(SiH4), 디클로로실란(Si2Cl2H4), 트리클로로실란(SiCl3H4), 실리콘 테트라클로라이드(SiCl4) 등을 온도 약 700 내지 1200℃, 수소 분위기(hydrogen atmosphere), 압력 1.33×104내지 1×105Pa(100 내지 760 Torr)에서 화학 증기 증착법(CVD)으로 분해하여 성장시켰다.
그렇지만, 위에서 언급한 종래의 방법에 의해 단결정 실리콘층을 에피택셜 성장시키는 방법은 성장 온도가 높다는 문제점을 가지고 있다. 보다 구체적으로, CVD법에 있어서, 단결정 실리콘층의 에피택셜 성장 동안 화학적 상호반응 및 성장에 필요한 에너지는 기판을 고온으로 가열하여 얻어진 열 에너지 형태로 모두 제공되기 때문에, 700℃ 이하로 성장 온도를 낮추면 결정성의 저하을 야기하고 성장속도를 저하시킨다. 그러므로, 약 700℃ 이하로 성장 온도를 낮추는 것이 불가능하다. 또한, 성장 온도가 약 1000 내지 1200℃의 범위에 있을 때, 분해된 반응 가스(실란, 디클로로실란 등)가 단결정 실리콘층의 에피택셜 성장에 기여하는 비율은 약 1 내지 5%이다. 성장 온도가 800℃일 때, 그 비율은 약 0.1 내지 0.5%로 더 감소한다. 그래서 반응 가스의 사용 효율이 급격하게 낮아지고, 비용의 증가를 초래한다. 또한, 배출된 반응 가스(실란, 디클로로실란 등)는 유해하기 때문에, 반응 가스가 대기 중으로 방출되는 것을 방지하기 위해, 무해하게 변화시키는 프로세스, 즉 연소(burning) 또는 흡착(absorption) 프로세스가 필요하다. 그러므로, 위에서 언급한 바와 같이 반응 가스의 사용 효율이 급격하게 저하하면, 유해한 가스를 무해한 가스로 변화시키는 프로세스의 비용도 증가한다.
본 발명의 목적은 종래의 CVD법의 온도보다 낮은 온도에서 고품질의 단결정 실리콘층을 에피택셜 성장시킬 수 있는 단결정 실리콘층의 에피택셜 성장 방법과, 이 방법에 의해 얻어지는 단결정 실리콘층, 및 그러한 단결정 실리콘층을 사용하는 반도체 장치를 제공하는 것이다.
본 발명자는 종래 기술에서 생기는 상기 문제점들을 해결하기 위한 탐색을 행하였다.
이하에 그 개요를 설명한다.
최근에, 다결정 실리콘층들 및 비정질 실리콘층들의 성장 방법으로서 촉매CVD법이라 칭하는 성장 방법이 주목되고 있다(예를 들어, 일본특개평10-93988 및 응용 물리 제66권 제10호 제1094쪽(1997)). 이 촉매 CVD법은 가열된 촉매와 반응 가스(원재료 가스)간의 촉매 분해 반응을 사용한다.
본 발명자는 촉매 CVD법을 단결정 실리콘층의 에피택셜 성장에 적용하는 것을 고려하였다. 즉, 촉매 CVD법은 제1단계에서, 1600 내지 1800℃로 가열된 고온 촉매체에 반응가스(예를 들어 실리콘의 원재료로서 실란을 사용하는 경우에는 실란 및 수소)를 접촉시켜 예를 들어 반응가스를 활성화시키고, 이에 의해 고에너지를 갖는 실리콘 원자들, 실리콘 원자들의 집단, 및 수소 원자들의 집단을 생성하고, 제2단계에서, 이들 고에너지를 갖는 실리콘 원자들 및 수소 원자들 또는 분자들, 또는 그 집단들을 제공하는 기판의 온도를 고온으로 상승시켜, 특히 실리콘 원자들을 기판의 결정방향에 따라 배열시키기 위해 필요한 에너지를 공급하고 지원한다. 그러므로, 촉매 CVD법에 의해 종래의 CVD법의 온도보다 낮은 온도, 예를 들어 약 350℃에서도 단결정 실리콘층의 에피택셜 성장이 가능하다.
그렇지만, 본 발명자에 의해 행해진 다양한 실험 결과에 따르면, 단결정 실리콘층을 종래의 촉매 CVD법에 의해 저온에서 에피택셜 성장시킨 경우에는, 종래의 CVD법에 의해 에피택셜 성장시킨 경우보다 성장층에 산소가 더 생기기 쉬우며, 얻어진 단결정 실리콘층에서의 산소 농도는 종종 수 원자 % (at%)를 초과하게 된다. 이 양은 원자 농도로 환산하면 적어도 5×1020atoms/cm3(atoms/cc)으로 된다. 실리콘 중의 산소 최대 용해는 2.5×1018atoms/cc이기 때문에(예를 들어, 반도체 핸드북 제2판, pp.128-129, 1977, 히야요시 야나이 감수, 오무사), 상기 산소 농도는 실리콘 중의 산소 최대 용해 2.5×1018atoms/cc를 훨씬 초과한다. 상기 최대 용해를 초과하는 산소가 실리콘 중에 포함되어 있으면, 산소는 실리콘 산화물을 형성하므로, 실리콘 결정입자 주변에 얇은 산화막을 형성하거나 산소가 더 증가하면 산화물 입자들이 형성된다.
상기 환경하에서, 본 발명자는 촉매 CVD법에 의한 단결정 실리콘층의 에피택셜 성장에 있어서 고품질의 단결정 실리콘층을 얻는 성장 조건에 관해 탐색하였다.
즉, 촉매 CVD법을 이용하고, 저온 범위(200 내지 600℃)하에서 프로세스 조건들을 다양하게 변화시키고, 그런 다음 그것들을 평가함으로써, 단결정 실리콘층들을 에피택셜 성장시키는 실험을 반복하였다. 그 결과, 촉매 CVD법에 의한 고품질의 단결정 실리콘층들의 성장에 있어서, 기상의 성장 분위기(vapor-phase growth atmosphere)의 압력, 성정 분위기 중의 산소 및 수분의 부분 압력과 같은 조건들이 종래의 CVD법의 조건들과는 완전히 다르다는 것을 알았다. 보다 구체적으로, 적어도 성장의 초기에, 성장 분위기의 전체 압력을 종래의 촉매 CVD법의 압력보다 훨씬 낮은 압력, 예를 들어 1.33×10-3Pa 내지 4 Pa(0.01 mTorr 내지 30 mTorr)로 설정함으로써, 적어도 기판과의 경계 근방에서의 최대 산소 농도는 3×1018atoms/cc (0.006 at%)으로 극히 낮았고, 고품질의 단결정 실리콘층들을 성장시킬 수 있다는 것을 확인하였다. 또한 적어도 성장의 초기에 성장 분위기 중의 산소 및 수분의부분 압력을 6.65×10-10Pa 내지 2×10-6Pa(0.005×10-6mTorr 내지 15×10-6mTorr)로 설정하면, 적어도 기판과의 경계 근방에서의 산소 농도가 유사하게 3×1018atoms/cc(0.006 at%)으로 극히 낮았고, 고품질의 단결정 실리콘층들을 성장시킬 수 있다는 것을 확인하였다. 이 산소 및 수분의 부분 압력은, 반응 가스 중에 합계 0.5ppm 정도의 산소 및 수분이 함유될 때 얻어질 수 있다.
본 발명은 본 발명자의 상기 지식에 기초한 연구를 통해 행해졌다.
본 발명의 제1 관점에 따라, 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층이 제공되며,
상기 단결정 실리콘층의 최대 산소 농도는 상기 물질층과 상기 단결정 실리콘층 사이의 경계로부터 적어도 두께 10 nm의 영역에서 3×1018atoms/cm3보다 높지 않은 것을 특징으로 한다.
본 발명의 제1 관점에서, 단결정 실리콘과 격자정합하는 물질층과 단결정 실리콘층과의 경계로부터 적어도 두께 10 nm의 영역에서의 최대 산소 농도는 양호하게 2×1018atoms/cm3보다 높지 않다. 또한, 단결정 실리콘과 격자정합하는 물질층과 단결정 실리콘층과의 경계로부터 적어도 두께 50 nm, 100 nm의 영역에서의 최대 산소 농도는 양호하게 2×1018atoms/cm3보다 높지 않다.
본 발명의 제2 관점에 따라, 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 두께 1 ㎛ 를 초과하지 않는 단결정 실리콘층이제공되며,
상기 단결정 실리콘층의 최대 산소 농도는 3×1018atoms/cm3보다 높지 않은 것을 특징으로 한다.
본 발명의 제2 관점에서, 단결정 실리콘층의 두께는 100 nm보다 크기 않거나 50 nm보다 크지 않다. 추가로, 최대 산소 농도는 양호하게 2×1018atoms/cm3보다 높지 않다.
본 발명의 제3 관점에 따라, 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층이 제공되며,
적어도 에피택셜 성장 초기에 성장 분위기의 전체 압력을 1.33×10-3Pa 내지 4 Pa의 범위로 유지하여 에피택셜 성장시키는 것을 특징으로 한다.
본 발명의 제4 관점에 따라, 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층이 제공되며,
적어도 에피택셜 성장 초기에 성장 분위기의 산소 및 수분의 부분 압력을 6.65×10-10Pa 내지 2×10-6Pa의 범위로 유지하여 에피택셜 성장시키는 것을 특징으로 한다.
본 발명의 제5 관점에 따라, 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 단결정 실리콘층을 에피택셜 성장시키는 에피택셜 성장 방법이 제공되며,
적어도 에피택셜 성장 초기에 성장 분위기의 전체 압력을 1.33×10-3Pa 내지 4 Pa의 범위로 유지하는 것을 특징으로 한다.
본 발명의 제6 관점에 따라, 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 단결정 실리콘층을 에피택셜 성장시키는 에피택셜 성장 방법이 제공되며,
적어도 에피택셜 성장 초기에 성장 분위기의 산소 및 수분의 부분 압력을 6.65×10-10Pa 내지 2×10-6Pa의 범위로 유지하는 것을 특징으로 한다.
본 발명의 제7 관점에 따라, 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층을 갖는 반도체 장치가 제공되며,
상기 단결정 실리콘층에서 적어도 캐리어 채널로서 사용될 영역의 최대 산소 농도가 3×10 atoms/cm-3인 것을 특징으로 한다.
본 발명의 제7 관점에서, 단결정 실리콘층의 최대 산소 농도는 양호하게 2×1018atoms/cm3보다 높지 않다.
상기 반도체 장치는 단결정 실리콘층을 사용하는 임의의 기본적인 것이면 된다. 보다 구체적으로, 예를 들어, MISFET인 박막 트랜지스터(TFT), 또는 접합 FET, 바이폴라 트랜지스터가 될 수 있다. TFT에 있어서 캐리어 채널의 두께는 통상적으로 10 내지 100 nm 정도이다. 또한, 이들 트랜지스터에 제한되지 않으며,반도체 장치는 다이오드, 캐패시터 또는 저항 등이 될 수 있다.
본 발명에서, 촉매 CVD법에 의한 상기 단결정 실리콘층의 성장 온도는 예를 들어 200 내지 600℃이다.
본 발명에서, 단결정 실리콘층 위에 에피택셜 성장하는 기본층, 즉 단결정 실리콘과 격자정합하는 물질층은 단결정 실리콘, 또는 사파이어, 첨성석 등으로 만들어질 수 있다. "단결정 실리콘"에는 아입자계(sub-boundaries)를 포함하는 것도 포함되는 것으로 한다.
위에서 요약한 구조체를 갖는 본 발명의 제1 관점에 따르면, 최대 산소 농도가, 상기 단결정 실리콘과 격자정합하는 물질층과 상기 단결정 실리콘층 사이의 경계로부터 적어도 두께 10 nm의 영역에서, 종래의 촉매 CVD법에 의해 저온에서 성장한 단결정 실리콘층의 농도보다 훨씬 낮은 농도인 3×1018atoms/cm3보다 높지 않기 때문에, 고품질의 단결정 실리콘층이 얻어질 수 있다.
위에서 요약한 구조체를 갖는 본 발명의 제2 관점에 따르면, 최대 산소 농도가, 종래의 촉매 CVD법에 의해 저온에서 성장한 단결정 실리콘층의 농도보다 훨씬 낮은 농도인 5×1018atoms/cm3보다 높지 않기 때문에, 고품질의 단결정 실리콘층이 얻어질 수 있다.
위에서 요약한 구조체를 갖는 본 발명의 제3 및 제4 관점에 따르면, 적어도 에피택셜 성장의 초기에 성장 분위기의 전체 압력이 1.33×10-3Pa 내지 4 Pa의 범위로 설정되기 때문에, 적어도 에피택셜 성장의 초기에 성장 분위기의 산소 및 수분의 부분 압력이 6.65×10-10Pa 내지 2×10-6Pa의 범위로 유지될 수 있고, 상기 성장층에 생기는 산소량은 현저하게 감소될 수 있다. 그 결과, 최대 산소 농도는, 상기 단결정 실리콘과 격자정합하는 물질층과 상기 단결정 실리콘층 사이의 경계로부터 적어도 두께 10 nm의 영역에서, 종래의 촉매 CVD법에 의해 저온에서 성장한 단결정 실리콘층의 농도보다 훨씬 낮은 농도인 3×1018atoms/cm3보다 높지 않기 때문에, 고품질의 단결정 실리콘층이 얻어질 수 있다.
위에서 요약한 구조체를 갖는 본 발명의 제4 및 제6 관점에 따르면, 적어도 에피택셜 성장의 초기에 성장 분위기의 산소 및 수분의 부분 압력이 6.65×10-10Pa 내지 2×10-6Pa의 범위로 유지될 수 있기 때문에, 상기 성장층에 생기는 산소량은 현저하게 감소될 수 있다. 그 결과, 최대 산소 농도는, 상기 단결정 실리콘과 격자정합하는 물질층과 상기 단결정 실리콘층 사이의 경계로부터 적어도 두께 10 nm의 영역에서, 종래의 촉매 CVD법에 의해 저온에서 성장한 단결정 실리콘층의 농도보다 훨씬 낮은 농도인 3×1018atoms/cm3보다 높지 않기 때문에, 고품질의 단결정 실리콘층이 얻어질 수 있다.
위에서 요약한 구조체를 갖는 본 발명의 제7 관점에 따르면, 최대 산소 농도가, 적어도 캐리어 채널로서 사용될 영역에서 종래의 촉매 CVD법에 이해 저온에서 성장한 단결정 실리콘층의 농도보다 훨씬 낮은 농도인 3×1018atoms/cm3보다 높지않기 때문에, 이 단결정 실리콘층은 고품질이며, 이 단결정 실리콘층을 사용해서, 높은 캐리어 이동도를 갖는 TFT와 같은 고성능 반도체 장치를 얻을 수 있다.
본 발명의 상기 목적 및 다른 목적, 특징, 및 이점은 첨부된 도면을 참조해서 설명된 후술하는 상세한 설명으로부터 분명하게 될 것이다.
도 1은 본 발명의 실시예에서 사용된 촉매 CVD 장치를 도시하는 개략도.
도 2a 및 도 b는 본 발명의 제1 실시예에 따라 촉매 CVD법에 의한 단결정 실리콘층의 성장 방법을 설명하는 단면도들.
도 3은 SIMS 측정의 결과를 설명하는 개략도.
도 4는 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 5는 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 6은 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 7은 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 8은 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 9는 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 10은 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 11은 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 12는 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 13은 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 14는 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 15는 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 16은 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 17은 SIMS 측정의 결과를 나타내는 개략 다이어그램.
도 18은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 19는 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 20은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 21은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 22는 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 23은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 24는 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 25는 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 26은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 27은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 28은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 29는 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 30은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 31은 단면 투과형 전자현미경 사진의 한 샘플 도시도.
도 32는 본 발명의 실시예에 따라 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층을 사용하는 TFT를 나타내는 단면도.
* 도면의 주요 부호에 대한 설명
1 : 성장채널 4 : 기판
8 : 촉매체 10 : 단결정 실리콘층
11 : 게이트 절연막 12 : 게이트 전극
13 : 소스 영역 14 : 드레인 영역
본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
먼저, 실시예에서 단결정 실리콘층의 에피택셜 성장에서 사용된 촉매 CVD 장치에 대해 설명한다. 도 1은 촉매 CVD 장치의 예를 도시한다.
도 1에 도시된 바와 같이, 촉매 CVD 장치는 배기관(2)에 의해 터보 분자 펌프(TMP)에 접속된 측벽을 갖는 성장 챔버(growth chamber)(1)를 포함한다. 성장 챔버(1)는 이 TMP에 의해 예를 들어 1×10-6Pa 정도의 압력으로 배기한다. 성장 챔버(1)의 바닥 부분에는 가스 공급관(3)이 부착되어 있어서 성장에 사용되는 반응 가스가 이 가스 공급관(3)을 통해 성장 챔버(1)로 공급된다. 단결정 실리콘층이 성장하는 기판(4)은 도시되지 않은 로드록 챔버(loadlock chamber)를 통해 성장 챔버(1) 내부의 상부 중앙에 제공된 샘플 홀더부(5)에 고정되어 있다. 상기 샘플 홀더부(5)는 예를 들어 SiC로 피복된 그라파이트 서셉터(graphite susceptor)가 될 수 있으며, 히터(6)에 의해 대기측으로부터 가열될 수 있다. 가스 공급관(3)의 선단에 있는 가스 분사 노즐(7)과 상기 샘플 홀더부(5) 사이에는 촉매체(8)가 위치한다. 상기 촉매체(8)로는, 예컨대 코일의 형태로 W 와이어를 권선하고, 기판(4)을 전체적으로 덮을 수 있는 영역에 걸쳐 상기 코일형 W 와이어를 상반되게 퍼트려서,상기 샘플 홀더부(5)의 표면과 평행하게 연장시켜 만든 부재를 사용한다. 상기 촉매체는 직접 통전에 의해 가열된다. 그렇지만, 상기 촉매체(8)는 와이어형 부재에 제한되지 않는다. 기판(4)의 온도는 기판(4)의 한 측면에 기판 홀더(5)에 부착된 열전쌍(thermocouple)(9)에 의해 측정될 수 있다.
다음에는 본 실시예에서 촉매 CVD법에 의한 단결정 실리콘층의 에피택셜 성장 방법에 대해 설명한다.
본 실시예에서는, 도 2a에 도시된 바와 같이, 단결정 실리콘 기판을 기판(4)으로서 준비한다. 그 표면을 희석 불소산(1-5% 용해수)으로 세척해서 얇은 산화막을 제거하고, 다음에 순수한 물로 세척한 후 건조시킨다.
그 후, 도 1에 도시된 촉매 CVD 장치의 성장 챔버(1)의 내부에 있는 샘플 홀더부(5)의 서셉터에 도시되지 않은 로드록 챔버를 경유해서 단결정 실리콘 기판을 장착한다. 상기 샘플 홀더부(5)이 서셉터는 히터(6)의 성장 온도로 미리 조정된다.
그 후, 상기 성장 챔버(1)의 내부는 TMP에 의해 예를 들어 (1~2)×10-6Pa 정도로 압력이 감소되고, 특히 외부로부터 상기 성장 챔버(1) 내로 유입된 산소 및 수분을 배기한다. 배기시키는데 걸리는 시간은 예를 들어 5분 정도 걸린다.
계속해서, 가스 공급관(3)에서 성장 챔버(1)로 수소가 공급되는 동안 그 유량(folw rate), 압력 및 서셉터 온도를 소정의 값들로 제어한다. 성장 챔버(1) 내의 압력은 0.1 ~ 13.3 Pa (0.8 ~ 100 mTorr)의 범위에서 변하였다. 수소 유량은 30 sccm/min 으로 조정된다.
그 후, 상기 촉매체(8)를 1800℃로 가열시켜 전도시키고, 이 온도에서 예를 들어 10분 동안 유지된다. 수소를 위에서 언급한 바와 같이 성장 챔버(1)로 흐르게 하는 이유는 가열하는 동안 상기 촉매체(8)의 산화를 방지하기 위해서이다.
다음, 수소에 가해지는 실란을 상기 가스 공급관(3)에서 상기 성장 챔버(1)내로 공급하여 소정의 두께, 예를 들어 0.5 ㎛를 갖는 실리콘층을 성장시킨다. 수소 유량은 예를 들어 30 sccm/min으로 조정되고, 실란 유량은 예를 들어 0.3 ~ 2 sccm/min(100 % 실란이 사용됨)으로 조정된다. 그래서, 도 2에 도시된 바와 같이, 단결정 실리콘층(10)은 단결정 실리콘 기판인 기판(4) 위에 성장한다.
성장 후, 성장 챔버(1)에 공급된 실란의 유량을 0으로 설정하고, 예를 들어 5분 후에, 상기 촉매체(8)에 공급되는 전원을 중단시켜 온도를 감소시킨다.
다음, 상기 성장 챔버(1)에 공급되는 수소의 유량을 0 으로 설정하고, 압력을 약 (1~2)×10-6Pa으로 감소시키며, 특히 성장 챔버(1)의 내부에 공급된 실란을 배기시킨다. 배기시키는데 걸리는 시간은 예들 들어 약 5분이다.
그 후, 단결정 실리콘층(10)을 에피택셜 성장시켜 준비한 단결정 실리콘 기판(4)은 도시되지 않은 로드록 챔버를 통해 성장 챔버(1)에서 꺼내어진다.
여러 종류의 조건하에 상기 방법으로 성장시킨 실리콘층을 2차 이온 질량 분석법(SIMS) 및 단면 투과형 전자 현미경(TEM)을 이용해서 평가한다. (111)-면방위의 단결정 실리콘 기판을 상기 단결정 실리콘 기판으로서 사용한다. 이하에 그 결과를 설명한다.
도 3에는 촉매체 온도 1800℃, 실란 유량 9 sccm, 수소 유량 90 sccm, 압력10 Pa(75 mTorr), 성장 시간 20분, 및 두께 1250 nm의 조건하에서, 단결정 기판 위에 실리콘층을 성장시켜 준비한 샘플1의 SIMS 측정 결과가 도시되어 있다. 도 4는 단면 TEM 사진을 도시한다. 도 3으로부터, 산소가 7×1021atoms/cc 포함되어 있음을 알 수 있다. 도 4로부터, 단결정 실리콘 기판과의 경계 근방의 단결정 실리콘층과의 경계 근방의 실리콘층은 에피택셜 성장되어 있음을 알 수 있다.
도 5에는 촉매체 온도 1650~1700℃, 실란 유량 3 sccm, 수소 유량 90 sccm, 압력 12 Pa(90 mTorr), 성장 시간 30분, 및 두께 600 nm의 조건하에서, 단결정 기판 위에 실리콘층을 성장시켜 준비한 샘플2의 SIMS 측정 결과가 도시되어 있다. 도 6에는 촉매체 온도 1650~1700℃, 실란 유량 4.5 sccm, 수소 유량 90 sccm, 압력 16 Pa(120 mTorr), 성장 시간 20분, 및 두께 650 nm의 조건하에서, 단결정 기판 위에 실리콘층을 성장시켜 준비한 샘플3의 SIMS 측정 결과가 도시되어 있다. 도 5로부터, 산소가 4×1021atoms/cc 포함되어 있음을 알 수 있다. 도 6으로부터, 산소가 3×1021atoms/cc 포함되어 있음을 알 수 있다.
도 7에는 촉매체 온도 1700℃, 실란 유량 1.5 sccm, 수소 유량 100 sccm, 압력 6.7 Pa(50 mTorr), 성장 시간 25분 및 두께 820 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플4의 SIMS 측정 결과가 도시되어 있다. 도 8에는 촉매체 온도 1700℃, 실란 유량 1.5 sccm, 수소 유량 100 sccm, 압력 0.8 Pa(6 mTorr), 성장 시간 30분 및 두께 280 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플5의 SIMS 측정 결과가 도시되어 있다.도 9에는 촉매체 온도 1700℃, 실란 유량 0.25 sccm, 수소 유량 30 sccm, 압력 0.11 Pa(0.8 mTorr), 성장 시간 180분 및 두께 480 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플6의 SIMS 측정 결과가 도시되어 있다. 도 7로부터, 단결정 실리콘 기판과의 경계로부터 표면까지의 영역에 3×1021atoms/cc의 산소가 함유되어 있음을 알 수 있다. 도 8로부터, 단결정 실리콘 기판과의 경계에서의 7×1019atoms/cc의 산소 농도로부터 층 중의 1×1021atoms/cc까지의 산소가 포함되어 있음을 알 수 있다. 도 9로부터, 단결정 실리콘 기판과의 경계에서의 1×1018atoms/cc의 산소 농도로부터 층 중의 2×1020atoms/cc까지의 산소가 포함되어 있음을 알 수 있다.
도 10에는 촉매체 온도 1800℃, 실란 유량 0.3 sccm, 수소 유량 30 sccm, 압력 0.17 Pa(1.3 mTorr), 성장 시간 150분 및 두께 420 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플7의 SIMS 측정 결과가 도시되어 있다. 도 11에는 촉매체 온도 1800℃, 실란 유량 0.3 sccm, 수소 유량 30 sccm, 압력 0.17 Pa(1.3 mTorr), 성장 시간 150분 및 두께 430 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플8의 SIMS 측정 결과가 도시되어 있다. 도 12에는 촉매체 온도 1800℃, 실란 유량 0.75 sccm, 수소 유량 30 sccm, 압력 0.19 Pa(1.4 mTorr), 성장 시간 60분 및 두께 390 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플9의 SIMS 측정 결과가 도시되어 있다. 도 13에는 촉매체 온도 1800℃, 실란 유량 0.75 sccm, 수소 유량 30 sccm,압력 0.2 Pa(1.5 mTorr), 성장 시간 60분 및 두께 410 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플10의 SIMS 측정 결과가 도시되어 있다. 도 14에는 촉매체 온도 1800℃, 실란 유량 1.0 sccm, 수소 유량 30 sccm, 압력 0.2 Pa(1.5 mTorr), 성장 시간 55분 및 두께 500 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플11의 SIMS 측정 결과가 도시되어 있다. 도 15에는 촉매체 온도 1800℃, 실란 유량 1.5 sccm, 수소 유량 30 sccm, 압력 0.23 Pa(1.7 mTorr), 성장 시간 40분 및 두께 510 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플12의 SIMS 측정 결과가 도시되어 있다. 도 16에는 촉매체 온도 1800℃, 실란 유량 1.5 sccm, 수소 유량 30 sccm, 압력 0.23 Pa(1.7 mTorr), 성장 시간 40분 및 두께 450 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플13의 SIMS 측정 결과가 도시되어 있다. 도 17에는 촉매체 온도 1800℃, 실란 유량 2.0 sccm, 수소 유량 30 sccm, 압력 0.24 Pa(1.8 mTorr), 성장 시간 30분 및 두께 450 nm의 조건하에서, 단결정 실리콘 기판 위에 실리콘층을 성장시켜 준비한 샘플14의 SIMS 측정 결과가 도시되어 있다. 도 10으로부터, 1.5×1018atoms/cc의 산소가 함유되어 있음을 알 수 있다. 도 11로부터, 14×1017atoms/cc의 산소가 함유되어 있음을 알 수 있다. 도 12로부터 3×1017atoms/cc의 산소가 함유되어 있음을 알 수 있다. 도 13으로부터 4×1017atoms/cc의 산소가 함유되어 있음을 알 수 있다. 도 14로부터 8×1017atoms/cc의 산소가 함유되어 있음을 알 수 있다. 도 15로부터 5×1017atoms/cc의 산소가 함유되어 있음을 알 수 있다. 도 16으로부터 4×1017atoms/cc의 산소가 함유되어 있음을 알 수 있다. 도 17로부터 5×1017atoms/cc의 산소가 함유되어 있음을 알 수 있다.
이 SIMS 측정 결과들은, 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층에서의 최대 산소 농도(특히 기판(4)과의 경계 근방에서의 최대 산소 농도)는, 성장 압력이 감소할수록 낮아지고, 성장 압력에 비례해서 성장 층에 더 많은 산소가 생긴다는 것을 나타낸다. 결과들은 또한 산소 농도가 성장 시간이 길어질수록 증가한다는 것을 나타낸다.
도 18 및 도 19는 샘플7의 단면 TEM 사진들을 도시한다. 도 18은 저배율(30000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이고, 도 19는 고배율(75000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 18 및 도 19로부터, 다수의 결정 결함이 관찰된다. 샘플 표면 상에 평행하게 나타나는 스트라이프 패턴들(stripe patterns)은 그 표면들쪽으로 더 얇아지는 샘플들의 쐐기 모양에 의해 야기된 동일한 두께의 간섭 경계이다(이후의 샘플들에서도 동일하다).
도 20 내지 도 23은 샘플9의 단면 TEM 사진들을 도시한다. 도 20은 저배율(30000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이고, 도 21은 고배율(75000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 22는 보다 고배율(2000000배)로 촬영한 단결정 실리콘층과 단결정 실리콘 기판 사이의 경계 근방의 부분에 대한 고해상도 단면 TEM 사진이다. 도 23은 동일한 배율(2000000배)로 촬영한, 도 22의 상기 부분과는 상이한, 단결정 실리콘층과 단결정 실리콘 기판 사이의 경계 근방의 고해상도 단면 TEM 사진이다. 도 20 내지 도 23으로부터, 결정 결함이 없는 단결정 실리콘층들이 얻어진다. 도 22 및 도 23에서, 단결정 실리콘층들과 단결정 실리콘 기판들 사이의 경계들을 따라 Si 원자열이 순서대로 정렬되는 것이 관찰된다. 단결정 실리콘층들과 단결정 실리콘 기판들 사이의 경계들을 따라 콘트라스트(contrast)의 차이가 관찰되지만, 상기 경계들에 왜곡 또는 응력이 인입되어 이것이 콘트라스트로서 관찰되는 것으로 추정된다.
도 24 내지 도 27은 샘플 11의 단면 TEM 사진들을 나타낸다. 도 24는 저배율(30000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 25는 고배율(750000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 26은 보다 고배율(1500000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 27은 동일한 배율(1500000배)로 촬영한, 도 26의 단면과는 다른 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 24 내지 도 27로부터, 단결정 실리콘층들은 다수의 결함을 포함하고 그 표면들이 거칠다라는 것을 알 수 있다. 이들 단결정 실리콘층들은 단결정 실리콘 기판들과의 경계들로부터 국부적으로 에피택셜 성장하여 삼각형 에피택셜 영역들을 형성한다. 그렇지만, 보다 밝게 나타나는 다른 영역들은 예를 들어 111 쌍 결정으로 인한 결정 방향이 어긋난 다결정적인 영역들(quasi-polycrystalline regions)인 것으로 고려된다.
도 28 내지 도 31은 샘플12의 단면 TEM 사진들이다. 도 28은 저배율(30000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 29는 고배율(75000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 30은 보다 고배율(1500000배)로 촬영한 단결정 실리콘층의 단면의 전체 모양에 대한 단면 TEM 사진이다. 도 31은 동일한 배율(1500000)로 촬영한, 도 26의 단면과는 다른 단결정 실리콘층의 단면의 모양에 대한 단면 TEM 사진이다. 도 28 내지 도 31로부터 단결정 실리콘층들은 많은 결점을 포함하고 그 표면들이 거칠다라는 것을 알 수 있다.
위에서 도시하고 설명한 바와 같이, 단결정 실리콘층의 에피택셜 성장을 위한 성장 온도를 충분히 낮게, 즉 0.13 Pa(1 mTorr) 정도로 설정하는 촉매 CVD법을 이용함으로써, 기판(4)과의 경계로부터 적어도 두께 10 nm, 또는 50 nm 또는 100 nm의 영역에서 3×1018atoms/cc 보다 높지 않은 최대 산소 농도를 갖는 단결정 실리콘층을 에피택셜 성장시킬 수 있다. 이것은 결정성이 우수한 고품질의 단결정 실리콘층이다. 이에 부가해서, 단결정 실리콘층의 에피택셜 성장을 위한 촉매 CVD법을 사용함으로써, 실란과 같은 반응 가스의 반응 효율이 수십 %로 높아지기 때문에, 자원 절약에 기여하고 환경에 주는 부담을 경감시키고, 동시에 성장에 드는 비용 감소에 기여한다.
또한, 단결정 실리콘층을 200 내지 600℃의 온도 범위에서 에피택셜 성장시킬 수 있기 때문에, 고순도의 농도를 갖는 단결정 실리콘 기판 위에 단결정 실리콘층을 에피택셜 성장시키는 경우, 예를 들어 소위 자동-도핑(auto-doping)의 문제가 방지될 수 있다. 그러므로, 단결정 실리콘층들은 불순물 농도 및 두께 제어 정밀도를 향상시킬 수 있다. 또한, 특히 사파이어 기판 위에 단결정 실리콘층을 에피택셜 성장시키면, 열 왜곡을 감소시킬 수 있으며, 사파이어 기판으로부터 알루미늄의 자동-도핑을 거의 완벽하게 방지할 수 있다.
또한, 성장 온도가 위에서 언급한 바와 같이 200 내지 600℃로 낮아질 수 있기 때문에, 에피택셜 성장 장치의 가열 전원을 작은 전원으로 사용할 수 있으며, 냉각 기구도 단순화시킬 수 있다. 이것은 마찬가지로 에피택셜 성장 장치의 가격 감소에 기여한다.
도 32는 위에서 언급한 실시예에 따른 방법에 의해 에피택셜 성장한 단결정 실리콘층을 사용하는 TFT의 예를 도시한다. 즉, 도 32에 도시된 바와 같이, 이 TFT는 단결정 실리콘 기판, 사파이어 기판 또는 첨성석 기판 위에, 위에서 언급한 실시예에 따라 촉매 CVD법에 의해 성장시킨 단결정 실리콘층(10)을 포함한다. 단결정 실리콘층(10)의 두께는 10 내지 100 nm 정도이며, 그 최대 산소 농도는 3×1018atoms/cc 보다 높지 않다. 단결정 실리콘층(10) 위에 예를 들어 플라즈마 CVD법에 의해 SiO2막과 같은 게이트 절연막(11)을 성장시킨다. 이 게이트 절연막(11) 위에 예를 들어 불순물 도핑된 다결정 실리콘층으로 만들어진 게이트 전극(12)을 형성한다. 상기 단결정 실리콘층(10)에 있어서, 소스 영역(13)과 드레인 영역을 게이트 전극(12)와의 자기정합으로 형성한다. 이 소스 영역(13)과 드레인 영역(14) 사이의 영역 내의 다결정 실리콘층(10)은 캐리어 채널을 형성한다.
첨부된 도면을 참조해서 본 발명의 양호한 실시예를 설명하였지만, 본 발명은 서술한 실시예에 제한되지 않으며, 첨부된 클레임에서 정의한 바와 같은 본 발명의 범주 및 정신을 벗어남이 없이 당 분야의 익숙한 기술인들에 의해 다양한 수정 및 변형이 이루어질 수 있음을 이해해야 한다.
보다 구체적으로, 예를 들어 프로세스, 수치, 기판 물질은 단순히 예시적인 것이며, 다른 적절한 프로세스, 수치, 기판 재료 등이 사용될 수 있다. 또한, 위에서 언급한 실시예에서 사용되는 촉매 CVD 장치도 단순한 예에 불과하며, 구조가 다른 촉매 CVD 장치들도 필요하다면 사용할 수 있다. 촉매체도 W와 다른 것을 사용할 수 있다.
위에서 언급한 바와 같이, 본 발명에 따라 단결정 실리콘과 격자정합하는 물질 위에 촉매 CVD법에 의해 단결정 실리콘층을 에피택셜 성장시키는 경우, 상기 단결정 실리콘층은 적어도 에피택셜 성장 초기에 1.33×10-3Pa 내지 4 Pa의 범위로 성장 분위기의 전체 압력을 유지하여 에피택셜 성장시키거나, 적어도 에피택셜 성장 초기에 6.55×10-10내지 2×10-6atoms/cm3범위의 성장 분위기로 산소 및 수분의 부분 압력을 유지하여 에피택셜 성장시키기 때문에, 단결정 실리콘과 격자정합하는 물질층과 단결정 실리콘층 사이의 경계로부터 적어도 두께 10 nm의 부분에서3×1018atoms/cm3보다 높지 않은 산소 농도를 갖는 단결정 실리콘층을 에피택셜 성장시키는 것이 가능하다. 이것은 고품질의 단결정 실리콘층이다. 또한, 마찬가지로 이 단결정 실리콘층을 사용해서 고성능의 반도체 장치를 실현할 수 있다.

Claims (12)

  1. 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층에 있어서,
    상기 단결정 실리콘층의 최대 산소 농도는 상기 물질층과 상기 단결정 실리콘층 사이의 경계로부터 적어도 두께 10 nm의 영역에서 3×1018atoms/cm3보다 높지 않은 것을 특징으로 하는 단결정 실리콘층.
  2. 제1항에 있어서, 상기 단결정 실리콘층의 최대 산소 농도는 상기 물질층과 상기 단결정 실리콘층 사이의 경계로부터 적어도 두께 10 nm의 영역에서 2×1018atoms/cm3보다 높지 않은 것을 특징으로 하는 단결정 실리콘층.
  3. 제1항에 있어서, 상기 단결정 실리콘층의 최대 산소 농도는 상기 물질층과 상기 단결정 실리콘층 사이의 경계로부터 적어도 두께 50 nm의 영역에서 3×1018atoms/cm3보다 높지 않은 것을 특징으로 하는 단결정 실리콘층.
  4. 제1항에 있어서, 상기 단결정 실리콘층의 최대 산소 농도는 상기 물질층과상기 단결정 실리콘층 사이의 경계로부터 적어도 두께 100 nm의 영역에서 3×1018atoms/cm3보다 높지 않은 것을 특징으로 하는 단결정 실리콘층.
  5. 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 두께 1 ㎛ 를 초과하지 않는 단결정 실리콘층에 있어서,
    상기 단결정 실리콘층의 최대 산소 농도는 3×1018atoms/cm3보다 높지 않은 것을 특징으로 하는 단결정 실리콘층.
  6. 제5항에 있어서, 상기 단결정 실리콘층의 두께는 100 nm을 초과하지 않는 것을 특징으로 하는 단결정 실리콘층.
  7. 제5항에 있어서, 상기 단결정 실리콘층의 최대 산소 농도는 2×1018atoms/cm3보다 높지 않은 것을 특징으로 하는 단결정 실리콘층.
  8. 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층에 있어서,
    적어도 에피택셜 성장 초기에 성장 분위기의 전체 압력을 1.33×10-3Pa 내지4 Pa의 범위로 유지하여 에피택셜 성장시키는 것을 특징으로 하는 단결정 실리콘층.
  9. 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층에 있어서,
    적어도 에피택셜 성장 초기에 성장 분위기의 산소 및 수분의 부분 압력을 6.65×10-10Pa 내지 2×10-6Pa의 범위로 유지하여 에피택셜 성장시키는 것을 특징으로 하는 단결정 실리콘층.
  10. 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 단결정 실리콘층을 에피택셜 성장시키는 에피택셜 성장 방법에 있어서,
    적어도 에피택셜 성장 초기에 성장 분위기의 전체 압력을 1.33×10-3Pa 내지 4 Pa의 범위로 유지하는 것을 특징으로 하는 에피택셜 성장 방법.
  11. 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 단결정 실리콘층을 에피택셜 성장시키는 에피택셜 성장 방법에 있어서,
    적어도 에피택셜 성장 초기에 성장 분위기의 산소 및 수분의 부분 압력을 6.65×10-10Pa 내지 2×10-6Pa의 범위로 유지하는 것을 특징으로 하는 에피택셜 성장 방법.
  12. 단결정 실리콘과 격자정합하는 물질층 위에 촉매 CVD법에 의해 에피택셜 성장한 단결정 실리콘층을 갖는 반도체 장치에 있어서,
    상기 단결정 실리콘층에서 적어도 캐리어 채널로서 사용될 영역의 최대 산소 농도가 3×1018atoms/cm3인 것을 특징으로 하는 반도체 장치.
KR1020000074187A 1999-12-10 2000-12-07 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치 KR100679870B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-352349 1999-12-10
JP35234999A JP2001168038A (ja) 1999-12-10 1999-12-10 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置

Publications (2)

Publication Number Publication Date
KR20010062215A true KR20010062215A (ko) 2001-07-07
KR100679870B1 KR100679870B1 (ko) 2007-02-07

Family

ID=18423457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000074187A KR100679870B1 (ko) 1999-12-10 2000-12-07 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치

Country Status (4)

Country Link
US (1) US6500256B2 (ko)
JP (1) JP2001168038A (ko)
KR (1) KR100679870B1 (ko)
TW (1) TW473830B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361574B1 (en) * 2006-11-17 2008-04-22 Sharp Laboratories Of America, Inc Single-crystal silicon-on-glass from film transfer
JP2008270572A (ja) * 2007-04-20 2008-11-06 Sanyo Electric Co Ltd 光起電力素子の製造方法
KR102331799B1 (ko) * 2019-03-06 2021-11-29 에스케이실트론 주식회사 웨이퍼의 평가 방법
TWI824442B (zh) * 2022-03-17 2023-12-01 瑞礱科技股份有限公司 低溫磊晶成長之化學氣相沉積儀

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3728465B2 (ja) * 1994-11-25 2005-12-21 株式会社神戸製鋼所 単結晶ダイヤモンド膜の形成方法
JP3414662B2 (ja) * 1999-01-19 2003-06-09 株式会社半導体エネルギー研究所 Sramセル及びその製造方法

Also Published As

Publication number Publication date
KR100679870B1 (ko) 2007-02-07
US20010036434A1 (en) 2001-11-01
JP2001168038A (ja) 2001-06-22
TW473830B (en) 2002-01-21
US6500256B2 (en) 2002-12-31

Similar Documents

Publication Publication Date Title
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
KR100827556B1 (ko) 다결정 실리콘층 성장방법, 단결정 실리콘층 성장방법 및촉매 cvd 장치
US5709745A (en) Compound semi-conductors and controlled doping thereof
US6995396B2 (en) Semiconductor substrate, semiconductor device and method for fabricating the same
KR101302845B1 (ko) 탄화규소 기판의 표면 재구성 방법
Takahashi et al. Low‐temperature growth of 3 C‐SiC on Si substrate by chemical vapor deposition using hexamethyldisilane as a source material
JP3845563B2 (ja) 炭化珪素膜のcvd方法、cvd装置及びcvd装置用サセプター
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
CN106169497B (zh) 碳化硅基板以及碳化硅基板的制造方法
KR100679870B1 (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JP2000001398A (ja) 炭化けい素半導体基板の製造方法
WO2022019799A1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом
JP3322740B2 (ja) 半導体基板およびその製造方法
CN113053731B (zh) 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
KR20010062325A (ko) 다결정 실리콘 층, 그 성장 방법 및 반도체 장치
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
Aoyama et al. Surface cleaning for Si epitaxy using photoexcited fluorine gas
JP3922674B2 (ja) シリコンウエハの製造方法
WO2023100578A1 (ja) 単結晶ダイヤモンド膜の形成方法
JP2012121749A (ja) SiC半導体自立基板及びSiC半導体電子デバイス
JP2003528443A5 (ko)
KR100233146B1 (ko) 다결정 실리콘의 제조 방법
JP3055158B2 (ja) 炭化珪素半導体膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee