JP3055158B2 - 炭化珪素半導体膜の製造方法 - Google Patents
炭化珪素半導体膜の製造方法Info
- Publication number
- JP3055158B2 JP3055158B2 JP2243873A JP24387390A JP3055158B2 JP 3055158 B2 JP3055158 B2 JP 3055158B2 JP 2243873 A JP2243873 A JP 2243873A JP 24387390 A JP24387390 A JP 24387390A JP 3055158 B2 JP3055158 B2 JP 3055158B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sic
- substrate
- silicon carbide
- carbide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はシリコン基板上に炭化珪素単結晶膜をヘテロ
エピタキシャル成長させて炭化珪素半導体膜を製造する
方法に関するもので、特にSi（111）基板面上にβ型SiC
（111）単結晶膜をヘテロエピタキシャル成長させて炭
化珪素半導体膜を製造する方法に関するものである。
エピタキシャル成長させて炭化珪素半導体膜を製造する
方法に関するもので、特にSi（111）基板面上にβ型SiC
（111）単結晶膜をヘテロエピタキシャル成長させて炭
化珪素半導体膜を製造する方法に関するものである。
（従来の技術） SiCはバンドギャップが2.4〜3.3eVと広く、熱的、化
学的、機械的安定性が高く、さらに放射線照射に対して
も強い特性を持つことから、耐環境性半導体や高出力半
導体、高周波動作半導体として期待され、β型SiC（10
0）単結晶を用いたショットキー障壁ダイオード、pn接
合ダイオード、電界効果トランジスタ等の電子素子が開
発されている。
学的、機械的安定性が高く、さらに放射線照射に対して
も強い特性を持つことから、耐環境性半導体や高出力半
導体、高周波動作半導体として期待され、β型SiC（10
0）単結晶を用いたショットキー障壁ダイオード、pn接
合ダイオード、電界効果トランジスタ等の電子素子が開
発されている。
β型SiC（100）膜を製造する方法としては、気相成長
法（常圧CVD法）によってシリコン（Si）基板上にヘテ
ロエピタキシャル成長させる方法が知られている。この
方法では、大面積で、安価に安定して供給されているSi
基板を用いることができる利点があるが、SiとSiCの格
子定数が約20％も異なっているため、Si基板上に直接Si
Cを成膜してもエピタキシャル膜は生成しない。
法（常圧CVD法）によってシリコン（Si）基板上にヘテ
ロエピタキシャル成長させる方法が知られている。この
方法では、大面積で、安価に安定して供給されているSi
基板を用いることができる利点があるが、SiとSiCの格
子定数が約20％も異なっているため、Si基板上に直接Si
Cを成膜してもエピタキシャル膜は生成しない。
そこで、格子不整合を緩和するために炭化プロセスを
行った後SiCを成膜する方法が提案されている（Appl.Ph
ys.Lett.,42（1983）P.460〜462）。この炭化プロセス
は炭化水素ガス雰囲気下において基板を加熱して、基板
表面に極薄いSiC層を形成するもので、その後SiH4やSiH
2Cl2などのSi源原料ガスとC2H2やC3H8などの炭素源原料
ガスを用いてSiC成長を行うものである。
行った後SiCを成膜する方法が提案されている（Appl.Ph
ys.Lett.,42（1983）P.460〜462）。この炭化プロセス
は炭化水素ガス雰囲気下において基板を加熱して、基板
表面に極薄いSiC層を形成するもので、その後SiH4やSiH
2Cl2などのSi源原料ガスとC2H2やC3H8などの炭素源原料
ガスを用いてSiC成長を行うものである。
しかし、得られた膜の特性は、電子移動度が高いにも
かかわらず電子素子用半導体として充分満足できるもの
ではなく、化合物半導体で一般的に現れるアンチフェイ
ズドメイン（APD）やSi基板とSiC膜の格子定数の違いに
由来する欠陥が多く、また表面凹凸が大きくなる問題が
あった。
かかわらず電子素子用半導体として充分満足できるもの
ではなく、化合物半導体で一般的に現れるアンチフェイ
ズドメイン（APD）やSi基板とSiC膜の格子定数の違いに
由来する欠陥が多く、また表面凹凸が大きくなる問題が
あった。
一方β型SiC（111）エピタキシャル膜を用いた半導体
素子については、β型SiC（100）と同等以上の高い電子
移動度を有することが期待され、また、β型SiC（111）
エピタキシャル膜を用いることにより、APDに由来する
欠陥や表面凹凸の低減も期待されている。
素子については、β型SiC（100）と同等以上の高い電子
移動度を有することが期待され、また、β型SiC（111）
エピタキシャル膜を用いることにより、APDに由来する
欠陥や表面凹凸の低減も期待されている。
β型SiC（111）単結晶膜を含むことを特徴とする炭化
珪素半導体素子が提案されている（特開昭63−283014号
公報）。SiC（111）を用いてpn接合ダイオードおよびシ
ョットキー障壁ゲート型電界効果トランジスタを製造
し、逆方向バイアス印加時の漏れ電流の少ない良好な特
性が得られたとしている。しかし、一般的に、β型SiC
（100）膜が良好に成長する条件ではβ型SiC（111）エ
ピタキシャル膜はうまく成長しない。また、β型SiC（1
11）単結晶膜のエピタキシャル成長する条件範囲が狭い
ため、成膜の制御性が悪く、再現性に欠けるという欠点
があった。さらに、従来の常圧CVD法によって成膜した
β型SiC（111）膜では、エピタキシャル膜が得られるも
のの、微小なクラックが発生したり、全体的にモザイク
化しやすいため、膜特性として、キャリアの移動度が低
下する欠点があった。また、内部応力のためにSi基板の
そりが大きくなったり、モザイク化に伴って膜表面凹凸
が激しくなったりするため、良好な特性を有する平滑な
膜が得られる面積は極めて小さく、電子素子作製に適さ
ないという欠点があった。
珪素半導体素子が提案されている（特開昭63−283014号
公報）。SiC（111）を用いてpn接合ダイオードおよびシ
ョットキー障壁ゲート型電界効果トランジスタを製造
し、逆方向バイアス印加時の漏れ電流の少ない良好な特
性が得られたとしている。しかし、一般的に、β型SiC
（100）膜が良好に成長する条件ではβ型SiC（111）エ
ピタキシャル膜はうまく成長しない。また、β型SiC（1
11）単結晶膜のエピタキシャル成長する条件範囲が狭い
ため、成膜の制御性が悪く、再現性に欠けるという欠点
があった。さらに、従来の常圧CVD法によって成膜した
β型SiC（111）膜では、エピタキシャル膜が得られるも
のの、微小なクラックが発生したり、全体的にモザイク
化しやすいため、膜特性として、キャリアの移動度が低
下する欠点があった。また、内部応力のためにSi基板の
そりが大きくなったり、モザイク化に伴って膜表面凹凸
が激しくなったりするため、良好な特性を有する平滑な
膜が得られる面積は極めて小さく、電子素子作製に適さ
ないという欠点があった。
また、特開昭63−276273号公報では、Si（111）単結
晶基板面に形成された段差または凹凸に対応して分断さ
れた各平坦面上に成長されたβ型SiC（111）膜を用いる
ことにより、成長層内で内部応力の低減された結晶性の
良いSiC単結晶を用いたSiC電子素子を得ることができた
としている。しかし、段差または凹凸加工を施すことに
より発生するSi基板の欠陥が、その上にSiCを成長させ
る際の核発生起点になるため、また、SiCが成長される
べき平坦面以外の側面などの基板から不必要なSi成分が
SiC成長表面に供給されるため、膜が多結晶化しやすく
なり、特に平坦面の周辺部で著しく膜質が低下する。ま
た、生成したSiC膜の特性のばらつきが激しいという欠
点を有する。
晶基板面に形成された段差または凹凸に対応して分断さ
れた各平坦面上に成長されたβ型SiC（111）膜を用いる
ことにより、成長層内で内部応力の低減された結晶性の
良いSiC単結晶を用いたSiC電子素子を得ることができた
としている。しかし、段差または凹凸加工を施すことに
より発生するSi基板の欠陥が、その上にSiCを成長させ
る際の核発生起点になるため、また、SiCが成長される
べき平坦面以外の側面などの基板から不必要なSi成分が
SiC成長表面に供給されるため、膜が多結晶化しやすく
なり、特に平坦面の周辺部で著しく膜質が低下する。ま
た、生成したSiC膜の特性のばらつきが激しいという欠
点を有する。
さらに、特開昭62−36813号、同62−155512号および
同63−25914号公報にSi（111）基板上に減圧CVD法によ
るβ型SiC（111）膜の生成方法が提案されている。80To
rr以下の圧力、900℃〜1100℃の基板温度条件下におい
てSiHCl3とC3H8ガスを用いてSiCを成長させるものであ
り、低温でSiCが成長できる利点がある。しかし、低温
条件下であるため、活性種が表面で充分マイグレーショ
ンしにくく、膜質がモザイク化しやすい。さらに、Si活
性種同士が反応しやすくなるため、Siクラスターが膜中
に混在しやすくなり、高品質で電子素子作製に必要な充
分な厚さの膜を生成することが難しい欠点があった。表
面凹凸の大きい膜はMOS構造素子を製造する過程で酸化
層が均一に形成できなかったり、pn接合界面、電極との
界面が良好に形成できないため、ブレークダウン電圧が
低下したり、リーク電流が増加するなどの電子素子特性
の低下の原因となり好ましくない。
同63−25914号公報にSi（111）基板上に減圧CVD法によ
るβ型SiC（111）膜の生成方法が提案されている。80To
rr以下の圧力、900℃〜1100℃の基板温度条件下におい
てSiHCl3とC3H8ガスを用いてSiCを成長させるものであ
り、低温でSiCが成長できる利点がある。しかし、低温
条件下であるため、活性種が表面で充分マイグレーショ
ンしにくく、膜質がモザイク化しやすい。さらに、Si活
性種同士が反応しやすくなるため、Siクラスターが膜中
に混在しやすくなり、高品質で電子素子作製に必要な充
分な厚さの膜を生成することが難しい欠点があった。表
面凹凸の大きい膜はMOS構造素子を製造する過程で酸化
層が均一に形成できなかったり、pn接合界面、電極との
界面が良好に形成できないため、ブレークダウン電圧が
低下したり、リーク電流が増加するなどの電子素子特性
の低下の原因となり好ましくない。
（発明が解決しようとする課題） 本発明の目的は、平滑性に優れ、モザイク化やAPDな
どに伴う欠陥が少ない良好な半導体特性を有するβ型Si
C（111）ヘテロエピタキシャル膜から成る炭化珪素半導
体膜の製造方法を提供することにある。
どに伴う欠陥が少ない良好な半導体特性を有するβ型Si
C（111）ヘテロエピタキシャル膜から成る炭化珪素半導
体膜の製造方法を提供することにある。
また本発明の他の目的は該β型SiC（111）エピタキシ
ャル膜から成る炭化珪素半導体膜を大面積で再現性良く
安定して製造する方法を提供することにある。
ャル膜から成る炭化珪素半導体膜を大面積で再現性良く
安定して製造する方法を提供することにある。
（課題を解決するための手段） 上記目的を達成する本発明の炭化珪素半導体膜の製造
方法はシリコン（111）基板上に熱分解法によりβ型SiC
（111）ヘテロエピタキシャル膜を成膜するに当り、炭
素源原料ガスとして１つ以上の塩素原子で置換された炭
化水素ガスを用いることを特徴とする。
方法はシリコン（111）基板上に熱分解法によりβ型SiC
（111）ヘテロエピタキシャル膜を成膜するに当り、炭
素源原料ガスとして１つ以上の塩素原子で置換された炭
化水素ガスを用いることを特徴とする。
本発明において炭素源原料ガスとして用いられる１つ
以上の塩素原子で置換された炭化水素ガスとしては、た
とえばCH3Cl、CH2Cl2、CHCl3Cl、C2H5Cl、C2H4Cl2、C2H
2Cl2などが挙げられる。好ましくは、常温で気体である
CH3、C2H5Clや液体であるが100℃以下で充分な蒸気圧が
得られるCH2Cl2、CHCl3が流量制御の容易さから用いら
れる。
以上の塩素原子で置換された炭化水素ガスとしては、た
とえばCH3Cl、CH2Cl2、CHCl3Cl、C2H5Cl、C2H4Cl2、C2H
2Cl2などが挙げられる。好ましくは、常温で気体である
CH3、C2H5Clや液体であるが100℃以下で充分な蒸気圧が
得られるCH2Cl2、CHCl3が流量制御の容易さから用いら
れる。
次にSi源原料ガスとしては、モノシラン（SiH4）、ジ
シラン（Si2H5）などを用いることができる。またキャ
リアーガスはH2やArなどの不活性ガスを用いるとこがで
きる また、本発明の製造方法に用いられる原料ガスは導入
されるガス中のC/Si元素比が0.05以上50以下であるのが
好ましい。より好ましくは0.5以上10以下が良い。0.05
より小さいと成膜速度が低下し、多結晶化するので好ま
しくない。また50より大では生成した膜中のキャリア濃
度が増加し、pn制御性が悪くなるので好ましくない。
シラン（Si2H5）などを用いることができる。またキャ
リアーガスはH2やArなどの不活性ガスを用いるとこがで
きる また、本発明の製造方法に用いられる原料ガスは導入
されるガス中のC/Si元素比が0.05以上50以下であるのが
好ましい。より好ましくは0.5以上10以下が良い。0.05
より小さいと成膜速度が低下し、多結晶化するので好ま
しくない。また50より大では生成した膜中のキャリア濃
度が増加し、pn制御性が悪くなるので好ましくない。
本発明の製造方法における基板温度は900℃以上が好
ましい。900℃より低いと多結晶化し膜特性が低下して
好ましくない。基板温度の上限は、Si基板を用いる場
合、Siの融点（1420℃）で制限される。
ましい。900℃より低いと多結晶化し膜特性が低下して
好ましくない。基板温度の上限は、Si基板を用いる場
合、Siの融点（1420℃）で制限される。
本発明においてはシリコン基板としてはSi（111）基
板を用いるのが好ましいが、該基板はちょうど（111）
面を示す基板でも、わずかに（111）面から傾いたオフ
（off）基板でも用いることができる。
板を用いるのが好ましいが、該基板はちょうど（111）
面を示す基板でも、わずかに（111）面から傾いたオフ
（off）基板でも用いることができる。
本発明により得られるβ型SiC（111）エピタキシャル
膜は表面粗さ（Ra）が600Å以下である。Raが600Åより
大であるとMOS構造素子を製造する際の酸化層が均一に
生成できなかったり、金属電極を均一に形成できなかっ
たりするため素子特性が低下して好ましくないものとな
る。
膜は表面粗さ（Ra）が600Å以下である。Raが600Åより
大であるとMOS構造素子を製造する際の酸化層が均一に
生成できなかったり、金属電極を均一に形成できなかっ
たりするため素子特性が低下して好ましくないものとな
る。
また本発明により得られるβ型SiC（111）エピタキシ
ャル膜は、N,P,Asなどのｎ型ドーバンドやB,Al,Gaなど
のｐ型ドーバンドを適宜含有させpn接合ダイオード、ヘ
テロ接合ダイオード、ショットキー障壁ダイオード、電
界効果型トランジスタ、バイボーラトランジスタなどの
電子素子や太陽電池の窓材、発光素子、受光素子などに
使用することができる。
ャル膜は、N,P,Asなどのｎ型ドーバンドやB,Al,Gaなど
のｐ型ドーバンドを適宜含有させpn接合ダイオード、ヘ
テロ接合ダイオード、ショットキー障壁ダイオード、電
界効果型トランジスタ、バイボーラトランジスタなどの
電子素子や太陽電池の窓材、発光素子、受光素子などに
使用することができる。
（実施例） 次に本発明を実施例により説明する。
実施例１ 次に示すように、第１図に示すCVD装置を用いβ型SiC
（111）ヘテロエピタキシャル膜を製造した。先ず反応
管１内にあるグラファイトのサセプター２上にSi（11
1）基板３をセットし、バルブ４を開き反応管内を排気
系によって10-7Torr程度に排気した。次にバルブ４を閉
じてガス導入口５からH2を導入し、バルブ６を開いて反
応管内圧力を760Torrに保った。反応管周囲に設置した
高周波（RF）コイルに高周波電流を流して誘導加熱によ
りサセプターを1200℃に加熱した後、HClガスを３分間
導入してSi基板表面の酸化膜を除去した。一旦サセプタ
ー温度を600℃以下に下げてから表１に示す炭素源原料
ガスを導入し、その後再びサセプター温度を300〜400℃
/minの速度で昇温した。1350℃に到達したらSiH4を導入
した。このとき導入した原料ガス中のC/Si比は表１に示
す値になるように流量を設定した。各条件で膜厚２μｍ
のSiC膜を生成し試料No.1〜３とし、各試料につき評価
した。生成条件および評価結果は表１にまとめて示す。
β型SiC（111）エピタキシャル膜であるかどうかは反応
型高エネルギー電子線回折法（RHEED）によって評価し
た。（110）方向から電子線を入射して測定した試料No.
1の結晶の表面構造を示すRHEEDパターンを第２図に示
す。ストリーク状のパターンが現れたことはエピタキシ
ャル膜が成長していることを示している。また表面粗さ
は触針型表面粗さ計によって測定した。
（111）ヘテロエピタキシャル膜を製造した。先ず反応
管１内にあるグラファイトのサセプター２上にSi（11
1）基板３をセットし、バルブ４を開き反応管内を排気
系によって10-7Torr程度に排気した。次にバルブ４を閉
じてガス導入口５からH2を導入し、バルブ６を開いて反
応管内圧力を760Torrに保った。反応管周囲に設置した
高周波（RF）コイルに高周波電流を流して誘導加熱によ
りサセプターを1200℃に加熱した後、HClガスを３分間
導入してSi基板表面の酸化膜を除去した。一旦サセプタ
ー温度を600℃以下に下げてから表１に示す炭素源原料
ガスを導入し、その後再びサセプター温度を300〜400℃
/minの速度で昇温した。1350℃に到達したらSiH4を導入
した。このとき導入した原料ガス中のC/Si比は表１に示
す値になるように流量を設定した。各条件で膜厚２μｍ
のSiC膜を生成し試料No.1〜３とし、各試料につき評価
した。生成条件および評価結果は表１にまとめて示す。
β型SiC（111）エピタキシャル膜であるかどうかは反応
型高エネルギー電子線回折法（RHEED）によって評価し
た。（110）方向から電子線を入射して測定した試料No.
1の結晶の表面構造を示すRHEEDパターンを第２図に示
す。ストリーク状のパターンが現れたことはエピタキシ
ャル膜が成長していることを示している。また表面粗さ
は触針型表面粗さ計によって測定した。
実施例２ 炭素源原料ガスとしてC2H5Clを用い、導入原料ガス中
C/Si比を表２に示した条件で行った以外は実施例１と同
様の方法によって膜厚３μｍのβ型SiC（111）ヘテロエ
ピタキシャル膜を生成した。これらの試料のSi基板をH
F:HNO3:H2O＝15:15:13の比に調整したエッチング液に浸
漬して除去しSiC膜を単離した。このSiC膜にTi電極を公
知の方法により蒸着形成し、ファンデルポウ（Van der
Pauw）法によって室温のキャリア濃度と移動度を測定し
た。この時得られたSiC膜は全てｎ型であった。また、
表面粗さによる評価結果もまとめて表２に示す。
C/Si比を表２に示した条件で行った以外は実施例１と同
様の方法によって膜厚３μｍのβ型SiC（111）ヘテロエ
ピタキシャル膜を生成した。これらの試料のSi基板をH
F:HNO3:H2O＝15:15:13の比に調整したエッチング液に浸
漬して除去しSiC膜を単離した。このSiC膜にTi電極を公
知の方法により蒸着形成し、ファンデルポウ（Van der
Pauw）法によって室温のキャリア濃度と移動度を測定し
た。この時得られたSiC膜は全てｎ型であった。また、
表面粗さによる評価結果もまとめて表２に示す。
実施例３ 実施例１の試料No.1と同様の条件で生成したのちβ型
SiC（111）ヘテロエピタキシャル膜を用いてショットキ
ー障壁ダイオードを作成した。生成したSiC膜はフッ酸
緩衝液で表面を洗浄し、純水で浄化した。その後、ショ
ットキー障壁用金（Au）電極とオーミックコンタクト用
チタン（Ti）電極を公知の蒸着方法にて形成した。第３
図に作成した素子の構成図を示す。尚第３図において８
はシリコン基板、９はSiC膜、10は金電極、11はチタン
電極を示す。第４図に直径200 μｍのAu電極を用いたと
きの電流−電圧特性を示す。また、Au電極の面積を直径
300 μｍ、500 μｍ、1 mmのものに変えて測定しても、
同程度の整流性が得られた。各面積の電極のとき、10個
測定して同程度の整流性が得られた数を表３に示す。さ
らに、ショットキー障壁用電極として、Au電極の代わり
にPt電極を用いても同様な整流性が得られた。
SiC（111）ヘテロエピタキシャル膜を用いてショットキ
ー障壁ダイオードを作成した。生成したSiC膜はフッ酸
緩衝液で表面を洗浄し、純水で浄化した。その後、ショ
ットキー障壁用金（Au）電極とオーミックコンタクト用
チタン（Ti）電極を公知の蒸着方法にて形成した。第３
図に作成した素子の構成図を示す。尚第３図において８
はシリコン基板、９はSiC膜、10は金電極、11はチタン
電極を示す。第４図に直径200 μｍのAu電極を用いたと
きの電流−電圧特性を示す。また、Au電極の面積を直径
300 μｍ、500 μｍ、1 mmのものに変えて測定しても、
同程度の整流性が得られた。各面積の電極のとき、10個
測定して同程度の整流性が得られた数を表３に示す。さ
らに、ショットキー障壁用電極として、Au電極の代わり
にPt電極を用いても同様な整流性が得られた。
（発明の効果） 以上説明してきたように、本発明による製造方法を用
いることにより、平滑性に優れたβ型SiC（111）ヘテロ
エピタキシャル膜を得ることが可能になった。また本発
明の製造方法を用いることにより、電子移動度の高いβ
型SiC（111）ヘテロエピタキシャル膜を大面積で再現性
良く安定して形成することが可能になった。さらに本発
明による平滑性、均一性に優れたβ型SiC（111）エピタ
キシャル膜を用いることにより、電極面積が大きい場合
においても、リーク電流が小さい良好な整流性を示す素
子が安定して製造できるとともに、素子間の特性のバラ
ツキを少なくすることができるようになった。
いることにより、平滑性に優れたβ型SiC（111）ヘテロ
エピタキシャル膜を得ることが可能になった。また本発
明の製造方法を用いることにより、電子移動度の高いβ
型SiC（111）ヘテロエピタキシャル膜を大面積で再現性
良く安定して形成することが可能になった。さらに本発
明による平滑性、均一性に優れたβ型SiC（111）エピタ
キシャル膜を用いることにより、電極面積が大きい場合
においても、リーク電流が小さい良好な整流性を示す素
子が安定して製造できるとともに、素子間の特性のバラ
ツキを少なくすることができるようになった。
第１図は本発明よるβ型SiC（111）膜の生成に用いた熱
CVD装置の概略図、 第２図は本発明の実施例１により生成したNo.3試料のβ
型SiC（111）膜の結晶の構造を示す反射型高エネルギー
電子線回折パターンの写真、 第３図は実施例３により作製したショットキー障壁ダイ
オードの断面図、 第４図は実施例３により得られたショットキー障壁ダイ
オードの電流−電圧特性図を示す。 １……反応管、２……サセプター ３……シリコン基板、４……バルブ ５……ガス導入口、６……バルブ ７……コイル、８……シリコン基板 ９……β型SiC（111）膜、10……金電極 11……チタン電極
CVD装置の概略図、 第２図は本発明の実施例１により生成したNo.3試料のβ
型SiC（111）膜の結晶の構造を示す反射型高エネルギー
電子線回折パターンの写真、 第３図は実施例３により作製したショットキー障壁ダイ
オードの断面図、 第４図は実施例３により得られたショットキー障壁ダイ
オードの電流−電圧特性図を示す。 １……反応管、２……サセプター ３……シリコン基板、４……バルブ ５……ガス導入口、６……バルブ ７……コイル、８……シリコン基板 ９……β型SiC（111）膜、10……金電極 11……チタン電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−162326（ＪＰ，Ａ) 特開 昭63−283014（ＪＰ，Ａ) 特開 昭63−276273（ＪＰ，Ａ) 特開 昭63−25914（ＪＰ，Ａ) 特開 昭62−155512（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205
Claims (1)
- 【請求項１】シリコン（111）基板上に熱分解法により
β型SiC（111）ヘテロエピタキシャル膜を成膜するに当
り、炭素源原料ガスとしてCH3Cl,CH2Cl2,CHCl3,C2H5Cl,
C2H4Cl2及びC2H2Cl2から成る群より選ばれる少なくとも
１種類の炭化水素ガスを用いることを特徴とする炭化珪
素半導体膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243873A JP3055158B2 (ja) | 1990-09-17 | 1990-09-17 | 炭化珪素半導体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243873A JP3055158B2 (ja) | 1990-09-17 | 1990-09-17 | 炭化珪素半導体膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04124815A JPH04124815A (ja) | 1992-04-24 |
| JP3055158B2 true JP3055158B2 (ja) | 2000-06-26 |
Family
ID=17110252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243873A Expired - Fee Related JP3055158B2 (ja) | 1990-09-17 | 1990-09-17 | 炭化珪素半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055158B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306676A (en) * | 1993-03-09 | 1994-04-26 | Lanxide Technology Company, Lp | Silicon carbide bodies and methods of making the same |
| SE9502249D0 (sv) * | 1995-06-21 | 1995-06-21 | Abb Research Ltd | Converter circuitry having at least one switching device and circuit module |
-
1990
- 1990-09-17 JP JP2243873A patent/JP3055158B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04124815A (ja) | 1992-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912063A (en) | Growth of beta-sic thin films and semiconductor devices fabricated thereon | |
| Nishino et al. | Epitaxial growth and electric characteristics of cubic SiC on silicon | |
| US4855254A (en) | Method of growing a single crystalline β-SiC layer on a silicon substrate | |
| CA1297390C (en) | Method of epitaxially growing gallium arsenide on silicon | |
| CN111725072B (zh) | 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法 | |
| JPS6346039B2 (ja) | ||
| JP7290135B2 (ja) | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 | |
| Green et al. | High‐quality homoepitaxial silicon films deposited by rapid thermal chemical vapor deposition | |
| CN108428618A (zh) | 基于石墨烯插入层结构的氮化镓生长方法 | |
| JPH0513342A (ja) | 半導体ダイヤモンド | |
| JP2000001398A (ja) | 炭化けい素半導体基板の製造方法 | |
| JP3055158B2 (ja) | 炭化珪素半導体膜の製造方法 | |
| Wu et al. | The growth and characterization of silicon/silicon carbide heteroepitaxial films on silicon substrates by rapid thermal chemical vapor deposition | |
| WO2023079880A1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| JPH0952798A (ja) | 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板 | |
| JP4283478B2 (ja) | 電子素子基板上へのＳｉＣ単結晶の成長方法 | |
| US20100187539A1 (en) | Compound semiconductor epitaxial wafer and fabrication method thereof | |
| JPH02194620A (ja) | 半導体薄膜の結晶成長方法 | |
| JPH07183231A (ja) | 半導体基板およびその製造方法 | |
| US6500256B2 (en) | Single crystal silicon layer, its epitaxial growth method and semiconductor device | |
| JP2704223B2 (ja) | 半導体素子 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JP2649221B2 (ja) | 堆積膜形成法 | |
| Hsieh et al. | Dopant‐enhanced low‐temperature epitaxial growth of in situ doped silicon by rapid thermal processing chemical vapor deposition | |
| JPH07130981A (ja) | 半導体電子放出素子およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |