JPH04124815A - 炭化珪素半導体膜の製造方法 - Google Patents

炭化珪素半導体膜の製造方法

Info

Publication number
JPH04124815A
JPH04124815A JP24387390A JP24387390A JPH04124815A JP H04124815 A JPH04124815 A JP H04124815A JP 24387390 A JP24387390 A JP 24387390A JP 24387390 A JP24387390 A JP 24387390A JP H04124815 A JPH04124815 A JP H04124815A
Authority
JP
Japan
Prior art keywords
film
sic
substrate
susceptor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24387390A
Other languages
English (en)
Other versions
JP3055158B2 (ja
Inventor
Keiko Ikoma
生駒 圭子
Mikiya Shinohara
幹弥 篠原
Mitsugi Yamanaka
貢 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2243873A priority Critical patent/JP3055158B2/ja
Publication of JPH04124815A publication Critical patent/JPH04124815A/ja
Application granted granted Critical
Publication of JP3055158B2 publication Critical patent/JP3055158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はシリコン基板上に炭化珪素単結晶膜をヘテロエ
ピタキシャル成長させて炭化珪素半導体膜を製造する方
法に関するもので、特に5i(111)基板面上にβu
sic(111)単結晶膜をヘテロエピタキシャル成長
させて炭化珪素半導体膜を製造する方法に関するもので
ある。
(従来の技術) SiCはバンドギャップか2.4〜3.3eVと広く、
熱的、化学的、機械的安定性が高く、さらに放射線照射
に対しても強い特性を持つ二とから、耐環境性半導体や
高出力半導体、高周波動作半導体として期待され、β型
5iC(100)単結晶を用いたショットキー障壁ダイ
オード、pn接合ダイオード、電界効果トランジスタ等
の電子素子が開発されている。
β型5iC(100)膜を製造する方法としては、気相
成長法(常圧CVD法)によってシリコン(Si)基板
上にヘテロエピタキシャル成長させる方法か知られてい
る。二の方法では、大面積で、安価に安定して供給され
ているSi基板を用いることかできる利点かあるか、S
iとSiCの格子定数か約20%も異なっているため、
81基板上に直接SiCを成膜してもエピタキシャル膜
は生成しない。
そこで、格子不整合を緩和するために炭化プロセスを行
った後SiCを成膜する方法か提案されている(App
l、Phys、Lett、、 42(1983) P、
460〜462)。
二の炭化プロセスは炭化水素ガス雰囲気下において基板
を加熱して、基板表面に極薄いSiC層を形成するもの
て、その後5IH4や5iH2C12などのSi源原料
ガスとc21(2やC,H,なとの炭素源原料ガスを用
いてSiC成長を行うものである。
しかし、得られた膜の特性は、電子移動度か高いにもか
かわらず電子素子用半導体として充分満足できるもので
はなく、化合物半導体で一般的に現れるアンチフェイズ
ドメイン(APD)やSi基板とSiC膜の格子定数の
違いに由来する欠陥か多く、また表面凹凸か大きくなる
問題があった。
一方β型5iC(111)エピタキシャル膜を用いた半
導体素子については、β型5iC(100)と同等以上
の高い電子移動度を有することか期待され、また、β型
5iC(111)エピタキシャル膜を用いることにより
、APDに由来する欠陥や表面凹凸の低減も期待されて
いる。
β型SiC,(111)単結晶膜を含むことを特徴とす
る炭化珪素半導体素子か提案されている(特開昭63−
283014号公報) 。5in(111)を用いてp
n接合ダイオードおよびショットキー障壁ゲート型電界
効果トランジスタを製造し、逆方向バイアス印加時の漏
れ電流の少ない良好な特性か得られたとしている。しか
し、一般的に、β型5iC(100)膜か良好に成長す
る条件ではβ型5iC(III)エピタキシャル膜はう
まく成長しない。また、β型5iC(III)単結晶膜
のエピタキシャル膜長する条件範囲か狭いため、成膜の
制御性か悪(、再現性に欠けるという欠点かあった。さ
らに、従来の常圧CVD法によって成膜したβ型5iC
(111)膜では、エピタキシャル膜か得られるものの
、微小なりラックか発生したり、全体的にモザイク化し
やすいため、膜特性として、キャリアの移動度か低下す
る欠点かあった。また、内部応力のためにSi基板のそ
りか大きくなったり、モザイク化に伴って膜表面凹凸か
激し・(なったりするため、良好な特性を有する平滑な
膜か得られる面積は極めて小さく、電子素子作製に適さ
ないという欠点かあった。
また、特開昭63−276273号公報ては、5i(1
11)単結晶基板面に形成された段差または凹凸に対応
して分断された各平坦面上に成長されたβ型5iC(I
ll)膜を用いる二とにより、成長層内て内部応力の低
減された結晶性の良いSiC単結晶を用いたSiC電子
素子を得る二とかできたとしている。しかし、段差また
は凹凸加工を施す二とにより発生する81基板の欠陥か
、その上にSiCを成長させる際の核発生起点になるた
め、また、SiCか成長されるべき平坦面以外の側面な
との基板から不必要なSi成分かSiC成長表面に供給
されるため、膜か多結晶化しやすくなり、特に平坦面の
周辺部で著しく膜質か低下する。また、生成したSiC
膜の特性のほらつきか激しいという欠点を有する。
さらに、特開昭62−36813号、同62−1555
12号および同63−25914号公報に5i(111
)基板上に減圧CVD法によるβ型5iC(111) 
 膜の生成方法か提案されている。80Torr以下の
圧力、900°C〜1100°Cの基板温度条件下にお
いて5iHC13とC3H*ガスを用いてSiCを成長
させるものであり、低温てSiCか成長てきる利点があ
る。しかし、低温条件下であるため、活性種か表面で充
分マイグレーションしにくく、膜質かモザイク化しやす
い。さらに、S1活性種同士か反応しやすくなるため、
Siクラスターか膜中に混在しやすくなり、高品質で電
子素子作製に必要な充分な厚さの膜を生成することか難
しい欠点かあった。表面凹凸の大きい膜はMO3構造素
子を製造する過程て酸化層か均一に形成できなかったり
、pn接合界面、電極との界面か良好に形成てきないた
め、ブレークダウン電圧か低下したり、リーク電流か増
加するなとの電子素子特性の低下の原因となり好まし・
(ない。
(発明か解決しようとする課題) 本発明の目的は、平滑性に優れ、モザイク化やAPDな
どに伴う欠陥か少ない良好な半導体特性を有するβ型S
iC(111)ヘテロエピタキシャル膜から成る炭化珪
素半導体膜の製造方法を提供することにある。
また本発明の他の目的は該β型SiC(111)エピタ
キシャル膜から成る炭化珪素半導体膜を大面積で再現性
良く安定して製造する方法を提供することにある。
(課題を解決するための手段) 上記目的を達成する本発明の炭化珪素半導体膜の製造方
法はシリコン(111)基板上に熱分解法によりβ型5
iC(111)  ヘテロエピタキシャル膜を成膜する
に当り、炭素源原料ガスとして1つ以上の塩素原子て置
換された炭化水素ガスを用いることを特徴とする。
本発明において炭素源原料ガスとして用いられる1つ以
上の塩素原子で置換された炭化水素ガスとしては、たと
えはCLCI 、 CH2Cl2、CHCl3 、CC
l4、C2H5C1,C2H4C12、C2H2Cl2
などか挙げられる。好ましくは、常温て気体であるCH
3Cl 、 C2H5C1や液体であるか100°CJ
J、下で充分な蒸気圧か得られるCH2Cl2、CHC
l3、CCl4か流量制画の容易さから用いられる。
次にSl源原料ガスとしては、モノシラン(SiHn)
、ジシラン(Sl 2H5)などを用いることかできる
。またキャリアーガスはH2や、Arなとの不活性ガス
を用いるとこかできる また、本発明の製造方法に用いられる原料ガスは導入さ
れるガス中のC,/Si元素比か0.05以上50以下
であるのか好ましい。より好ましくは0.5以上10以
下か良い。0.05より小さいと成膜速度か低下し、多
結晶化するので好ましくない。また50より大では生成
した膜中のキャリア濃度か増加し、pn制画性か悪くな
るので好ましくない。
本発明の製造方法における基板温度は900°C以上か
好ましい。900°Cより低いと多結晶化し膜特性か低
下して好ましくない。基板温度の上限は、S】基板を用
いる場合、Siの融点(1420°C)で制限される。
本発明においてはシリコン基板としては5i(111)
基板を用いるのか好ましいか、該基板はちょうと(11
1)面を示す基板でも、わずかに(111)面から傾い
たオフ(off)基板でも用いることができる。
本発明により得られるβ型SiC(111)エピタキシ
ャル膜は表面粗さ(Ra)か600Å以下である。
Raか60OAより大であるとMO3構造素子を製造す
る際の酸化層が均一に生成できなかったり、金属電極を
均一に形成できなかったりするため素子特性か低下して
好ましくないものとなる。
また本発明により得られるβ型SiC(111)エピタ
キシャル膜は、N、  P、 Asなとのn型ドーパン
トやB、 A1.Gaなとのp型トーハンドを適宜含有
させpn接合ダイオード、ペテロ接合ダイオード、ショ
ットキー障壁ダイオード、電界効果型トランジスタ、バ
イポーラトランジスタなとの電子素子や太陽電池の窓材
、発光素子、受光素子などに使用する二とかできる。
(実施例) 次に本発明を実施例により説明する。
実施例1 次に示すように、第1図に示すCVD装置を用いβ型S
iC(111)ヘテロエピタキシャル膜を製造した。先
ず反応管1内にあるグラファイトのサセプター2上に5
i(111)基板3をセットし、パルプ4を開き反応管
内を排気系によって1O−7Torr程度に排気した。
次にパルプ4を閉じてガス導入口5がらH2を導入し、
パルプ6を開いて反応管内圧力を760Torrに保っ
た。反応管周囲に設置した高周波(RF)コイルに高周
波電流を流して誘導加熱によりサセプターを1200°
Cに加熱した後、HCIガスを3分間導入してSi基板
表面の酸化膜を除去した。
旦サセプター温度を600°C以下に下げてから表1に
示す炭素源原料ガスを導入し、その後再びサセプター温
度を300〜400°C/minの速度て昇温した。
1350°Cに到達したら5IH4を導入した。このと
き導入した原料ガス中のC/Si比は表1に示す値にな
るように流量を設定した。各条件て膜厚2μmのSiC
膜を生成し試料魔工〜5とし、各試料につき評価した。
生成条件および評価結果は表1にまとめて示す。β型5
iC(111)エピタキシャル膜であるがどうかは反射
型高エネルギー電子線回折法(RHEED)によって評
価した。(110)方向から電子線を入射して測定した
試料Nα3の結晶の表面構造を示すRHEEDパターン
を第2図に示す。ストリーク状のパターンか現れたこと
はエピタキシャル膜が成長していることを示している。
また表面粗さは触針型表面粗さ計によって測定した。
実施例2 炭素源原料ガスとしてC2H3Ctを用し・、導ノ、原
料ガス中C/Si比を表2に示した条件て行つデこ以外
(よ実施例1と同様の方法によって膜厚3μmのβ型S
iC(111)ヘテロエピタキシャル膜を生成し≠こ。
これらの試料のSi基板をHF:HNO,、・H20=
15 :15 :13の比に調整したエツチング液に浸
漬して除去しSiC膜を単離した。このSiC膜にTi
電極を公知の方法により蒸着形成し、ファンデルポウ(
Van der PaUW)法によって室温のキャリア
濃度と移動度をff、U定した。この時得られたSiC
膜は全てn型であった。また、表面粗さによる評価結果
もまとめて表2に示す。
実施例3 実施例1の試料Nα3と同様の条件で生成したのちβ型
SiC(111)ヘテロエピタキシャル膜を用いてショ
ットキー障壁ダイオードを作成した。生成したSiC膜
はフッ酸緩衝液で表面を洗浄し、純水で浄化した。その
後、ショットキー障壁用金(Au)電極とオーミックコ
ンタクト用チタン(Ti)電極を公知の蒸着方法にて形
成した。第3図に作成した素子の構成図を示す。尚第3
図において8はシリコン基板、9はSiC膜、10は金
電極、11はチタン電極を示す。第4図に直径200μ
mのAu電極を用いたときの電流−電圧特性を示す。ま
た、Au電極の面積を直径300 μm 、5001t
m 、 1 rnmのものに変えて測定しても、同程度
の整流性か得られた。
各面積の電極のとき、10個測定して同程度の整流性か
得られた数を表3に示す。さらに、ショットキー障壁用
電極として、A、u電極の代わりにPt電極を用いても
同様な整流性か得られた。
表 電極面積 (直径μm 整流性か得られた個数/ 測定個数 10/10 10/10 10/10 8/10 (発明の効果) 以上説明してきたように、本発明による製造方法を用い
る二とにより、平滑性に優れたβ型5iC(111)ヘ
テロエピタキシャル膜を得ることか可能になった。また
本発明の製造方法を用いることにより、電子移動度の高
いβ型5iC(111)ヘテロエピタキシャル膜を大面
積で再現性良く安定して形成する二とか可能になった。
さらに本発明による平滑性、均一性に優れたβ型SiC
(Ill)エピタキシャル膜を用いる二とにより、電極
面積か大きい場合においても、リーク電流か小さい良好
な整流性を示す素子か安定して製造できるとともに、素
子間の特性のバラツキを少な・(する二とかできるよう
になった。
【図面の簡単な説明】
第1図は本発明よるβ型5iC(111)膜の生成に用
いた熱CVD装置の概略図、 第2図は本発明の実施例1により生成したNα3試料の
β型5iC(111)膜の結晶の構造を示す反射型高エ
ネルギー電子線回折パターンの写真、第3図は実施例3
により作製したショットキー障壁ダイオードの断面図、 第4図は実施例3により得られたンヨットキー障壁ダイ
オードの電流−電圧特性図を示す。 1・・・反応管      2・・・サセプター3・・
・シリコン基板   4・・・バルブ5・・・ガス導入
口    6・・・バルブ7・・・コイル      
8・・・シリコン基板9・・・β型5iC(111)膜
 IO・・−金電極11・・・チタン電極 1反た管 第2図 第3図 aシリコン基羊反

Claims (1)

    【特許請求の範囲】
  1. 1、シリコン基板上に熱分解法によりβ型SiCヘテロ
    エピタキシャル膜を成膜するに当り、炭素源原料ガスと
    して1つ以上の塩素原子で置換された炭化水素ガスを用
    いることを特徴とする炭化珪素半導体膜の製造方法。
JP2243873A 1990-09-17 1990-09-17 炭化珪素半導体膜の製造方法 Expired - Fee Related JP3055158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2243873A JP3055158B2 (ja) 1990-09-17 1990-09-17 炭化珪素半導体膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2243873A JP3055158B2 (ja) 1990-09-17 1990-09-17 炭化珪素半導体膜の製造方法

Publications (2)

Publication Number Publication Date
JPH04124815A true JPH04124815A (ja) 1992-04-24
JP3055158B2 JP3055158B2 (ja) 2000-06-26

Family

ID=17110252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2243873A Expired - Fee Related JP3055158B2 (ja) 1990-09-17 1990-09-17 炭化珪素半導体膜の製造方法

Country Status (1)

Country Link
JP (1) JP3055158B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020429A1 (en) * 1993-03-09 1994-09-15 Lanxide Technology Company, Lp Silicon carbide bodies and methods of making the same
JP2006149195A (ja) * 1995-06-21 2006-06-08 Cree Inc 変換器回路、少なくとも1つのスイッチング・デバイスを有する回路および回路モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020429A1 (en) * 1993-03-09 1994-09-15 Lanxide Technology Company, Lp Silicon carbide bodies and methods of making the same
JP2006149195A (ja) * 1995-06-21 2006-06-08 Cree Inc 変換器回路、少なくとも1つのスイッチング・デバイスを有する回路および回路モジュール

Also Published As

Publication number Publication date
JP3055158B2 (ja) 2000-06-26

Similar Documents

Publication Publication Date Title
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
KR920004173B1 (ko) 실리콘 기판상에 단결정 β-sic층을 성장시키는 방법
US5709745A (en) Compound semi-conductors and controlled doping thereof
CN111725072B (zh) 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法
CN107419333B (zh) 一种高迁移率铌掺杂氧化锡单晶薄膜的制备方法
CA1297390C (en) Method of epitaxially growing gallium arsenide on silicon
JPS6346039B2 (ja)
JP7290135B2 (ja) 半導体基板の製造方法及びsoiウェーハの製造方法
JPH0513342A (ja) 半導体ダイヤモンド
CN116259534B (zh) 碳化硅外延方法
JP2000001398A (ja) 炭化けい素半導体基板の製造方法
WO2023193409A1 (zh) 非极性AlGaN基深紫外光电探测器外延结构及其制备方法
JP4283478B2 (ja) 電子素子基板上へのSiC単結晶の成長方法
JPH0952798A (ja) 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板
Wu et al. The growth and characterization of silicon/silicon carbide heteroepitaxial films on silicon substrates by rapid thermal chemical vapor deposition
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
JP3055158B2 (ja) 炭化珪素半導体膜の製造方法
JPH07183231A (ja) 半導体基板およびその製造方法
JP2577550B2 (ja) ▲iii▼−▲v▼族化合物半導体単結晶薄膜の不純物添加法
JP2633403B2 (ja) 炭化珪素単結晶の製造方法
JP2649221B2 (ja) 堆積膜形成法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPH03171634A (ja) Fet用電極形成層付エピタキシャルウェーハ
CN114373828A (zh) 一种单晶二维半导体碲化钼薄膜与任意晶格失配单晶基底异质集成的方法
JPS63196082A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees