JP7290135B2 - 半導体基板の製造方法及びｓｏｉウェーハの製造方法 - Google Patents
半導体基板の製造方法及びｓｏｉウェーハの製造方法 Download PDFInfo
- Publication number
- JP7290135B2 JP7290135B2 JP2020083994A JP2020083994A JP7290135B2 JP 7290135 B2 JP7290135 B2 JP 7290135B2 JP 2020083994 A JP2020083994 A JP 2020083994A JP 2020083994 A JP2020083994 A JP 2020083994A JP 7290135 B2 JP7290135 B2 JP 7290135B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- sic single
- film
- substrate
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 164
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000013078 crystal Substances 0.000 claims description 266
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 68
- 229910052710 silicon Inorganic materials 0.000 claims description 68
- 239000010703 silicon Substances 0.000 claims description 68
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 50
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 45
- 229910052799 carbon Inorganic materials 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 42
- 239000007790 solid phase Substances 0.000 claims description 36
- 150000001875 compounds Chemical class 0.000 claims description 10
- 238000010000 carbonizing Methods 0.000 claims description 8
- 239000012808 vapor phase Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 173
- 235000012431 wafers Nutrition 0.000 description 25
- 230000007547 defect Effects 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000348 solid-phase epitaxy Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、シリコン単結晶基板の表面にＳｉＣ単結晶膜を有する半導体基板の製造方法、及び、シリコン単結晶基板とＳｉＣ単結晶膜を有するＳＯＩウェーハに関する。
ＳｉＣ単結晶基板は、Ｓｉ単結晶基板と比較して低損失で高周波特性に優れ、かつ高耐圧、高熱伝導率及び高破壊電界を有する半導体装置を実現することが可能となる材料である。図１３に、主な半導体材料の物性を示す。
特許文献１には、ＳＯＩ基板を炭化水素系ガス雰囲気中で加熱して表面のＳｉ層を単結晶ＳｉＣ膜に変成させ、上記単結晶ＳｉＣ膜をシード層としてエピタキシャル成長させることにより、単結晶ＳｉＣ基板（但し、下地基板がＳＯＩ基板）とすることが開示されている。また、特許文献２には、支持基板として機能する単結晶のシリコン基板の表面全面に、埋め込み酸化膜として機能するシリコン酸化膜（ＳｉＯ２）を形成し、その上にＳｉＣ膜を形成することが開示されている。さらに、特許文献３には、化合物半導体基板の支持基板として、表面に単結晶ＳｉＣ膜を有する半導体基板を用いることが開示されている。
特許文献１には、単結晶ＳｉＣ膜をシード層としてエピタキシャル成長させることにより、単結晶ＳｉＣ層を形成する方法が開示されている。この製造プロセスの場合、第一層目のＳｉ（０．５４３ｎｍ）／３Ｃ－ＳｉＣ（０．４５３ｎｍ）の格子定数不整合率は２０％で、これを緩和するため大量の欠陥が誘発される。このように大量に欠陥が発生したシード上にエピタキシャルを成長させると、シード上の欠陥を起因としたエピ欠陥が発生するという問題がある。エピタキシャル成長であれば、ＳｉＣ単結晶膜の膜厚を厚くすることは可能であるが、低欠陥の結晶性に優れたＳｉＣ単結晶膜を得ることはできなかった。
特許文献２には、埋め込み酸化膜として機能するシリコン酸化膜（ＳｉＯ２）と、その上にＳｉＣ膜そのもの、もしくは、ＳｉＣ結合が混在する格子歪形成用層として機能するＳｉＣ含有層が形成されているＳＯＩ基板が開示されているが、ＳｉＣ単結晶層の形成方法については記載されていない。
特許文献３には、シリコン基板にＳｉＣ単結晶薄膜が形成された基板を支持基板として、ＧａＮを成膜する方法が開示されているが、ＳｉＣ単結晶薄膜はバッファ層として用いられてはいない。また、ＳｉＣ単結晶層そのものの欠陥や、ＳｉＣ単結晶層の形成方法については言及されていない。
また、６００Ｖを超えるような高耐圧用途のＳＯＩパワーＩＣでは、数μｍの厚いＢＯＸ層が必要とされる。このようなＳＯＩパワーデバイスやＲＦデバイスでは、優れた絶縁耐圧特性を有しながら、デバイスの発熱が大きいため、ベース基板側へも放熱させることが求められている。しかし、厚いＳｉＯ２膜は熱伝導が悪く、熱がこもってしまうため、従来はデバイス設計の際に、ＳＯＩ層側のデバイス表面側にメタル電極を設けて、その上側に水冷ヒートシンクなどをセットしていた。このような複雑な構造とするためには、複雑な工程を経る必要があり、コストや生産性の面で不利であった。
このように、ＳｉＣ単結晶膜を有するシリコン単結晶基板において、低欠陥で結晶性が高く、厚膜のＳｉＣ単結晶膜を有するシリコン単結晶基板を製造することが求められていた。また、単純な構造でありながら、リーク電流を最大限抑制でき、かつベース基板側への放熱性が高いＳＯＩウェーハが求められていた。
本発明は、上記問題を解決するためになされたものであり、シリコン単結晶基板上に、低欠陥で結晶性が高く、厚膜のＳｉＣ単結晶膜を形成可能な半導体基板の製造方法、及び、ＳｉＣ単結晶膜を有するシリコン単結晶基板を備えたＳＯＩウェーハを提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、表面にＳｉＣ単結晶膜を有する半導体基板の製造方法であって、シリコン単結晶基板の表面に炭素を付着させる工程と、前記炭素を付着させた前記シリコン単結晶基板の表面を炭化してＳｉＣ単結晶下地膜を形成する工程と、前記ＳｉＣ単結晶下地膜上にアモルファスシリコン膜を形成する工程と、前記ＳｉＣ単結晶下地膜を種結晶として、固相成長により前記アモルファスシリコン膜をＳｉＣ単結晶膜とする工程とを含む半導体基板の製造方法を提供する。
このような半導体基板の製造方法によれば、ＳｉＣ単結晶下地膜上にアモルファスシリコン膜を成長させ、ＲＴＡで炭素注入及び固相成長することによってＳｉＣ単結晶膜を成長させるため、ＳｉＣ単結晶下地膜上の欠陥は、直上に固相成長したＳｉＣ単結晶膜には導入されず、シリコン単結晶基板上に、低欠陥で結晶性が高く、厚膜のＳｉＣ単結晶膜を備えた半導体基板を製造することができる。
このとき、前記シリコン単結晶基板の表面に炭素を付着させる工程において、前記シリコン単結晶基板を、炭素含有雰囲気で８００℃以下のＲＴＡ処理する半導体基板の製造方法とすることができる。
これにより、シリコン単結晶基板表面に、より十分な量でより均一に炭素を付着させることができるため、後工程で結晶性がより高いＳｉＣ単結晶下地膜を形成でき、その上に固相成長で形成するＳｉＣ単結晶膜の結晶性をより高いものとすることができる。
このとき、前記ＳｉＣ単結晶下地膜を形成する工程において、前記シリコン単結晶基板を炭素含有雰囲気で１１５０℃～１３００℃のＲＴＡ処理することにより、７ｎｍ以下の厚さのＳｉＣ単結晶下地膜を形成する半導体基板の製造方法とすることができる。
これにより、結晶性がさらに高いＳｉＣ単結晶下地膜とすることができ、その上に固相成長で形成するＳｉＣ単結晶膜の結晶性をさらに高いものとすることができる。
このとき、前記アモルファスシリコン膜を形成する工程において、前記ＳｉＣ単結晶下地膜の厚さの３倍以下の厚さのアモルファスシリコン膜を、３００～６００℃の成長温度で前記ＳｉＣ単結晶下地膜上に気相成長させる半導体基板の製造方法とすることができる。
アモルファスシリコン膜の厚さをこのような範囲とすれば、より安定してアモルファスの形態を保ったシリコン膜とすることができ、固相成長によりＳｉＣ単結晶膜としたときの結晶性を安定してより高いものとすることができる。
このとき、前記固相成長によりアモルファスシリコン膜をＳｉＣ単結晶膜とする工程において、前記シリコン単結晶基板を、炭素含有雰囲気で１１５０℃～１３００℃のＲＴＡ処理する半導体基板の製造方法とすることができる。
これにより、確実により結晶性の高いＳｉＣ単結晶膜を形成することができる。
このとき、前記アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜をＳｉＣ単結晶膜とする工程とを２回以上繰り返し行う半導体基板の製造方法とすることができる。
これにより、低欠陥で結晶性の高いＳｉＣ単結晶膜を厚く形成することができる。
このとき、前記ＳｉＣ単結晶膜を１５ｎｍより厚く形成する半導体基板の製造方法とすることができる。
本発明に係る半導体基板の製造方法によれば、このような厚さで形成する場合に特に好適であり、低欠陥で結晶性が高く厚いＳｉＣ単結晶膜を得ることができる。
このとき、前記ＳｉＣ単結晶下地膜及び前記ＳｉＣ単結晶膜が３Ｃ－ＳｉＣである半導体基板の製造方法とすることができる。
本発明によれば、このような半導体基板を好適に製造することができる。
このとき、上記半導体基板の製造方法により製造したＳｉＣ単結晶膜を有するシリコン単結晶基板をＳＯＩウェーハのベース基板として用い、ＳＯＩウェーハを製造するＳＯＩウェーハの製造方法とすることができる。
これにより、リーク電流が抑制され、かつ、ベース基板側への放熱性が高いＳＯＩウェーハを製造することができる。
このとき、上記半導体基板の製造方法により製造したＳｉＣ単結晶膜を有するシリコン単結晶基板を出発基板として用い、前記ＳｉＣ単結晶膜上に化合物半導体膜を形成する半導体基板の製造方法とすることができる。
これにより、安価なシリコン単結晶基板を使用し、結晶性の高いＳｉＣ単結晶膜をバッファ層として機能させて、化合物半導体膜を形成することができる。
本発明は、また、支持基板と、該支持基板上の絶縁層と、該絶縁層上のＳＯＩ層とを有し、前記支持基板がシリコン単結晶基板であり、前記絶縁層が３Ｃ－ＳｉＣ単結晶膜からなるものであるＳＯＩウェーハを提供する。
このようなＳＯＩウェーハによれば、リーク電流が抑制され、かつベース基板側への放熱性が高いＳＯＩウェーハとなる。
以上のように、本発明の半導体基板の製造方法によれば、ＳｉＣ単結晶下地膜上にアモルファスシリコン膜を成長させ、ＲＴＡで炭素注入及び固相成長することによってＳｉＣ単結晶膜を成長させるため、ＳｉＣ単結晶下地膜上の欠陥は、直上に固相成長したＳｉＣ単結晶膜には導入されず、シリコン単結晶基板上に低欠陥で結晶性が高く、厚膜のＳｉＣ単結晶膜を備えた半導体基板を製造することが可能となる。また、本発明のＳＯＩウェーハによれば、リーク電流が抑制され、かつベース基板側への放熱性が高いＳＯＩウェーハとなる。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、シリコン単結晶基板上に低欠陥で結晶性が高く、厚膜のＳｉＣ単結晶膜を形成する半導体基板の製造方法、及び、ＳｉＣ単結晶膜を有するシリコン単結晶基板を備えたＳＯＩウェーハが求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、表面にＳｉＣ単結晶膜を有する半導体基板の製造方法であって、シリコン単結晶基板の表面に炭素を付着させる工程と、前記炭素を付着させた前記シリコン単結晶基板の表面を炭化してＳｉＣ単結晶下地膜を形成する工程と、前記ＳｉＣ単結晶下地膜上にアモルファスシリコン膜を形成する工程と、前記ＳｉＣ単結晶下地膜を種結晶として、固相成長により前記アモルファスシリコン膜をＳｉＣ単結晶膜とする工程とを含む半導体基板の製造方法により、シリコン単結晶基板上に、低欠陥で結晶性が高く、厚膜のＳｉＣ単結晶膜を備えた半導体基板を製造することができることを見出し、本発明を完成した。
また、本発明者らは、支持基板と、該支持基板上の絶縁層と、該絶縁層上のＳＯＩ層とを有し、前記支持基板がシリコン単結晶基板であり、前記絶縁層が３Ｃ－ＳｉＣ単結晶膜からなるものであるＳＯＩウェーハにより、リーク電流が抑制され、かつベース基板側への放熱性が高いＳＯＩウェーハとなることを見出し、本発明を完成した。
以下、本発明の一実施形態に係る半導体基板の製造方法及びＳＯＩウェーハ等の各種半導体基板への応用について、図１～３を参照しながら説明する。
本発明者らは、低欠陥で高品質、かつ、厚膜（例えば、１５ｎｍ超）のＳｉＣ単結晶膜を有する半導体基板であれば、ＳＯＩウェーハに適用したときに、リーク電流をより小さくしたり、熱伝導率を向上させることができることや、化合物半導体基板のバッファ層として機能させることができることに着目した。シリコン単結晶基板の表面を炭化することによりＳｉＣ単結晶膜を形成する方法では、厚いＳｉＣ単結晶膜を形成することは困難である。このような課題を解決するために、鋭意調査を行ったところ、シリコン単結晶基板の表面に炭素を付着させ、炭素含有雰囲気のＲＴＡ処理で薄いＳｉＣ単結晶下地膜を形成し、その上に厚いアモルファスシリコン膜を低温で気相成長させ、その後ＲＴＡ処理を行うことで、ＳｉＣ単結晶下地膜を種結晶として、固相成長によりアモルファスシリコンがＳｉＣ単結晶に変化し、結晶性が高く、従来より厚膜のＳｉＣ単結晶膜が得られることを見出した。さらに、ＳｉＣ単結晶膜の表面に、厚いアモルファスシリコンを気相成長させた後、固相成長によりＳｉＣ単結晶に変化させる工程を繰り返すことで、従来では得られなかった、１５ｎｍを超えるような厚い高品質なＳｉＣ単結晶膜を形成できることを見出し、本発明を完成させた。
（半導体基板）
図２に、本発明に係る半導体基板の製造方法により得られる半導体基板を示す。図２に示されるように、半導体基板１０は、シリコン単結晶基板１上に、ＳｉＣ単結晶下地膜３及びＳｉＣ単結晶膜５を有するものである。使用するシリコン単結晶基板１の種類は特に限定されない。また、ＳｉＣ単結晶下地膜３及びＳｉＣ単結晶膜５は、３Ｃ－ＳｉＣとすることができる。このようなＳｉＣ単結晶膜５は、従来のＳｉＣ単結晶膜に比べて、低欠陥で結晶性が高く、厚膜のものである。また、このような半導体基板１０は、下記のように応用することができる。
図２に、本発明に係る半導体基板の製造方法により得られる半導体基板を示す。図２に示されるように、半導体基板１０は、シリコン単結晶基板１上に、ＳｉＣ単結晶下地膜３及びＳｉＣ単結晶膜５を有するものである。使用するシリコン単結晶基板１の種類は特に限定されない。また、ＳｉＣ単結晶下地膜３及びＳｉＣ単結晶膜５は、３Ｃ－ＳｉＣとすることができる。このようなＳｉＣ単結晶膜５は、従来のＳｉＣ単結晶膜に比べて、低欠陥で結晶性が高く、厚膜のものである。また、このような半導体基板１０は、下記のように応用することができる。
（ＳＯＩウェーハ）
図３に、本発明に係るＳＯＩウェーハを示す。図３に示されるように、本発明に係るＳＯＩウェーハ２０は、上記半導体基板１０をベース基板１４として用いたものであり、支持基板１１、絶縁層１２は、それぞれ、半導体基板１０におけるシリコン単結晶基板１、ＳｉＣ単結晶下地膜３及びＳｉＣ単結晶膜５に対応する。そして、絶縁層１２として用いられるＳｉＣ単結晶下地膜３及びＳｉＣ単結晶膜５の上に、ＳＯＩ層１３を有するものである。
図３に、本発明に係るＳＯＩウェーハを示す。図３に示されるように、本発明に係るＳＯＩウェーハ２０は、上記半導体基板１０をベース基板１４として用いたものであり、支持基板１１、絶縁層１２は、それぞれ、半導体基板１０におけるシリコン単結晶基板１、ＳｉＣ単結晶下地膜３及びＳｉＣ単結晶膜５に対応する。そして、絶縁層１２として用いられるＳｉＣ単結晶下地膜３及びＳｉＣ単結晶膜５の上に、ＳＯＩ層１３を有するものである。
３Ｃ－ＳｉＣは、熱伝導度（Ｗ／ｃｍ・Ｋ）がＳｉＯ２に比べて、
３Ｃ－ＳｉＣ／ＳｉＯ２＝４．９／１．３８＝約３．５倍
と高いため、本発明に係るＳＯＩウェーハのように、絶縁層として３Ｃ－ＳｉＣを採用すると、ベース基板側への放熱に優れたものとなり、放熱面で有利なものとなる。従来のような、ＢＯＸ層を備えたＳＯＩウェーハのように、ＳＯＩ層側のデバイス表面側にメタル電極を設けて、その上側に水冷ヒートシンクなどをセットする必要もなくなる。
３Ｃ－ＳｉＣ／ＳｉＯ２＝４．９／１．３８＝約３．５倍
と高いため、本発明に係るＳＯＩウェーハのように、絶縁層として３Ｃ－ＳｉＣを採用すると、ベース基板側への放熱に優れたものとなり、放熱面で有利なものとなる。従来のような、ＢＯＸ層を備えたＳＯＩウェーハのように、ＳＯＩ層側のデバイス表面側にメタル電極を設けて、その上側に水冷ヒートシンクなどをセットする必要もなくなる。
（化合物半導体膜を形成する半導体基板）
図２に示す半導体基板１０を用い、この半導体基板１０の上に、ＩＩＩ－Ｖ族半導体などの化合物半導体膜を設けた半導体基板とすることも可能である。本発明に係る半導体基板の製造方法により製造した半導体基板では、結晶性が高く厚膜のＳｉＣ単結晶膜を備えた半導体基板とできるため、このＳｉＣ単結晶膜をバッファ層として機能させることが可能となる。
図２に示す半導体基板１０を用い、この半導体基板１０の上に、ＩＩＩ－Ｖ族半導体などの化合物半導体膜を設けた半導体基板とすることも可能である。本発明に係る半導体基板の製造方法により製造した半導体基板では、結晶性が高く厚膜のＳｉＣ単結晶膜を備えた半導体基板とできるため、このＳｉＣ単結晶膜をバッファ層として機能させることが可能となる。
（半導体基板の製造方法）
次に、本発明に係る半導体基板の製造方法について説明する。図１は、本発明に係る半導体基板の製造方法の概要を示したフロー図及び概念図である。以下、各工程について説明する。
次に、本発明に係る半導体基板の製造方法について説明する。図１は、本発明に係る半導体基板の製造方法の概要を示したフロー図及び概念図である。以下、各工程について説明する。
まず、シリコン単結晶基板１を準備する（図１の（ａ））。使用するシリコン単結晶基板１は、特に限定されない。例えば、現状、ＧａＮ基板製造用のシリコン基板としてＶ領域のシリコン単結晶基板が使用されているが、このようなシリコン単結晶基板を使用することが可能である。（１００）や（１１１）などの、所定の面方位を有しているシリコン単結晶基板を使用することができる。以下、ＳｉＣ単結晶として、３Ｃ－ＳｉＣ単結晶を形成する例を説明する。
まず、図１の（ｂ）に示すように、シリコン単結晶基板１の表面に炭素２を付着させる工程を行う。この工程を行うことによって、シリコン単結晶基板１の表面に、均一にかつ十分な量の炭素２を付着させることができ、この後に、シリコン単結晶基板１の表面を炭化してＳｉＣ単結晶下地膜を形成する工程で、種結晶として機能し得るＳｉＣ単結晶下地膜を形成することができる。この工程では、シリコン単結晶基板１を、炭素含有雰囲気でＲＴＡ処理することが好ましい。炭素含有雰囲気としては、例えば、ＣＨ４、Ｃ２Ｈ４、Ｃ３Ｈ８等の炭素含有ガスを用い、炭素濃度が１％以上となるような、Ｈ２又はＡｒ＋Ｈ２の混合雰囲気とすることができる。ＲＴＡ処理は、８００℃以下という比較的低温で行うことが好ましく、７００～８００℃、２０～４０秒の処理とすることがより好ましい。
次に、図１の（ｃ）に示すように、炭素２を付着させた前記シリコン単結晶基板１の表面を炭化し３Ｃ－ＳｉＣとして、ＳｉＣ単結晶下地膜３を形成する工程を行う。この工程では、シリコン単結晶基板を炭素含有雰囲気で１１５０℃～１３００℃のＲＴＡ処理することにより、７ｎｍ以下の厚さのＳｉＣ単結晶下地膜３を形成することが好ましい。炭素含有雰囲気としては、例えば、ＣＨ４、Ｃ２Ｈ４、Ｃ３Ｈ８等を用い、炭素濃度が１％以上となるような、Ｈ２又はＡｒ＋Ｈ２の混合雰囲気とすることができる。ＲＴＡ処理は、例えば、１１５０℃以上、１３００℃以下、１０～１００秒の処理とすることがより好ましい。このようなＲＴＡ処理により、シリコン単結晶基板から昇華したＳｉと、表面に付着した炭素（Ｃ）及び雰囲気中の炭素（Ｃ）が反応して、シリコン単結晶基板１の表面に７ｎｍ程度以下の薄いＳｉＣ単結晶下地膜３を形成することができる。
昇華法の場合、Ｓｉ供給が不足になれば、成長が止まる。ＲＴＡ温度が１３００℃の場合は、ＳｉＣ単結晶は７ｎｍ程度まで成長する。また、ＲＴＡ温度が１１５０℃未満の場合は、ＳｉＣ単結晶の厚さは２ｎｍ未満となる。後の工程で、ＳｉＣ単結晶下地膜３を種結晶としてより有効に機能させるためには、２ｎｍ～７ｎｍ程度とすることが好ましい。
次に、図１の（ｄ）に示すように、ＳｉＣ単結晶下地膜３上にアモルファスシリコン膜４を形成する工程を行う。この工程では、ＣＶＤ装置を用い、シラン系ガス（例えば、モノシラン、トリクロロシラン等）の原料ガスを供給し、３００℃～６００℃でアモルファスシリコンを気相成長させることができる。このとき形成するアモルファスシリコン膜４の厚さは、ＳｉＣ単結晶下地膜３の厚さの３倍以下の厚さとすることが好ましい。このような厚さであれば、安定してアモルファスシリコン膜４を形成することができ、その後のＲＴＡ処理によって、安定して結晶性の高いＳｉＣ単結晶とすることができる。
次に、図１の（ｅ）に示すように、固相成長により前記アモルファスシリコン膜４を３Ｃ－ＳｉＣに変換し、ＳｉＣ単結晶膜５とする工程を行う。この工程では、アモルファスシリコン膜４が形成された後のシリコン単結晶基板を、炭素含有雰囲気で１１５０℃以上、１３００℃以下の温度でＲＴＡ処理することが好ましい。ＲＴＡ処理時間は、１０～６０秒とすることができる。また、この場合の炭素含有雰囲気は、シリコン単結晶基板１の表面に炭素２を付着させる工程と同等の雰囲気とすることができる。このようにして、ＳｉＣ単結晶下地膜３が種結晶となり、アモルファスシリコン膜４中のＳｉと、雰囲気中のＣが反応しながら固相成長し、アモルファスシリコンがＳｉＣ単結晶構造に変化する。
このときのメカニズムは明確ではないが、アモルファスシリコンの昇華温度が単結晶シリコンより低く、雰囲気中の炭素（Ｃ）がアモルファスシリコン中に拡散することで、昇華したＳｉとＣが反応して、ＳｉＣ単結晶下地膜３の接触面から上方にＳｉＣ単結晶の固相成長が進行するものと推測している。このとき、アモルファスシリコンが３Ｃ－ＳｉＣ単結晶に結晶構造が変化しても種結晶（ＳｉＣ単結晶下地膜３）と結晶構造が同じであるので、熱膨張係数の違いによる応力を受けず高品質のＳｉＣ単結晶膜５とすることができる。
この後、さらに厚膜とする場合には、再び、図１の（ｄ）のアモルファスシリコン膜４を形成する工程に戻り、アモルファスシリコン膜４を形成する工程と、図１の（ｅ）の固相成長によりアモルファスシリコン膜４をＳｉＣ単結晶膜５とする工程とを、２回以上繰り返して、目的とするＳｉＣ単結晶の厚さとすることができ、結晶性が高く厚膜のＳｉＣ単結晶膜を得ることができる。このとき、アモルファスシリコン膜４を形成する工程では、下地のＳｉＣ単結晶の厚さが最初の厚さより厚くなっているので、アモルファスシリコン膜４を形成する工程と固相成長によりアモルファスシリコン膜４をＳｉＣ単結晶膜５とする工程とを繰り返す工程では、１回で形成するＳｉＣ単結晶の厚さをより厚くすることもでき、少ない工程でより厚いアモルファスシリコン膜を形成することができる。このようにすれば、例えば１５ｎｍ以上の厚さを有するＳｉＣ単結晶膜５を形成することができる。
このようにして、図１の（ｆ）に示すように、シリコン単結晶基板１上に低欠陥で結晶性の高いＳｉＣ単結晶膜５を備えた半導体基板１０を得ることができる。ＳｉＣ単結晶下地膜３上にアモルファスシリコン膜４を成長させ、ＲＴＡで炭素注入及び固相成長することによってＳｉＣ単結晶膜５を成長させるため、ＳｉＣ単結晶下地膜３上の欠陥は、直上に固相成長したＳｉＣ単結晶膜５には導入されず、シリコン単結晶基板１上に、低欠陥で結晶性が高く、厚膜のＳｉＣ単結晶膜５を備えた半導体基板となる。
このようにして得られた、ＳｉＣ単結晶膜５を有するシリコン単結晶基板１をＳＯＩウェーハのベース基板とし、ＳｉＣ単結晶膜を絶縁膜に適用することにより、リーク電流を最大限に抑制させ、また、良好な熱伝導のＳＯＩウェーハが得られる。なお、ＳＯＩウェーハの製造方法は、特に限定されない。
また、ＳｉＣ単結晶膜５を有するシリコン単結晶基板１を、従来のＧａＮ基板やＺｎＯ基板に代えて出発基板として用い、ＳｉＣ単結晶膜５上に化合物半導体膜を形成することもできる。この場合、ＳｉＣ単結晶膜５をバッファ層として機能させることが可能となり、これにより、結晶性の高い化合物半導体膜を形成することが可能となる。なお、化合物半導体膜の形成方法は特に限定されず。ＭＯＣＶＤ法やＨＶＰＥ法などを採用することができる。
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
以下の仕様のシリコン単結晶基板を準備した（実施例、比較例共通）。
直径２００ｍｍ、面方位（１００）、Ｐ型、通常抵抗、
酸素濃度：１２ｐｐｍａ（ＪＥＩＴＡ）、
結晶領域：Ｖ領域。
直径２００ｍｍ、面方位（１００）、Ｐ型、通常抵抗、
酸素濃度：１２ｐｐｍａ（ＪＥＩＴＡ）、
結晶領域：Ｖ領域。
（実施例１）
図４に示すフローで、シリコン単結晶基板上に３Ｃ－ＳｉＣ単結晶膜を形成した。
図４に示すフローで、シリコン単結晶基板上に３Ｃ－ＳｉＣ単結晶膜を形成した。
まず、シリコン単結晶基板表面に炭素を付着させる工程を、ＲＴＡ処理により行った。ＲＴＡ処理では、室温から８００℃に昇温し、ＲＴＡ処理条件を、
保持温度：８００℃、
保持時間：２０秒、
雰囲気：ＣＨ４／（Ａｒ＋Ｈ２）、炭素濃度１．４％、
とした。
保持温度：８００℃、
保持時間：２０秒、
雰囲気：ＣＨ４／（Ａｒ＋Ｈ２）、炭素濃度１．４％、
とした。
次に、炭素を付着させたシリコン単結晶基板の表面を炭化して、シリコン単結晶基板の表面に薄い３Ｃ－ＳｉＣ単結晶下地膜を形成する工程を、ＲＴＡ処理により行った。ＲＴＡ処理条件は、
保持温度：１２００℃、
保持時間：１０秒、
雰囲気：ＣＨ４／（Ａｒ＋Ｈ２）、炭素濃度１．４％、
とした。これにより、厚さ２ｎｍの３Ｃ－ＳｉＣ単結晶膜（下地膜）が形成できた。
保持温度：１２００℃、
保持時間：１０秒、
雰囲気：ＣＨ４／（Ａｒ＋Ｈ２）、炭素濃度１．４％、
とした。これにより、厚さ２ｎｍの３Ｃ－ＳｉＣ単結晶膜（下地膜）が形成できた。
次に、３Ｃ－ＳｉＣ単結晶膜上に、厚さ５ｎｍ狙いで、アモルファスシリコン膜を形成する工程（１回目）を行った。ＣＶＤ装置を用い、成膜条件を、
原料ガス：ＳｉＨ４、
成長温度：５３０℃、
成長時間：２．５分、
として気相成長を行いアモルファスシリコン成膜した。成長速度は２ｎｍ／分だった。これにより、厚さ５～６ｎｍのアモルファスシリコン膜を形成した。
原料ガス：ＳｉＨ４、
成長温度：５３０℃、
成長時間：２．５分、
として気相成長を行いアモルファスシリコン成膜した。成長速度は２ｎｍ／分だった。これにより、厚さ５～６ｎｍのアモルファスシリコン膜を形成した。
次に、固相成長により、アモルファスシリコン膜から３Ｃ－ＳｉＣ単結晶膜を形成する工程（１回目）を行った。ここでは、固相成長工程中の多結晶化を防止するため、単段のＲＴＡ処理を採用した。ＲＴＡ処理条件は、
昇温：６００℃から１１５０℃に、昇温レート５０℃／秒、
保持温度：１１５０℃、
保持時間：３０秒、
雰囲気：ＣＨ４／（Ａｒ＋Ｈ２）、炭素濃度１．４％、
とした。１回目の固相成長後の３Ｃ－ＳｉＣ単結晶膜の膜厚は、６．８ｎｍだった。
昇温：６００℃から１１５０℃に、昇温レート５０℃／秒、
保持温度：１１５０℃、
保持時間：３０秒、
雰囲気：ＣＨ４／（Ａｒ＋Ｈ２）、炭素濃度１．４％、
とした。１回目の固相成長後の３Ｃ－ＳｉＣ単結晶膜の膜厚は、６．８ｎｍだった。
次に、２回目のアモルファスシリコン膜の形成、２回目の固相成長による３Ｃ－ＳｉＣ単結晶膜の形成を、それぞれ１回目と同様の条件で行った。２回目の固相成長後の３Ｃ－ＳｉＣ単結晶膜の膜厚は、１２．３ｎｍだった。
得られた３Ｃ－ＳｉＣ単結晶膜の断面ＴＥＭ観察を実施したところ、図５に示すように、厚膜の３Ｃ－ＳｉＣ単結晶膜が形成できたことがわかる。
次に、得られた３Ｃ－ＳｉＣ単結晶膜の結晶性の評価を行った。このとき、ＸＲＤ Ｉｎ－Ｐｌａｎｅを用い、試料表面に対して全反射条件となるＸ線入射角近傍で面内方向に２θ／φ走査することで、数ｎｍの極薄膜でも高感度で回折線を検出することができる（試料表面に垂直な結晶面からの検出）。その結果、図６に示すように、Ｓｉ（４００）面に、３Ｃ－ＳｉＣ（２００）面と（４００）面が確認された。
なお、実施例１においては、上述のとおり、シリコン単結晶基板の炭化により厚さ２ｎｍの３Ｃ－ＳｉＣ単結晶下地膜を形成し、その後、厚さ５ｎｍのアモルファスシリコンの形成と固相成長による３Ｃ－ＳｉＣ単結晶膜への変換を２回繰り返している。一方、上で説明したような、各段階での３Ｃ－ＳｉＣ単結晶膜の厚さと、ＴＥＭ観察写真（図５の拡大像）から確認できる各層の厚さが、一見、一致（対応）していないように見える。これは、固相成長のメカニズムによるものである。すなわち、ＳｉＣ単結晶下地膜の上に形成したアモルファスシリコンを、固相成長によりＳｉＣ単結晶膜に変換する反応では、アモルファスシリコンへの炭素（Ｃ）の供給は、下地側及び気相側（アモルファスシリコンの表面側）の両側から行われる。これにより、外見上（ＴＥＭ像では）、固相成長により形成されるＳｉＣ単結晶膜と、ＳｉＣ単結晶下地膜との区別（境界）が明確でなくなる。１回目の固相成長が終わった段階では、上記のとおり、ＳｉＣ単結晶膜全体として厚さ６．８ｎｍ程度で形成された状態となっている。その後、２回目のアモルファスシリコンの形成と固相成長を行うと、１回目と同様のメカニズムでＳｉＣ単結晶膜の形成が進行する。２回目の固相成長が終わった段階では、ＳｉＣ単結晶膜全体として１２．３ｎｍ形成された状態となっているが、２回目の固相成長で形成されたＳｉＣ単結晶膜は、下層側からの炭素の供給による下層側での成長と、表面側（気相）からの炭素の供給による表面側での固相成長が同時に進行する。下層側での成長は、下層側のＳｉＣ単結晶を取り込むようにも進行するため、２回の固相成長を行った後にＴＥＭ観察を行うと、外見上、１回目の固相成長が終わった段階で６．８ｎｍ形成されていたＳｉＣ単結晶膜は薄くなる（図５の拡大像の「５．０ｎｍ」に対応）のと同時に、２回目の固相成長で形成されたＳｉＣ単結晶膜の表面側で、気相からの炭素の供給により表面側に向けて成長したＳｉＣ単結晶膜（図５の拡大像の「１．５ｎｍ」に対応）が観察されるようになるのである。これは、下記の実施例２のデータでも同様である。
（実施例２）
図７に示すフローで、シリコン単結晶基板上に、３Ｃ－ＳｉＣ単結晶膜を形成した。固相成長によりアモルファスシリコン膜から３Ｃ－ＳｉＣ単結晶膜を形成する工程におけるＲＴＡ処理（１回目、２回目）の条件を、保持温度：１２００℃としたこと以外は、実施例１と同様にして、３Ｃ－ＳｉＣ単結晶膜の形成、評価を行った。１回目の固相成長後の３Ｃ－ＳｉＣ単結晶膜の膜厚は８．８ｎｍとなり、２回目の固相成長後の３Ｃ－ＳｉＣ単結晶膜は１６．８ｎｍとなった。
図７に示すフローで、シリコン単結晶基板上に、３Ｃ－ＳｉＣ単結晶膜を形成した。固相成長によりアモルファスシリコン膜から３Ｃ－ＳｉＣ単結晶膜を形成する工程におけるＲＴＡ処理（１回目、２回目）の条件を、保持温度：１２００℃としたこと以外は、実施例１と同様にして、３Ｃ－ＳｉＣ単結晶膜の形成、評価を行った。１回目の固相成長後の３Ｃ－ＳｉＣ単結晶膜の膜厚は８．８ｎｍとなり、２回目の固相成長後の３Ｃ－ＳｉＣ単結晶膜は１６．８ｎｍとなった。
得られた３Ｃ－ＳｉＣ単結晶膜の断面ＴＥＭ観察を実施したところ、図８に示すように、厚膜の３Ｃ－ＳｉＣ単結晶膜が形成できたことがわかる。
得られた３Ｃ－ＳｉＣ単結晶膜の結晶性の評価を行ったところ、図９に示すように、実施例１と同様に、Ｓｉ（４００）面に、３Ｃ－ＳｉＣ（２００）面と（４００）面が確認された。
（比較例）
図１０に示すフローで、実施例１，２のアモルファスシリコン膜の形成及び固相成長による３Ｃ－ＳｉＣ単結晶膜の形成を行わずに、炭素含有雰囲気によるＲＴＡ処理を繰り返して３Ｃ－ＳｉＣ単結晶膜を形成した。
まず、ＲＴＡ処理条件を、
保持温度：１２００℃、
保持時間：１０秒、
雰囲気：ＣＨ４／（Ａｒ＋Ｈ２）、炭素濃度２．０％、
として１回目のＲＴＡ処理を行ったところ、約２ｎｍの３Ｃ－ＳｉＣ単結晶膜が形成できた。その後、保持時間：３０秒としたこと以外は１回目と同じ条件のＲＴＡ処理を、２回繰り返して行った。比較例で得られた３Ｃ－ＳｉＣ単結晶膜の断面ＴＥＭ観察結果を、図１１に示す。比較例のように、ＲＴＡ処理によるシリコン単結晶基板の炭化でＳｉＣ単結晶膜を形成した場合には、複数回繰り返しても、合計２．５ｎｍの厚さしか形成することができなかった。また、結晶性の評価を行った結果を図１２に示す。
図１０に示すフローで、実施例１，２のアモルファスシリコン膜の形成及び固相成長による３Ｃ－ＳｉＣ単結晶膜の形成を行わずに、炭素含有雰囲気によるＲＴＡ処理を繰り返して３Ｃ－ＳｉＣ単結晶膜を形成した。
まず、ＲＴＡ処理条件を、
保持温度：１２００℃、
保持時間：１０秒、
雰囲気：ＣＨ４／（Ａｒ＋Ｈ２）、炭素濃度２．０％、
として１回目のＲＴＡ処理を行ったところ、約２ｎｍの３Ｃ－ＳｉＣ単結晶膜が形成できた。その後、保持時間：３０秒としたこと以外は１回目と同じ条件のＲＴＡ処理を、２回繰り返して行った。比較例で得られた３Ｃ－ＳｉＣ単結晶膜の断面ＴＥＭ観察結果を、図１１に示す。比較例のように、ＲＴＡ処理によるシリコン単結晶基板の炭化でＳｉＣ単結晶膜を形成した場合には、複数回繰り返しても、合計２．５ｎｍの厚さしか形成することができなかった。また、結晶性の評価を行った結果を図１２に示す。
実施例１，２と比較例の対比からわかるように、本発明の実施例によれば、シリコン単結晶基板上に、低欠陥で結晶性が高く、厚膜のＳｉＣ単結晶膜を容易に形成できる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…シリコン単結晶基板、 ２…付着させた炭素、 ３…ＳｉＣ単結晶下地膜、
４…アモルファスシリコン、 ５…ＳｉＣ単結晶膜、 １０…半導体基板、
１１…支持基板、 １２…絶縁層、 １３…ＳＯＩ層、 １４…ベース基板、
２０…ＳＯＩウェーハ。
４…アモルファスシリコン、 ５…ＳｉＣ単結晶膜、 １０…半導体基板、
１１…支持基板、 １２…絶縁層、 １３…ＳＯＩ層、 １４…ベース基板、
２０…ＳＯＩウェーハ。
Claims (10)
- 表面にＳｉＣ単結晶膜を有する半導体基板の製造方法であって、
シリコン単結晶基板の表面に炭素を付着させる工程と、
前記炭素を付着させた前記シリコン単結晶基板の表面を炭化してＳｉＣ単結晶下地膜を形成する工程と、
前記ＳｉＣ単結晶下地膜上にアモルファスシリコン膜を形成する工程と、
前記ＳｉＣ単結晶下地膜を種結晶として、固相成長により前記アモルファスシリコン膜をＳｉＣ単結晶膜とする工程とを含むことを特徴とする半導体基板の製造方法。 - 前記シリコン単結晶基板の表面に炭素を付着させる工程において、前記シリコン単結晶基板を、炭素含有雰囲気で８００℃以下のＲＴＡ処理することを特徴とする請求項１に記載の半導体基板の製造方法。
- 前記ＳｉＣ単結晶下地膜を形成する工程において、前記シリコン単結晶基板を炭素含有雰囲気で１１５０℃～１３００℃のＲＴＡ処理することにより、７ｎｍ以下の厚さのＳｉＣ単結晶下地膜を形成することを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
- 前記アモルファスシリコン膜を形成する工程において、前記ＳｉＣ単結晶下地膜の厚さの３倍以下の厚さのアモルファスシリコン膜を、３００～６００℃の成長温度で前記ＳｉＣ単結晶下地膜上に気相成長させることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体基板の製造方法。
- 前記固相成長によりアモルファスシリコン膜をＳｉＣ単結晶膜とする工程において、前記シリコン単結晶基板を、炭素含有雰囲気で１１５０℃～１３００℃のＲＴＡ処理することを特徴とする請求項１から請求項４のいずれか一項に記載の半導体基板の製造方法。
- 前記アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜をＳｉＣ単結晶膜とする工程とを２回以上繰り返し行うことを特徴とする請求項１から請求項５のいずれか一項に記載の半導体基板の製造方法。
- 前記ＳｉＣ単結晶膜を１５ｎｍより厚く形成することを特徴とする請求項１から請求項６のいずれか一項に記載の半導体基板の製造方法。
- 前記ＳｉＣ単結晶下地膜及び前記ＳｉＣ単結晶膜が３Ｃ－ＳｉＣであることを特徴とする請求項１から請求項７のいずれか一項に記載の半導体基板の製造方法。
- 請求項１から請求項８のいずれか一項に記載の半導体基板の製造方法により製造したＳｉＣ単結晶膜を有するシリコン単結晶基板をＳＯＩウェーハのベース基板として用い、ＳＯＩウェーハを製造することを特徴とするＳＯＩウェーハの製造方法。
- 請求項１から請求項８のいずれか一項に記載の半導体基板の製造方法により製造したＳｉＣ単結晶膜を有するシリコン単結晶基板を出発基板として用い、前記ＳｉＣ単結晶膜上に化合物半導体膜を形成することを特徴とする半導体基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020083994A JP7290135B2 (ja) | 2020-05-12 | 2020-05-12 | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 |
| TW110109452A TW202142746A (zh) | 2020-05-12 | 2021-03-17 | 半導體基板之製造方法、soi晶圓之製造方法及soi晶圓 |
| CN202110442064.7A CN113658848A (zh) | 2020-05-12 | 2021-04-23 | 半导体基板的制造方法、soi晶圆的制造方法及soi晶圆 |
| JP2023061847A JP2023089079A (ja) | 2020-05-12 | 2023-04-06 | Ｓｏｉウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020083994A JP7290135B2 (ja) | 2020-05-12 | 2020-05-12 | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023061847A Division JP2023089079A (ja) | 2020-05-12 | 2023-04-06 | Ｓｏｉウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021180225A JP2021180225A (ja) | 2021-11-18 |
| JP7290135B2 true JP7290135B2 (ja) | 2023-06-13 |
Family
ID=78476948
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020083994A Active JP7290135B2 (ja) | 2020-05-12 | 2020-05-12 | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 |
| JP2023061847A Pending JP2023089079A (ja) | 2020-05-12 | 2023-04-06 | Ｓｏｉウェーハ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023061847A Pending JP2023089079A (ja) | 2020-05-12 | 2023-04-06 | Ｓｏｉウェーハ |
Country Status (3)
| Country | Link |
|---|---|
| JP (2) | JP7290135B2 (ja) |
| CN (1) | CN113658848A (ja) |
| TW (1) | TW202142746A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023082528A (ja) * | 2021-12-02 | 2023-06-14 | 信越半導体株式会社 | 単結晶ダイヤモンド膜の形成方法 |
| JP2024042982A (ja) * | 2022-09-16 | 2024-03-29 | 信越半導体株式会社 | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
| CN116525420B (zh) * | 2023-06-09 | 2023-12-19 | 中电科先进材料技术创新有限公司 | 在硅片表面生长3C-SiC薄层的方法及3C-SiC层 |
| CN116525535B (zh) * | 2023-06-09 | 2024-01-30 | 中电科先进材料技术创新有限公司 | 一种多层化soi基板的制备方法及soi基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123675A (ja) | 2005-10-31 | 2007-05-17 | Air Water Inc | 単結晶ＳｉＣ基板の製造方法 |
| JP2010278215A (ja) | 2009-05-28 | 2010-12-09 | Seiko Epson Corp | 炭化シリコン膜の製造方法 |
| JP2011225421A (ja) | 2010-03-29 | 2011-11-10 | Air Water Inc | 単結晶３Ｃ−ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ−ＳｉＣ基板 |
| JP2011529632A (ja) | 2008-07-29 | 2011-12-08 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 真性ダイアモンド層及びドープダイアモンド層で被覆されたセミコンダクター・オン・インシュレータ基板 |
-
2020
- 2020-05-12 JP JP2020083994A patent/JP7290135B2/ja active Active
-
2021
- 2021-03-17 TW TW110109452A patent/TW202142746A/zh unknown
- 2021-04-23 CN CN202110442064.7A patent/CN113658848A/zh active Pending
-
2023
- 2023-04-06 JP JP2023061847A patent/JP2023089079A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123675A (ja) | 2005-10-31 | 2007-05-17 | Air Water Inc | 単結晶ＳｉＣ基板の製造方法 |
| JP2011529632A (ja) | 2008-07-29 | 2011-12-08 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 真性ダイアモンド層及びドープダイアモンド層で被覆されたセミコンダクター・オン・インシュレータ基板 |
| JP2010278215A (ja) | 2009-05-28 | 2010-12-09 | Seiko Epson Corp | 炭化シリコン膜の製造方法 |
| JP2011225421A (ja) | 2010-03-29 | 2011-11-10 | Air Water Inc | 単結晶３Ｃ−ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ−ＳｉＣ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023089079A (ja) | 2023-06-27 |
| JP2021180225A (ja) | 2021-11-18 |
| TW202142746A (zh) | 2021-11-16 |
| CN113658848A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7290135B2 (ja) | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 | |
| JP2007511892A (ja) | 緩和シリコンゲルマニウム層のエピタキシャル成長 | |
| JP5254195B2 (ja) | 基板上に単結晶半導体層を作製する方法 | |
| JP3776374B2 (ja) | ＳｉＣ単結晶の製造方法，並びにエピタキシャル膜付きＳｉＣウエハの製造方法 | |
| US10283356B2 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
| CN106169497B (zh) | 碳化硅基板以及碳化硅基板的制造方法 | |
| TW201005141A (en) | Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate | |
| US10686041B2 (en) | Solid phase epitaxy of 3C-SiC on Si(001) | |
| JP2006253617A (ja) | ＳｉＣ半導体およびその製造方法 | |
| JP4283478B2 (ja) | 電子素子基板上へのＳｉＣ単結晶の成長方法 | |
| JP2013211442A (ja) | 窒化物半導体エピタキシャルウェハの製造方法 | |
| JP6927429B2 (ja) | ＳｉＣエピタキシャル基板の製造方法 | |
| Arslan et al. | The effect of SixNy interlayer on the quality of GaN epitaxial layers grown on Si (1 1 1) substrates by MOCVD | |
| JP2020038968A (ja) | 半導体積層構造体の製造方法及び半導体積層構造体 | |
| JP4766642B2 (ja) | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 | |
| WO2023100578A1 (ja) | 単結晶ダイヤモンド膜の形成方法 | |
| JP7259906B2 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| WO2023037838A1 (ja) | 窒化物半導体基板の製造方法 | |
| JP7218832B1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| CN114438595B (zh) | 一种利于提高散热性的氮化镓外延生长方法 | |
| JP2010225733A (ja) | 半導体基板の製造方法 | |
| JP3055158B2 (ja) | 炭化珪素半導体膜の製造方法 | |
| Tsai et al. | The development of the process for low-temperature surface carbonization of Si (111) substrate and the subsequent growth of 3C-SiC epitaxial buffer layer | |
| JP2004165502A (ja) | 窒化物系化合物半導体結晶成長方法 | |
| JPH11228297A (ja) | 立方晶炭化珪素単結晶薄膜の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210326 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230515 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7290135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |