CN113658848A - 半导体基板的制造方法、soi晶圆的制造方法及soi晶圆 - Google Patents
半导体基板的制造方法、soi晶圆的制造方法及soi晶圆 Download PDFInfo
- Publication number
- CN113658848A CN113658848A CN202110442064.7A CN202110442064A CN113658848A CN 113658848 A CN113658848 A CN 113658848A CN 202110442064 A CN202110442064 A CN 202110442064A CN 113658848 A CN113658848 A CN 113658848A
- Authority
- CN
- China
- Prior art keywords
- single crystal
- film
- sic single
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 179
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000013078 crystal Substances 0.000 claims abstract description 214
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 57
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 50
- 239000007790 solid phase Substances 0.000 claims abstract description 43
- 238000010000 carbonizing Methods 0.000 claims abstract description 7
- 150000001875 compounds Chemical class 0.000 claims description 10
- 230000007547 defect Effects 0.000 abstract description 22
- 239000010408 film Substances 0.000 description 217
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
本发明提供一种可在单晶硅基板上形成低缺陷、高结晶性、厚膜的SiC单晶膜的半导体基板的制造方法。所述半导体基板的制造方法为表面具有SiC单晶膜的半导体基板的制造方法，其包括：使碳附着于单晶硅基板的表面的工序；使附着了所述碳的所述单晶硅基板的表面碳化而形成SiC单晶底层膜的工序；在所述SiC单晶底层膜上形成非晶硅膜的工序；以所述SiC单晶底层膜为晶种，通过固相生长将所述非晶硅膜制成SiC单晶膜的工序。
Description
技术领域
本发明涉及一种在单晶硅基板的表面具有SiC单晶膜的半导体基板的制造方法、及具有单晶硅基板和SiC单晶膜的SOI晶圆。
背景技术
SiC单晶基板，较之Si单晶基板损耗低、高频特性优异，且为可实现具有高耐压、高导热率及高击穿场强的半导体装置的材料。图13中示出了主要的半导体材料的物性。
专利文献1中公开了将SOI基板在烃类气体气氛中加热而使表面的Si层转化成单晶SiC膜，将上述单晶SiC膜作为种晶层并使其外延生长，从而制成单晶SiC基板(其中，底层基板为SOI基板)。此外，专利文献2中公开了在作为支撑基板而发挥功能的单晶硅基板的整个表面上形成作为嵌入氧化膜而发挥功能的氧化硅膜(SiO2)，并在其之上形成SiC膜。进一步，专利文献3中公开了将表面具有单晶SiC膜的半导体基板用作化合物半导体基板的支撑基板。
现有技术文献
专利文献
专利文献1：日本特开2007-123675号公报
专利文献2：日本特开2008-41830号公报
专利文献3：日本特开2014-76925号公报
发明内容
本发明要解决的技术问题
专利文献1中公开了一种通过将单晶SiC膜作为种晶层并使其外延生长从而形成单晶SiC层的方法。在该制造工艺的情况下，第一层的Si(0.543nm)/3C-SiC(0.453nm)的晶格常数失配率为20％，为了缓和该情形而引发了大量的缺陷。若在这样产生大量缺陷的种晶上外延生长，则存在产生起因于种晶上的缺陷的外延缺陷等问题。虽然通过外延生长可增加SiC单晶膜的膜厚，但无法获得低缺陷的结晶性良好的SiC单晶膜。
专利文献2中公开了一种SOI基板，其形成有作为嵌入氧化膜而发挥功能的氧化硅膜(SiO2)、及该氧化硅膜上的SiC膜本身或混合存在SiC键的作为晶格应变形成用层而发挥功能的含SiC层，但并没有记载SiC单晶层的形成方法。
专利文献3中公开了将在硅基板上形成有SiC单晶薄膜的基板作为支撑基板，将GaN成膜的方法，但SiC单晶薄膜并未被用作缓冲层。此外，并未提及SiC单晶层本身的缺陷、SiC单晶层的形成方法。
此外，对于超过600V的高耐压用途的SOI功率IC，需要数μm厚的BOX层。这样的SOI功率器件或RF器件具有优异的绝缘耐压特性，但器件放热多，因此要求向基底基板侧散热。然而，厚SiO2膜的导热差，导致热量积蓄，因此以往在设计器件时，会在SOI层侧的器件表面侧设置金属电极，并在其上侧设置水冷散热器等。为了制成这样复杂的结构，需要经过复杂的工序，在成本、生产率方面是不利的。
由此，对于具有SiC单晶膜的单晶硅基板，谋求制造具有低缺陷、高结晶性、厚膜的SiC单晶膜的单晶硅基板。此外，谋求结构简单，可最大限度地抑制泄露电流且向基底基板侧的散热性高的SOI晶圆。
本发明是为了解决上述问题而完成的，其目的在于提供一种可在单晶硅基板上形成低缺陷、高结晶性、厚膜的SiC单晶膜的半导体基板的制造方法，及具备具有SiC单晶膜的单晶硅基板的SOI晶圆。
解决技术问题的技术手段
本发明是为了实现上述目的而成的，本发明提供一种半导体基板的制造方法，其为表面具有SiC单晶膜的半导体基板的制造方法，其包括：使碳附着于单晶硅基板的表面的工序；使附着了所述碳的所述单晶硅基板的表面碳化而形成SiC单晶底层膜的工序；在所述SiC单晶底层膜上形成非晶硅膜的工序；以所述SiC单晶底层膜为晶种，通过固相生长将所述非晶硅膜制成SiC单晶膜的工序。
根据这样的半导体基板的制造方法，使非晶硅膜在SiC单晶底层膜上生长并以RTA进行碳注入及固相生长，从而使SiC单晶膜生长，因此SiC单晶底层膜上的缺陷并不会导入在正上方固相生长的SiC单晶膜中，能够制造在单晶硅基板上具有低缺陷、高结晶性、厚膜的SiC单晶膜的半导体基板。
此时，可设为下述半导体基板的制造方法：在所述使碳附着于单晶硅基板的表面的工序中，在含碳气氛下对所述单晶硅基板进行800℃以下的RTA处理。
由此，能够以更充分的量使碳更均匀地附着于单晶硅基板表面，因此可在后续工序中形成结晶性更高的SiC单晶底层膜，从而能够进一步提高在其之上以固相生长形成的SiC单晶膜的结晶性。
此时，可设为下述半导体基板的制造方法：在所述形成SiC单晶底层膜的工序中，通过在含碳气氛下对所述单晶硅基板进行1150℃～1300℃的RTA处理，能够形成厚度为7nm以下的SiC单晶底层膜。
由此，能够制成结晶性更高的SiC单晶底层膜，从而能够进一步提高在其之上以固相生长形成的SiC单晶膜的结晶性。
此时，可设为下述半导体基板的制造方法：在所述形成非晶硅膜的工序中，于300～600℃的生长温度下在所述SiC单晶底层膜上气相生长出非晶硅膜，所述非晶硅膜的厚度为所述SiC单晶底层膜的厚度的3倍以下。
若将非晶硅膜的厚度设为这样的范围，则能够形成更稳定地保持非晶形态的硅膜，从而能够更稳定地提高通过固相生长制成SiC单晶膜时的结晶性。
此时，可设为下述半导体基板的制造方法：在所述通过固相生长将非晶硅膜制成SiC单晶膜的工序中，在含碳气氛下对所述单晶硅基板进行1150℃～1300℃的RTA处理。
由此，能够切实地形成结晶性更高的SiC单晶膜。
此时，可设为下述半导体基板的制造方法：重复进行2次以上所述形成非晶硅膜的工序、及所述将非晶硅膜制成SiC单晶膜的工序。
由此，能够较厚地形成低缺陷、高结晶性的SiC单晶膜。
此时，可设为下述半导体基板的制造方法：以比15nm厚的方式形成所述SiC单晶膜。
若为本发明的半导体基板的制造方法，则特别适合以这样的厚度形成，能够获得低缺陷、高结晶性的厚的SiC单晶膜。
此时，可设为下述半导体基板的制造方法：所述SiC单晶底层膜及所述SiC单晶膜为3C-SiC。
根据本发明，能够适宜地制造这样的半导体基板。
此时，可设为下述SOI晶圆的制造方法：将通过上述半导体基板的制造方法制造的具有SiC单晶膜的单晶硅基板用作SOI晶圆的基底基板，制造SOI晶圆。
由此，能够制造可抑制泄露电流且向基底基板侧的散热性高的SOI晶圆。
此时，可设为下述半导体基板的制造方法：将通过上述半导体基板的制造方法制造的具有SiC单晶膜的单晶硅基板用作起始基板，并在所述SiC单晶膜上形成化合物半导体膜。
由此，能够使用低价的单晶硅基板，使结晶性高的SiC单晶膜作为缓冲层而发挥功能，形成化合物半导体膜。
此外，本发明提供一种SOI晶圆，其具备支撑基板、该支撑基板上的绝缘层及该绝缘层上的SOI层；所述支撑基板为单晶硅基板；所述绝缘层由3C-SiC单晶膜构成。
若为这样的SOI晶圆，则可成为可抑制泄露电流且向基底基板侧的散热性高的SOI晶圆。
发明效果
如上所述，根据本发明的半导体基板的制造方法，使非晶硅膜在SiC单晶底层膜上生长并以RTA进行碳注入及固相生长，从而使SiC单晶膜生长，因此SiC单晶底层膜上的缺陷并不会导入在正上方固相生长的SiC单晶膜中，能够制造在单晶硅基板上具备低缺陷、高结晶性、厚膜的SiC单晶膜的半导体基板。此外，若为本发明的SOI晶圆，则可成为可抑制泄露电流且向基底基板侧的散热性高的SOI晶圆。
附图说明
图1示出了本发明的半导体基板的制造方法的流程图及概念图。
图2示出了通过本发明的半导体基板的制造方法获得的半导体基板。
图3示出了本发明的SOI晶圆。
图4示出了实施例1的流程图。
图5示出了实施例1中获得的3C-SiC单晶膜截面的TEM观察结果。
图6示出了实施例1中获得的3C-SiC单晶膜的结晶性评价结果。
图7示出了实施例2的流程图。
图8示出了实施例2中获得的3C-SiC单晶膜截面的TEM观察结果。
图9示出了实施例2中获得的3C-SiC单晶膜的结晶性评价结果。
图10示出了比较例的流程图。
图11示出了比较例中获得的3C-SiC单晶膜截面的TEM观察结果。
图12示出了比较例中获得的3C-SiC单晶膜的结晶性评价结果。
图13示出了主要的半导体材料的物性。
附图标记说明
1：单晶硅基板；2：附着的碳；3：SiC单晶底层膜；4：非晶硅；5：SiC单晶膜；10：半导体基板；11：支撑基板；12：绝缘层；13：SOI层；14：基底基板；20：SOI晶圆。
具体实施方式
以下，对本发明进行详细说明，但本发明并不限定于此。
如上所述，谋求在单晶硅基板上形成低缺陷、高结晶性、厚膜的SiC单晶膜的半导体基板的制造方法，及具备具有SiC单晶膜的单晶硅基板的SOI晶圆。
本申请的发明人对上述技术问题反复进行了认真研究，结果发现通过下述半导体基板的制造方法，能够制造在单晶硅基板上具备低缺陷、高结晶性、厚膜的SiC单晶膜的半导体基板，从而完成了本发明。所述半导体基板的制造方法为表面具有SiC单晶膜的半导体基板的制造方法，其包括：使碳附着于单晶硅基板的表面的工序；使附着了所述碳的所述单晶硅基板的表面碳化而形成SiC单晶底层膜的工序；在所述SiC单晶底层膜上形成非晶硅膜的工序；以所述SiC单晶底层膜为晶种，通过固相生长将所述非晶硅膜制成SiC单晶膜的工序。
此外，本申请的发明人发现下述SOI晶圆可成为可抑制泄露电流且向基底基板侧的散热性高的SOI晶圆，从而完成了本发明。所述SOI晶圆具有支撑基板、该支撑基板上的绝缘层、及该绝缘层上的SOI层，所述支撑基板为单晶硅基板，所述绝缘层由3C-SiC单晶膜构成。
以下，参考图1～3对本发明的一个实施方案的半导体基板的制造方法及在SOI晶圆等的各种半导体基板中的应用进行说明。
本申请的发明人着眼于：若为具有低缺陷、高质量、且厚膜(例如超过15nm)的SiC单晶膜的半导体基板，则在适用于SOI晶圆时，可进一步减小泄露电流、提高导热率，或可作为化合物半导体基板的缓冲层而发挥功能。在通过将单晶硅基板的表面碳化而形成SiC单晶膜的方法中，不易形成厚的SiC单晶膜。为了解决这样的技术问题，进行了认真研究，结果发现：使碳附着于单晶硅基板的表面，通过含碳气氛的RTA处理形成薄的SiC单晶底层膜，在其之上于低温下气相生长出厚的非晶硅膜，然后进行RTA处理，由此将SiC单晶底层膜作为晶种，通过固相生长将非晶硅转化成SiC单晶，可获得结晶性高、膜比以往厚的SiC单晶膜。进一步，还发现了通过重复进行在SiC单晶膜的表面气相生长出厚的非晶硅后，通过固相生长转化成SiC单晶的工序，可获得以往未能获得的超过15nm的厚的高质量SiC单晶膜，从而完成了本发明。
(半导体基板)
图2中示出了通过本发明的半导体基板的制造方法获得的半导体基板。如图2所示，半导体基板10在单晶硅基板1上具有SiC单晶底层膜3及SiC单晶膜5。所使用的单晶硅基板1的种类没有特别限定。此外，可将SiC单晶底层膜3及SiC单晶膜5设为3C-SiC。与以往的SiC单晶膜相比，这样的SiC单晶膜5为低缺陷、高结晶性、厚膜的SiC单晶膜。此外，能够以下述方式应用这样的半导体基板10。
(SOI晶圆)
图3中示出了本发明的SOI晶圆。如图3所示，本发明的SOI晶圆20中，将上述半导体基板10用作基底基板14；支撑基板11、绝缘层12分别对应于半导体基板10中的单晶硅基板1、SiC单晶底层膜3及SiC单晶膜5。并且，在用作绝缘层12的SiC单晶底层膜3及SiC单晶膜5上具有SOI层13。
3C-SiC的导热率(W/cm·K)比SiO2高：
3C-SiC/SiO2＝4.9/1.38＝约3.5倍，
因此若如本发明的SOI晶圆那样采用3C-SiC作为绝缘层，则向基底基板侧的散热优异，在散热方面是有利的。无需如以往具备BOX层的SOI晶圆那样在SOI层侧的器件表面侧设置金属电极，并在其上侧设置水冷散热器等。
(形成化合物半导体膜的半导体基板)
也可使用图2所示的半导体基板10，制成在该半导体基板10上设置了IIIV族半导体等的化合物半导体膜的半导体基板。通过本发明的半导体基板的制造方法制造的半导体基板，由于能够形成具备结晶性高、厚膜的SiC单晶膜的半导体基板，因此可将该SiC单晶膜作为缓冲层而发挥功能。
(半导体基板的制造方法)
接着，对本发明的半导体基板的制造方法进行说明。图1为示出了本发明的半导体基板的制造方法的概要的流程图及概念图。以下，对各工序进行说明。
首先，准备单晶硅基板1(图1(a))。所使用的单晶硅基板1没有特别限定。例如，可使用下述单晶硅基板，即目前作为GaN基板制造用的硅基板而使用的V区域的单晶硅基板。可使用具有(100)或(111)等规定的面取向的单晶硅基板。以下，以形成3C-SiC单晶作为SiC单晶的例子进行说明。
首先，如图1(b)所示，进行使碳2附着于单晶硅基板1的表面的工序。通过进行该工序，可使碳2均匀且以充足的量附着在单晶硅基板1的表面，然后，在通过使单晶硅基板1的表面碳化而形成SiC单晶底层膜的工序中，能够形成可作为晶种发挥功能的SiC单晶底层膜。在该工序中，优选在含碳气氛下对单晶硅基板1进行RTA处理。作为含碳气氛，例如，可使用CH4、C2H4、C3H8等含碳气体，制成碳浓度为1％以上的H2气氛或Ar+H2的混合气氛。RTA处理优选在800℃以下的较低的温度下进行，更优选设为700～800℃、20～40秒的处理。
接着，如图1(c)所示，进行使附着了碳2的所述单晶硅基板1的表面碳化而制成3C-SiC，形成SiC单晶底层膜3的工序。在该工序中，优选在含碳气氛下对单晶硅基板进行1150℃～1300℃的RTA处理，从而形成厚度为7nm以下的SiC单晶底层膜3。作为含碳气氛，例如可使用CH4、C2H4、C3H8等，制成碳浓度为1％以上的H2气氛或Ar+H2的混合气氛。RTA处理例如更优选设为1150℃以上、1300℃以下，10～100秒的处理。通过这样的RTA处理，能够使从单晶硅基板升华的Si与附着于表面的碳(C)及气氛中的碳(C)反应，从而在单晶硅基板1的表面形成7nm左右以下的薄的SiC单晶底层膜3。
升华法的情况下，若Si供给不足，则停止生长。RTA温度为1300℃的情况下，SiC单晶生长至7nm左右。此外，RTA温度小于1150℃的情况下，SiC单晶的厚度小于2nm。为了使后续工序中SiC单晶底层膜3作为晶种更有效地发挥功能，优选设为2nm～7nm左右。
接着，如图1(d)所示，进行在SiC单晶底层膜3上形成非晶硅膜4的工序。在该工序中，可利用CVD装置，供给硅烷类气体(例如甲硅烷、三氯硅烷等)的原料气体，在300℃～600℃下气相生长出非晶硅。优选将此时形成的非晶硅膜4的厚度设为SiC单晶底层膜3的厚度的3倍以下的厚度。若为这样的厚度，则能够稳定地形成非晶硅膜4，通过后续的RTA处理，能够制成稳定且结晶性高的SiC单晶。
接着，如图1(e)所示，进行通过固相生长将所述非晶硅膜4转化成3C-SiC，从而制成SiC单晶膜5的工序。在该工序中，优选在含碳气氛下以1150℃以上、1300℃以下的温度对形成非晶硅膜4后的单晶硅基板进行RTA处理。可将RTA处理时间设为10～60秒。此外，该情况下的含碳气氛，为与使碳2附着于单晶硅基板1的表面的工序中相同的气氛。由此，SiC单晶底层膜3成为晶种，非晶硅膜4中的Si与气氛中的C反应并固相生长，非晶硅变为SiC单晶结构。
此时的机理尚不明确，但推测为：由于非晶硅的升华温度低于单晶硅，并且气氛中的碳(C)向非晶硅中扩散，升华的Si与C反应，SiC单晶从SiC单晶底层膜3的接触面向上方进行固相生长。此时，即使非晶硅的晶体结构变为3C-SiC单晶，仍与晶种(SiC单晶底层膜3)的晶体结构相同，因此不会受到因热膨胀系数的差异所引起的应力，能够制成高质量的SiC单晶膜5。
然后，进一步制成厚膜的情况下，再次返回至图1(d)的形成非晶硅膜4的工序，重复进行2次以上形成非晶硅膜4的工序、及图1(e)的通过固相生长将非晶硅膜4制成SiC单晶膜5的工序，能够制成目标的SiC单晶的厚度，从而能够获得结晶性高、厚膜的SiC单晶膜。此时，在形成非晶硅膜4的工序中，底层的SiC单晶的厚度变得比最初的厚度更厚，因此在对形成非晶硅膜4的工序、及通过固相生长将非晶硅膜4制成SiC单晶膜5的工序进行重复的工序中，也能够将1次形成的SiC单晶的厚度制得更厚，从而能够以较少的工序形成更厚的非晶硅膜。如此，例如能够形成具有15nm以上的厚度的SiC单晶膜5。
如此，如图1(f)所示，能够获得在单晶硅基板1上具备低缺陷、高结晶性的SiC单晶膜5的半导体基板10。由于使非晶硅膜4在SiC单晶底层膜3上生长，并以RTA进行碳注入及固相生长，从而使SiC单晶膜5生长，因此SiC单晶底层膜3上的缺陷并不会导入在正上方固相生长的SiC单晶膜5中，从而可成为在单晶硅基板1上具备低缺陷、高结晶性、厚膜的SiC单晶膜5的半导体基板。
将以此方式获得的具有SiC单晶膜5的单晶硅基板1作为SOI晶圆的基底基板，将SiC单晶膜适用于绝缘膜，由此可获得可最大限度地抑制泄露电流且导热良好的SOI晶圆。另外，SOI晶圆的制造方法并没有特别限定。
此外，作为起始基板，也能够使用具有SiC单晶膜5的单晶硅基板1来代替以往的GaN基板或ZnO基板，并在SiC单晶膜5上形成化合物半导体膜。此时，可将SiC单晶膜5作为缓冲层而发挥功能，由此可形成结晶性高的化合物半导体膜。另外，化合物半导体膜的形成方法并没有特别限定，可采用MOCVD法、HVPE法等。
实施例
以下，列举实施例对本发明进行具体说明，但其并非对本发明进行限定。
准备下述规格的单晶硅基板(实施例、比较例共通)。
直径200mm、面取向(100)、P型、通用电阻器；
氧浓度：12ppma(JEITA)；
结晶区：V区域。
(实施例1)
以图4所示的流程，在单晶硅基板上形成3C-SiC单晶膜。
首先，通过RTA处理，进行使碳附着于单晶硅基板表面的工序。在RTA处理中，从室温升温至800℃，并将RTA处理条件设为：
保持温度：800℃；
保持时间：20秒；
气氛：CH4/(Ar+H2)、碳浓度1.4％。
接着，通过RTA处理，进行使附着了碳的单晶硅基板的表面碳化，在单晶硅基板的表面形成薄的3C-SiC单晶底层膜的工序。将RTA处理条件设为：
保持温度：1200℃；
保持时间：10秒；
气氛：CH4/(Ar+H2)、碳浓度1.4％。
由此，形成厚2nm的3C-SiC单晶膜(底层膜)。
接着，以厚度5nm为目标，进行在3C-SiC单晶膜上形成非晶硅膜的工序(第1次)。利用CVD装置，并将成膜条件设为下述条件，进行气相生长，进行非晶硅成膜，
原料气体：SiH4；
生长温度：530℃；
生长时间：2.5分钟；
生长速度为2nm/分钟。由此，形成厚5～6nm的非晶硅膜。
接着，进行通过固相生长由非晶硅膜形成3C-SiC单晶膜的工序(第1次)。此处，为了防止固相生长工序中的多晶化，采用了单阶段(日文：単段)的RTA处理。将RTA处理条件设为：
升温：从600℃至1150℃，升温速率50℃/秒；
保持温度：1150℃；
保持时间：30秒；
气氛：CH4/(Ar+H2)、碳浓度1.4％。
第1次固相生长后的3C-SiC单晶膜的膜厚为6.8nm。
接着，分别以与第1次相同的条件进行第2次非晶硅膜的形成、第2次通过固相生长形成3C-SiC单晶膜。第2次固相生长后的3C-SiC单晶膜的膜厚为12.3nm。
对所获得的3C-SiC单晶膜的截面实施TEM观察，结果如图5所示，可知形成了厚膜的3C-SiC单晶膜。
接着，对所获得的3C-SiC单晶膜的结晶性进行评价。此时，利用XRD In-Plane，在为试样表面的全反射条件的X射线入射角附近对面内取向进行2θ/φ扫描，由此即使针对数nm的极薄膜，也能够以高灵敏度检测出衍射线(检测与试样表面垂直的晶面)。其结果，如图6所示，在Si(400)面确认到3C-SiC(200)面与(400)面。
另外，在实施例1中，如上所述，通过单晶硅基板的碳化形成厚2nm的3C-SiC单晶底层膜，然后，重复2次厚5nm的非晶硅的形成、和通过固相生长转化为3C-SiC单晶膜。另一方面，如上述所说明的、各阶段的3C-SiC单晶膜的厚度与从TEM观察照片(图5的放大图像)确认到的各层的厚度，乍看之下并不一致(对应)。这是由固相生长的机理所造成的。即，在通过固相生长将形成于SiC单晶底层膜上的非晶硅转化为SiC单晶膜的反应中，从底层侧及气相侧(非晶硅的表面侧)这两侧对非晶硅供给碳(C)。由此，外观上(在TEM图像中)，通过固相生长而形成的SiC单晶膜、与SiC单晶底层膜的区别(边界)并不明确。在第1次固相生长结束的阶段，如上所述，为形成了整体厚度为6.8nm左右的SiC单晶膜的状态。然后，进行第2次非晶硅的形成与固相生长时，以与第1次相同的机理进行SiC单晶膜的形成。在第2次固相生长结束的阶段，为形成了整体为12.3nm的SiC单晶膜的状态，但对于第2次固相生长形成的SiC单晶膜，自下层侧的碳供给所引起的下层侧的生长、与自表面侧(气相)的碳供给所引起表面侧的固相生长是同时进行的。下层侧的生长，也以吸收下层侧的SiC单晶的方式而进行，因此若在进行2次固相生长后进行TEM观察，则外观上，在第1次固相生长结束的阶段形成的6.8nm的SiC单晶膜会变薄(对应于图5的放大图像的“5.0nm”)，同时在第2次固相生长形成的SiC单晶膜的表面侧，可观察到通过来自气相的碳供给向表面侧生长的SiC单晶膜(对应于图5的放大图像的“1.5nm”)。这也同样适用于下述实施例2的数据。
(实施例2)
以图7所示的流程，在单晶硅基板上形成3C-SiC单晶膜。将通过固相生长由非晶硅膜形成3C-SiC单晶膜的工序中的RTA处理(第1次、第2次)的条件设定为保持温度：1200℃，除此以外，用与实施例1相同的方式，进行3C-SiC单晶膜的形成，并评价。第1次固相生长后的3C-SiC单晶膜的膜厚为8.8nm，第2次固相生长后的3C-SiC单晶膜为16.8nm。
对所获得的3C-SiC单晶膜的截面实施TEM观察，结果如图8所示，可知形成了厚膜的3C-SiC单晶膜。
对所获得的3C-SiC单晶膜的结晶性进行评价，结果如图9所示，与实施例1相同，可在Si(400)面确认到3C-SiC(200)面与(400)面。
(比较例)
以图10所示的流程，不进行实施例1、2的非晶硅膜的形成及通过固相生长形成3C-SiC单晶膜，重复基于含碳气氛的RTA处理，形成3C-SiC单晶膜。
首先，将RTA处理条件设为：
保持温度：1200℃；
保持时间：10秒；
气氛：CH4/(Ar+H2)、碳浓度2.0％；
进行第1次RTA处理后，形成了约2nm的3C-SiC单晶膜。然后，设定保持时间：30秒，除此以外，重复进行2次与第1次相同条件的RTA处理。将比较例中获得的3C-SiC单晶膜截面的TEM观察结果示于图11。如比较例所示，在通过基于RTA处理的单晶硅基板的碳化而形成SiC单晶膜的情况下，即使重复多次，仍只能形成合计2.5nm的厚度。此外，图12中示出了进行结晶性评价的结果。
由实施例1、2与比较例的对比可知，根据本发明的实施例，能够容易地在单晶硅基板上形成低缺陷、高结晶性、厚膜的SiC单晶膜。
另外，本发明并不限定于上述实施方案。上述实施方案为例示，具有与本发明的权利要求书中所记载的技术构思实质相同构成、起到相同作用效果的技术方案均包含在本发明的技术范围内。
Claims (11)
1.一种半导体基板的制造方法，其为表面具有SiC单晶膜的半导体基板的制造方法，其特征在于，包括：
使碳附着于单晶硅基板的表面的工序；
使附着了所述碳的所述单晶硅基板的表面碳化而形成SiC单晶底层膜的工序；
在所述SiC单晶底层膜上形成非晶硅膜的工序；
以所述SiC单晶底层膜为晶种，通过固相生长将所述非晶硅膜制成SiC单晶膜的工序。
2.根据权利要求1所述的半导体基板的制造方法，其特征在于，在所述使碳附着于单晶硅基板的表面的工序中，在含碳气氛下对所述单晶硅基板进行800℃以下的RTA处理。
3.根据权利要求1所述的半导体基板的制造方法，其特征在于，在所述形成SiC单晶底层膜的工序中，通过在含碳气氛下对所述单晶硅基板进行1150℃～1300℃的RTA处理，形成厚度为7nm以下的SiC单晶底层膜。
4.根据权利要求1所述的半导体基板的制造方法，其特征在于，在所述形成非晶硅膜的工序中，于300～600℃的生长温度下在所述SiC单晶底层膜上气相生长出非晶硅膜，所述非晶硅膜的厚度为所述SiC单晶底层膜的厚度的3倍以下。
5.根据权利要求1所述的半导体基板的制造方法，其特征在于，在所述通过固相生长将非晶硅膜制成SiC单晶膜的工序中，在含碳气氛下对所述单晶硅基板进行1150℃～1300℃的RTA处理。
6.根据权利要求1所述的半导体基板的制造方法，其特征在于，重复进行2次以上所述形成非晶硅膜的工序、及所述将非晶硅膜制成SiC单晶膜的工序。
7.根据权利要求1所述的半导体基板的制造方法，其特征在于，以比15nm厚的方式形成所述SiC单晶膜。
8.根据权利要求1所述的半导体基板的制造方法，其特征在于，所述SiC单晶底层膜及所述SiC单晶膜为3C-SiC。
9.一种SOI晶圆的制造方法，其特征在于，将通过权利要求1～8中任一项所述的半导体基板的制造方法制造的具有SiC单晶膜的单晶硅基板用作SOI晶圆的基底基板，制造SOI晶圆。
10.一种半导体基板的制造方法，其特征在于，将通过权利要求1～8中任一项所述的半导体基板的制造方法制造的具有SiC单晶膜的单晶硅基板用作起始基板，并在所述SiC单晶膜上形成化合物半导体膜。
11.一种SOI晶圆，其特征在于，
具有支撑基板、该支撑基板上的绝缘层、及该绝缘层上的SOI层；
所述支撑基板为单晶硅基板；
所述绝缘层由3C-SiC单晶膜构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020083994A JP7290135B2 (ja) | 2020-05-12 | 2020-05-12 | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 |
| JP2020-083994 | 2020-05-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113658848A true CN113658848A (zh) | 2021-11-16 |
Family
ID=78476948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110442064.7A Pending CN113658848A (zh) | 2020-05-12 | 2021-04-23 | 半导体基板的制造方法、soi晶圆的制造方法及soi晶圆 |
Country Status (3)
| Country | Link |
|---|---|
| JP (2) | JP7290135B2 (zh) |
| CN (1) | CN113658848A (zh) |
| TW (1) | TW202142746A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116525420A (zh) * | 2023-06-09 | 2023-08-01 | 中电科先进材料技术创新有限公司 | 在硅片表面生长3C-SiC薄层的方法及3C-SiC层 |
| CN116525535A (zh) * | 2023-06-09 | 2023-08-01 | 中电科先进材料技术创新有限公司 | 一种多层化soi基板的制备方法及soi基板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023082528A (ja) * | 2021-12-02 | 2023-06-14 | 信越半導体株式会社 | 単結晶ダイヤモンド膜の形成方法 |
| JP2024042982A (ja) * | 2022-09-16 | 2024-03-29 | 信越半導体株式会社 | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4563918B2 (ja) | 2005-10-31 | 2010-10-20 | エア・ウォーター株式会社 | 単結晶ＳｉＣ基板の製造方法 |
| FR2934713B1 (fr) | 2008-07-29 | 2010-10-15 | Commissariat Energie Atomique | Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope |
| JP2010278215A (ja) | 2009-05-28 | 2010-12-09 | Seiko Epson Corp | 炭化シリコン膜の製造方法 |
| JP5693946B2 (ja) | 2010-03-29 | 2015-04-01 | エア・ウォーター株式会社 | 単結晶３Ｃ−ＳｉＣ基板の製造方法 |
-
2020
- 2020-05-12 JP JP2020083994A patent/JP7290135B2/ja active Active
-
2021
- 2021-03-17 TW TW110109452A patent/TW202142746A/zh unknown
- 2021-04-23 CN CN202110442064.7A patent/CN113658848A/zh active Pending
-
2023
- 2023-04-06 JP JP2023061847A patent/JP2023089079A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116525420A (zh) * | 2023-06-09 | 2023-08-01 | 中电科先进材料技术创新有限公司 | 在硅片表面生长3C-SiC薄层的方法及3C-SiC层 |
| CN116525535A (zh) * | 2023-06-09 | 2023-08-01 | 中电科先进材料技术创新有限公司 | 一种多层化soi基板的制备方法及soi基板 |
| CN116525420B (zh) * | 2023-06-09 | 2023-12-19 | 中电科先进材料技术创新有限公司 | 在硅片表面生长3C-SiC薄层的方法及3C-SiC层 |
| CN116525535B (zh) * | 2023-06-09 | 2024-01-30 | 中电科先进材料技术创新有限公司 | 一种多层化soi基板的制备方法及soi基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202142746A (zh) | 2021-11-16 |
| JP2023089079A (ja) | 2023-06-27 |
| JP2021180225A (ja) | 2021-11-18 |
| JP7290135B2 (ja) | 2023-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113658848A (zh) | 半导体基板的制造方法、soi晶圆的制造方法及soi晶圆 | |
| US7910937B2 (en) | Method and structure for fabricating III-V nitride layers on silicon substrates | |
| EP1111663A2 (en) | GaN-based compound semiconductor device and method of producing the same | |
| KR20090018106A (ko) | 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술 | |
| JP2004035275A (ja) | 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法 | |
| JP2004331453A (ja) | Ｉｉｉ−ｖ族化合物結晶およびその製造方法 | |
| US10283356B2 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
| JP2010157721A (ja) | 基板上に単結晶半導体層を作製する方法 | |
| JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
| CN106169497B (zh) | 碳化硅基板以及碳化硅基板的制造方法 | |
| US6906351B2 (en) | Group III-nitride growth on Si substrate using oxynitride interlayer | |
| EP2296169B1 (en) | Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate | |
| JP5733258B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法 | |
| TW531786B (en) | Semiconductor structures having a compliant substrate | |
| WO2015198492A1 (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
| JP4313000B2 (ja) | ３Ｃ−ＳｉＣ半導体の製造方法 | |
| Arslan et al. | The effect of SixNy interlayer on the quality of GaN epitaxial layers grown on Si (1 1 1) substrates by MOCVD | |
| JP4766642B2 (ja) | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 | |
| JP2004165502A (ja) | 窒化物系化合物半導体結晶成長方法 | |
| WO2023100578A1 (ja) | 単結晶ダイヤモンド膜の形成方法 | |
| WO2023047755A1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| JP4206609B2 (ja) | 半導体装置およびその製造方法ならびに半導体基板の製造方法 | |
| JP2016533643A (ja) | 半導体ウェハおよび半導体ウェハを製造するための方法 | |
| JP2024042982A (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 | |
| TW531787B (en) | Wide bandgap semiconductor structure, semiconductor device including the structure, and methods of forming the structure and device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |