JP4313000B2 - 3C−SiC半導体の製造方法 - Google Patents
3C−SiC半導体の製造方法 Download PDFInfo
- Publication number
- JP4313000B2 JP4313000B2 JP2002192877A JP2002192877A JP4313000B2 JP 4313000 B2 JP4313000 B2 JP 4313000B2 JP 2002192877 A JP2002192877 A JP 2002192877A JP 2002192877 A JP2002192877 A JP 2002192877A JP 4313000 B2 JP4313000 B2 JP 4313000B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sic
- buffer layer
- temperature
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の属する技術分野】
この発明は、Siに比べて半導体機能として優れた性能を持つ3C−SiC半導体の製造方法に関するものである。
【0002】
【従来の技術】
立方晶炭化ケイ素(3C−SiC)半導体又はGaN半導体は、主にSi基板上にSiC又はGaNをエピタキシャル成長させることにより製造される。
【0003】
【発明が解決しようとする課題】
基板となるSiと、そこに成長させるSiCとの間には、格子不整合がある。
そのために、ミスフイット転位による結晶欠陥が多数発生し、デバイス作成時の問題となっている。
【0004】
格子定数の違いによる結晶欠陥を抑制するために、Si基板の表面を炭化水素ガスで炭化し、これをバッファー層としてSiCを成長させる方法が知られている。この従来の方法によると、基板中のSi原子が炭化処理により基板表面に持ち去られ、その結果、Si基板中に空孔が生じ、Si基板が荒れてしまう現象が見られる。
【0005】
エピタキシャル成長においては、基板の結晶性を成膜層が受け継ぐ。そのため、良質な結晶を得る上で、基板の荒れは避けるべきである。
【0006】
本発明の目的は、そのような基板の荒れを回避できる3C−SiC半導体の製造方法を提供することである。
【0007】
【課題を解決するための手段】
本発明の解決手段を例示すると、Si基板上に、第1の原料ガスとしてモノメチルシランを用い、500〜900℃の温度でかつ0.1〜1μm/hの速度でSiCバッファー層をエピタキシャル成長させ、次に、第2の原料ガスとしてSiH 4 ガスとC 3 H 8 ガスを用い、1000〜1300℃の温度でかつ1〜15μm/hの速度でSiCバッファー層の上にSiCの単結晶の本体層をエピタキシャル成長させることを特徴とする3C−SiC半導体の製造方法である。
【0008】
【発明の実施の形態】
本発明は、Si基板の荒れをもたらさない適当な物質としてSiCの有機金属原料を選択して、それによりエピタキシャル成長膜を形成し、かつ、それをバッファー層と本体層からなる多層(2層以上)の構造として形成したものである。
【0009】
まず、SiC半導体の製造方法について述べる。
【0010】
SiC成膜に使用される有機金属原料の代表的なものとして、モノメチルシラン(CH3SiH3)が挙げられる。モノメチルシランには、すでにSi−Cの結合がある。そのため、モノメチルシランは、SiCを成膜するには都合のよい原材料である。
【0011】
通常、Si基板上に3C−SiCのヘテロエピタキシャル成長を行う場合、事前に基板を炭化処理する必要がある。これはSiとSiCの格子不整合を緩和させるためである。
【0012】
しかしながら、モノメチルシランを原材料にした場合は、1000℃以下の比較的低い温度で、Si基板上に3C−SiCをヘテロエピタキシャル成長させることが可能である。ただし、1000℃以下であっても、900℃よりも高い温度でヘテロエピタキシャル成長をさせると、多結晶化する傾向がある。また、比較的低温での成長であると、成長速度が遅くなりがちである。通例、成長速度は1μm/hである。これでは、生産効率が悪い。
【0013】
また、3C−SiCの成長には、Si源として、SiH4やSiH2Cl2などが使用され、C源として、C2H2やC3H8などが使用される。成長温度は1000℃以上で、成長速度は1μm/h以上である。そして、Cリッチな状態で成長させることにより単結晶を得る。Siリッチの場合は、多結晶化することがある。
【0014】
モノメチルシランは、SiとCが1:1で存在しているので、成長速度を大きくするために成長温度を上昇させることは、単結晶を得る上で不利である。
【0015】
そこで、モノメチルシランを原材料にして900℃以下の比較的低温でSi基板上に3C−SiC層を1μm以下程度の厚みに設けて、まずバッファー層を形成する。その後、SiH4もしくはSiH2Cl2とC3H8もしくはC2H2を用いて、1000℃以上で比較的高速に3C−SiC結晶を成長させて、本体層を形成する。このようにして、生産効率をあげることが好ましい。
【0016】
図1において、(A)は、本発明による3C−SiC半導体の製造手順の一例を示し、(B)は、比較例によるGaN半導体の製造手順の一例を示している。図1の(A)(B)のいずれにおいても、基板1、バッファー層2及び本体層3の厚みは、それぞれ0.7mm、500nm及び5μmであるが、図示の便宜のために、図1に示されている基板1、バッファー層2及び本体層3の相対的な厚みは正確になっていない。
【0017】
図1の(A)の最下段に示す3C−SiC半導体と、図1の(B)の最下段に示すGaN半導体は、いずれも、Si基板1の上にエピタキシャル成長膜が形成されており、このエピタキシャル成長膜は、3C−SiC又はGaNからなるバッファー層2と本体層3の多層構造になっている。Si基板1を炭化処理していないので、基板1に空孔が生じておらず、荒れがない。そのため、荒れのない基板1の良好な結晶性をバッファー層2がうまく受け継いでいる。さらに、本体層3も、バッファー層2の良好な結晶性を受け継いでいる。
【0018】
バッファー層2は、比較的低温かつ低速でエピタキシャル成長させた成膜であり、その構造上の特長は、格子定数が異なるSi上に直接成長しているためにアモルファスをふくんだ歪んだものである。
【0019】
本体層3は、比較的高温かつ高速でエピタキシャル成長させた成膜であり、その構造上の特長は、上記バッファー層表面がすでに格子緩和された状態であるため、歪のないものとなっていることである。
【0020】
このように、Si基板1と3C−SiCの本体層3との間にバッファー層2を介在させると、基板1になるSiと、そこに成長させる本体層3との間の格子不整合や格子定数の違いによる結晶欠陥が、バッファー層2のバッファー作用によって有効に抑制される。
【0021】
以下、本発明の実施例を具体的に説明する。
【0022】
3C−SiC半導体の製造例について説明する。
【0023】
(1)基板Si(100)を水素雰囲気中で1000℃以上の温度で加熱することにより基板表面の自然酸化膜を除去する。
【0024】
(2)第1の原料ガスとしてモノメチルシランを反応管に流し、基板上にバッファー層として3C−SiC層を500〜900℃程度の温度と成長速度0.1−1μm/hで500nm程度以下の厚みで成長させて、バッファー層を形成する。
【0025】
(3)バッファー層の成長終了時に、第1の原料ガスの供給を止め、1000〜1300℃まで昇温する。
【0026】
(4)1000〜1300℃の成長温度になったら、第2の原料ガスとしてSiH4ガスとC3H8ガスの供給を開始し、1〜15μm/h程度の速度で必要な膜厚まで3C−SiC層の結晶成長を行って、本体層を形成する。
【0027】
次は、GaN半導体の比較例について説明する。
【0028】
(1)基板Si(100)を水素雰囲気中で1000℃以上の温度で加熱することにより基板表面の自然酸化膜を除去する。
【0029】
(2)第1の原料ガスとしてジエチルガリウムアジドを反応管に流し、基板上にバッファー層としてGaN層を300〜700℃程度の温度と成長速度0.1−1μm/hで500nm程度以下の厚みで成長させて、バッファー層を形成する。
【0030】
(3)そのバッファー層の成長終了時に、第1の原料ガスの供給を止め、1000〜1300℃まで昇温する。
【0031】
(4)1000〜1300℃の成長温度になったら、第2の原料ガスとしてトリメチルガリウムとアンモニアもしくはモノメチルヒドラジンの供給を開始し、1〜15μm/h程度の速度で必要な膜厚までGaN層の結晶成長を行って、本体層を形成する。
【0032】
【発明の効果】
本発明による3C−SiC半導体は、基板の荒れを回避できるとともに、低温バッファー層なしでエピタキシャル成長膜の本体層を直接成長させたものに比べ、格子欠陥によるミスフイット転位が抑制される。そのため、高品質な結晶が得られる。
【図面の簡単な説明】
【図1】 (A)と(B)は、それぞれ、本発明の好適な1つの方法により製造される3C−SiC半導体と、比較例によるGaN半導体のSi基板、バッファー層及び本体層の製造手順を拡大して示す縦断面図。Si基板、バッファー層及び本体層の厚みの相対関係は正確ではない。
【符号の説明】
1 基板
2 バッファー層
3 本体層
Claims (1)
- Si基板上に、第1の原料ガスとしてモノメチルシランを用い、500〜900℃の温度でかつ0.1〜1μm/hの速度でSiCバッファー層をエピタキシャル成長させ、次に、第2の原料ガスとしてSiH 4 ガスとC 3 H 8 ガスを用い、1000〜1300℃の温度でかつ1〜15μm/hの速度でSiCバッファー層の上にSiCの単結晶の本体層をエピタキシャル成長させることを特徴とする3C−SiC半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002192877A JP4313000B2 (ja) | 2002-07-02 | 2002-07-02 | 3C−SiC半導体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002192877A JP4313000B2 (ja) | 2002-07-02 | 2002-07-02 | 3C−SiC半導体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004039766A JP2004039766A (ja) | 2004-02-05 |
JP4313000B2 true JP4313000B2 (ja) | 2009-08-12 |
Family
ID=31701982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002192877A Expired - Fee Related JP4313000B2 (ja) | 2002-07-02 | 2002-07-02 | 3C−SiC半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4313000B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010037139A (ja) * | 2008-08-05 | 2010-02-18 | Shin Etsu Handotai Co Ltd | 半導体基板の製造方法 |
JP5693946B2 (ja) | 2010-03-29 | 2015-04-01 | エア・ウォーター株式会社 | 単結晶3C−SiC基板の製造方法 |
JP2012031012A (ja) * | 2010-07-30 | 2012-02-16 | Seiko Epson Corp | 立方晶炭化珪素膜の製造方法 |
JP2014237581A (ja) * | 2014-07-01 | 2014-12-18 | セイコーエプソン株式会社 | 立方晶炭化珪素半導体基板 |
JP6205497B2 (ja) * | 2014-08-27 | 2017-09-27 | シャープ株式会社 | 窒化物半導体の製造方法 |
DE112017006972T5 (de) * | 2017-01-31 | 2019-10-17 | Sumitomo Electric Industries, Ltd. | Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung |
-
2002
- 2002-07-02 JP JP2002192877A patent/JP4313000B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004039766A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7319064B2 (en) | Nitride based semiconductor device and process for preparing the same | |
JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
CN109065438B (zh) | AlN薄膜的制备方法 | |
JP2007273524A (ja) | 複層構造炭化シリコン基板の製造方法 | |
JP7290135B2 (ja) | 半導体基板の製造方法及びsoiウェーハの製造方法 | |
JPH11162850A (ja) | 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子 | |
JP4313000B2 (ja) | 3C−SiC半導体の製造方法 | |
JP5139567B1 (ja) | 窒化物半導体層を成長させるためのバッファ層構造を有する基板 | |
JP2006253617A (ja) | SiC半導体およびその製造方法 | |
WO2023079880A1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
JP4283478B2 (ja) | 電子素子基板上へのSiC単結晶の成長方法 | |
US7154163B2 (en) | Epitaxial structure of gallium nitride series semiconductor device utilizing two buffer layers | |
TWI379021B (en) | Method for forming group-iii nitride semiconductor epilayer on silicon substrate | |
JPH09181355A (ja) | 結晶成長方法および半導体発光装置 | |
JP4766642B2 (ja) | SiC半導体とSiCエピタキシャル成長方法 | |
JP3909690B2 (ja) | エピタキシャル成長によるSiC膜の製造方法 | |
JP6927429B2 (ja) | SiCエピタキシャル基板の製造方法 | |
JP2007261900A (ja) | 単結晶炭化シリコン基板の製造方法 | |
JP4257701B2 (ja) | AlN半導体及びその製造方法 | |
JP4353369B2 (ja) | SiC半導体及びその製造方法 | |
JP2020038968A (ja) | 半導体積層構造体の製造方法及び半導体積層構造体 | |
JP3967282B2 (ja) | SiC、GaN半導体及びその製造方法 | |
JP2010225733A (ja) | 半導体基板の製造方法 | |
JP2004022581A (ja) | エピタキシャル成長による半導体の製造方法 | |
JP2007149739A (ja) | 半導体基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050926 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4313000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |