JP2007149739A - 半導体基板およびその製造方法 - Google Patents

Abstract

【課題】ミスフィット転位による結晶欠陥の発生や亀裂の発生が抑制された結晶性の高い３Ｃ−ＳｉＣ膜を備えた半導体基板およびその製造方法を提供する
【解決手段】半導体基板１０は、表面が（１００）面，（１１１）面，（１１０）面のいずれかの面であるＭｇＯ基板の該表面に３Ｃ−ＳｉＣ膜を設けた構造を有する。この半導体基板１０は、ＭｇＯ基板の該表面に原子ステップを形成し（Ｓ１）、この原子ステップが形成された面にＳｉ薄膜を成膜し（Ｓ２）、このＳｉ薄膜１３を炭化させて３Ｃ−ＳｉＣ薄膜１４ａを形成し（Ｓ３）、３Ｃ−ＳｉＣ薄膜１４ａ上に３Ｃ−ＳｉＣをヘテロエピタキシャル成長させて、３Ｃ−ＳｉＣ膜１４を成膜する（Ｓ４）ことにより製造される。
【選択図】図２

Description

本発明は、高温デバイス，高耐圧電子デバイス等に応用可能なワイドギャップ半導体材料であるＳｉＣ（炭化珪素）を備えた半導体基板およびその製造方法に関する。

ＳｉＣは多数の結晶多形を持つ化合物半導体であり、そのうち、３Ｃ−ＳｉＣ（立方晶炭化珪素）は、禁制帯幅が２．２ｅＶで他の結晶多形に比べて小さいが、約１０００ｃｍ^２／Ｖ・ｓという比較的大きな電子移動度を有しているため、高温デバイスとして有望である。

３Ｃ−ＳｉＣは、昇華法や液相成長法では極めて小さな結晶しか得られない。そこで、大面積の結晶を得るために、異種基板上にヘテロエピタキシャル成長させる成膜方法が採られている。例えば、加熱されたＳｉ基板の表面に炭化水素ガスを供給することでＳｉ基板表面を炭化処理し、こうしてＳｉ基板表面に化学的に薄い３Ｃ−ＳｉＣ層を生成させた後、炭化水素と水素化珪素を同時に供給して３Ｃ−ＳｉＣをエピタキシャル成長させている（例えば、特許文献１参照）。

このようにして、例えば、Ｓｉ（１１１）に３Ｃ−ＳｉＣ（１１１）を成膜した基板は、窒化アルミニウム（ＡｌＮ）や窒化ガリウム（ＧａＮ）等の六方晶基板としても有望である。このとき、３Ｃ−ＳｉＣの結晶性が高ければ、これら窒化物の結晶性も向上することがわかっている。

しかしながら、３Ｃ−ＳｉＣの熱膨張係数はＳｉの熱膨張係数の約１．３倍あるために、３Ｃ−ＳｉＣの結晶性を高めるためにその膜厚を厚くすると、３Ｃ−ＳｉＣ膜に引張応力が働いて、亀裂が発生してしまうという問題がある。

また、Ｓｉの格子定数は０．５４３１ｎｍであり、３Ｃ−ＳｉＣの格子定数は０．４３５８ｎｍであるため、これらの間には約２０％の開きがある。しかも、ＳｉＣはＳｉとＣの混晶ではなく、ＳｉとＣの比に自由度はない。そのため、Ｓｉと３Ｃ−ＳｉＣとの界面での急激な格子不整合により３Ｃ−ＳｉＣ膜にミスフィット転位が発生する。このミスフィット転位による結晶欠陥は、デバイス作製時に、歩留低下や特性ばらつき等を引き起こす原因となる。
特開平７−１７２９９７号公報（段落０００２，０００３）

本発明はかかる事情に鑑みてなされたものであり、ミスフィット転位による結晶欠陥の発生や亀裂の発生が抑制された結晶性の高い３Ｃ−ＳｉＣ膜を備えた半導体基板およびその製造方法を提供することを目的とする。

本発明によれば、表面が（１００）面，（１１１）面，（１１０）面のいずれかの面であるＭｇＯ基板と、前記ＭｇＯ基板の該表面に設けられた３Ｃ−ＳｉＣ膜と、を有することを特徴とする半導体基板が提供される。

また、本発明によれば、表面が（１００）面，（１１１）面，（１１０）面のいずれかの面であるＭｇＯ基板の該表面に原子ステップを形成する工程と、前記原子ステップが形成された面にＳｉ薄膜を成膜する工程と、前記Ｓｉ薄膜を炭化させて３Ｃ−ＳｉＣ薄膜を形成する工程と、前記３Ｃ−ＳｉＣ薄膜上に３Ｃ−ＳｉＣをヘテロエピタキシャル成長させる工程と、を有することを特徴とする半導体基板の製造方法が提供される。

本発明によれば、３Ｃ−ＳｉＣの格子定数に近い格子定数を有するＭｇＯを基板として用いることにより、ミスフィット転位による結晶欠陥の発生や亀裂の発生が抑制された結晶性の高い３Ｃ−ＳｉＣ膜を備えた半導体基板を得ることができる。

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。図１に半導体基板の概略構造を示す断面図を示す。この半導体基板１０は、ＭｇＯ基板１２と、ＭｇＯ基板１２上に設けられた３Ｃ−ＳｉＣ膜１４とを有する。

ＭｇＯ基板１２の表面は、ミラー指数で（１００）面，（１１１）面，（１１０）面のいずれかの面である。３Ｃ−ＳｉＣ膜１４は、より詳しくは後述する製造方法から明らかなように、ＭｇＯ基板１２表面に一時的に形成されたＳｉ薄膜を炭化処理してなる極薄膜状３Ｃ−ＳｉＣ膜の上に、ヘテロエピタキシャル３Ｃ−ＳｉＣ膜を成長させた構造となっている。

次に、この半導体基板１０の製造方法について説明する。図２に半導体基板１０の製造工程を示すフローチャートを示す。また、図３Ａ〜図３Ｄに半導体基板１０の製造過程における各形態を示す。

まず、ＭｇＯ基板１２を準備する。通常、ＭｇＯ基板１２は、ＭｇＯ単結晶からの切り出し、研磨という工程を経て製造されるが、その表面には研磨傷等の欠陥がある。また、ＭｇＯには潮解性があるために、その表面の結晶構造が崩れている可能性がある。そのため、このような状態では欠陥の少ないＳｉ単結晶膜を成膜することはできない。

そこで、ＭｇＯ基板１２の表面に原子ステップを形成するための処理を行う（Ｓ１）。「原子ステップ」とは、一般的に知られているように、結晶表面上に存在する原子層の段差のことである。図３Ａは原子ステップが形成されたＭｇＯ基板１２（原子ステップは図示せず）を示している。

このＳ１工程は、ＭｇＯ基板１２を水素雰囲気中で１０００℃以上１６００℃以下に加熱し、所定時間保持することにより行うことができる。処理温度が１０００℃未満の場合にはＭｇＯ基板１２の全面に十分な原子ステップを形成することが難しく、一方、１６００℃以上とすると、ＭｇＯ基板１２の表面が必要以上に還元されるおそれがある。

なお、Ｓ１工程で形成する原子ステップは、最終的に形成される３Ｃ−ＳｉＣ膜１４の性状から検討するに、シングルステップレイヤーとダブルステップレイヤーのいずれであってもよいと考えられる。

ＭｇＯ基板１２の表面が（１１１）面の場合には、欠陥の少ない３Ｃ−ＳｉＣ膜を割れることなく厚膜成長させることができることが確認された。これは（１１１）面にはＭｇまたはＯのいずれかの結晶面が現れるので、シングルステップレイヤーとダブルステップレイヤーのいずれであっても、次のＭｇＯ基板１２の表面にＳｉ膜を成膜するＳ２工程において、欠陥の少ないＳｉ薄膜１３を形成することができることによるものと考えられる。

一方、ＭｇＯ基板１２の表面が（１００）面または（１１０）面の場合には、ＭｇとＯの両方が結晶面に現れるので、ダブルステップレイヤーとすることが好ましいと考えられる。しかしながら、Ｓ１工程でシングルステップレイヤーが形成されたとしても、次のＳ２工程において、ＭｇＯ基板１２の表面に極薄のＳｉＯ非晶質層が形成され、このＳｉＯ非晶質層が、ＭｇＯとＳｉの結晶格子のずれをキャンセルし、さらにキャリアガスとして供給される水素により還元されることによってＳｉのダブルステップレイヤーが形成されると推測され、これにより、最終的に欠陥の少ない３Ｃ−ＳｉＣ膜１４が成膜されているものと考えられる。

Ｓ１工程後、図３Ｂに示すように、原子ステップが形成されたＭｇＯ基板１２の表面にＳｉ薄膜１３を成膜する（Ｓ２）。このＳ２工程は、ＳｉＨ_４を、水素をキャリアガスとして用い、成膜温度を８００℃〜１１００℃として、ＭｇＯ基板１２の原子ステップが形成された表面に供給することにより行うことができる。Ｓｉ薄膜１３の厚さは、その厚さが厚くなると結晶欠陥が発生しやすくなることや、Ｓｉ薄膜１３が次工程において炭化処理される際の処理効率等を考慮し、例えば、１〜１０ｎｍ程度とすることが好ましい。

Ｓ２工程後、図３Ｃに示すように、Ｓｉ薄膜１３を炭化処理し、３Ｃ−ＳｉＣ薄膜１４ａを形成する（Ｓ３）。このＳ３工程は、Ｓｉ薄膜１３を備えたＭｇＯ基板１２を１０００℃〜１４００℃に加熱し、Ｓｉ薄膜１３にＣ_３Ｈ_８を供給することにより行うことができる。

Ｓ３工程後、図３Ｄに示すように、３Ｃ−ＳｉＣ薄膜１４ａをヘテロエピタキシャル成長させ、これにより３Ｃ−ＳｉＣ膜１４を形成する（Ｓ４）。３Ｃ−ＳｉＣ膜１４は先に形成された３Ｃ−ＳｉＣ薄膜１４ａを包含する。このＳ４工程は、Ｓｉ源としてのＳｉＨ_４またはＳｉＣｌ_２Ｈ_２と、Ｃ源としてのＣ_２Ｈ_２またはＣ_２Ｈ_４を、成膜温度を１０００℃〜１７００℃として、ＭｇＯ基板１２の表面（つまり、３Ｃ−ＳｉＣ薄膜１４ａ）に供給することにより行うことができる。３Ｃ−ＳｉＣ膜１４の厚さはデバイス特性を考慮して設計されるが、１μｍ以上とすることが好ましい。

こうして製造される半導体基板１０では、ＭｇＯの格子定数が０．４２１ｎｍで、３Ｃ−ＳｉＣの格子定数が０．４３５８ｎｍであるから、その差は約３．４％であり、この値は従来から半導体基板として汎用されているＳｉ基板を用いる場合の差（約２０％）と比較すると約１／６の大きさとなるため、３Ｃ−ＳｉＣ膜１４におけるミスフィット転位の発生が抑制される。また、ＭｇＯは３Ｃ−ＳｉＣに比べて熱膨張係数が大きく、そのためＭｇＯ基板１２に３Ｃ−ＳｉＣ膜１４を成膜すると、３Ｃ−ＳｉＣ膜１４には引張応力が掛からず、逆に圧縮応力が掛かりやすくなる。これにより、３Ｃ−ＳｉＣ膜１４における亀裂の発生が抑制される。

これに対して、上述したＳ１〜Ｓ４工程による３Ｃ−ＳｉＣ膜の成膜を、表面が（１１１）面であるＳｉ基板に適用して行った場合、形成された３Ｃ−ＳｉＣ膜に亀裂の発生が確認されることが多く、ＭｇＯ基板を用いた場合のような性状の良好な３Ｃ−ＳｉＣ膜を得ることは困難であった。

このように欠陥が少なく結晶性に優れた３Ｃ−ＳｉＣ膜１４を備えた半導体基板１０であって、３Ｃ−ＳｉＣの（１１１）面を成長させたものは、ＡｌＮやＧａＮ等の六方晶基板として有用と考えられる。なぜなら、３Ｃ−ＳｉＣの結晶性が高ければ、これら窒化物の結晶性も向上することが明らかとなっているからである。

本発明は上述した実施の形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることは言うまでもない。

本発明により製造される半導体基板の概略構造を示す断面図。 半導体基板の製造工程を示すフローチャート。 半導体基板の製造過程における一形態を示す図。 半導体基板の製造過程における別の形態を示す図。 半導体基板の製造過程におけるさらに別の形態を示す図。 半導体基板の製造過程におけるさらに別の形態を示す図。

符号の説明

１０…半導体基板、１２…ＭｇＯ基板、１３…Ｓｉ薄膜、１４…３Ｃ−ＳｉＣ膜、１４ａ…３Ｃ−ＳｉＣ薄膜。

Claims (6)

1. 表面が（１００）面，（１１１）面，（１１０）面のいずれかの面であるＭｇＯ基板と、
   前記ＭｇＯ基板の該表面に設けられた３Ｃ−ＳｉＣ膜と、を有することを特徴とする半導体基板。
2. 表面が（１００）面，（１１１）面，（１１０）面のいずれかの面であるＭｇＯ基板の該表面に原子ステップを形成する工程と、
   前記原子ステップが形成された面にＳｉ薄膜を成膜する工程と、
   前記Ｓｉ薄膜を炭化させて３Ｃ−ＳｉＣ薄膜を形成する工程と、
   前記３Ｃ−ＳｉＣ薄膜上に３Ｃ−ＳｉＣをヘテロエピタキシャル成長させる工程と、を有することを特徴とする半導体基板の製造方法。
3. 前記原子ステップを形成する工程は、ＭｇＯ基板を水素雰囲気中で１０００℃以上に加熱することにより行うことを特徴とする請求項２に記載の半導体基板の製造方法。
4. 前記Ｓｉ薄膜を成膜する工程は、ＳｉＨ_４を、水素をキャリアガスとして用い、成膜温度を８００℃〜１１００℃とし、前記原子ステップが形成された面に供給することにより行うことを特徴とする請求項２または請求項３に記載の半導体基板の製造方法。
5. 前記Ｓｉ薄膜の炭化処理は、前記ＭｇＯ基板を１０００℃〜１４００℃に加熱し、前記Ｓｉ薄膜にＣ_３Ｈ_８を供給することにより行うことを特徴とする請求項２から請求項４のいずれか１項に記載の半導体基板の製造方法。
6. 前記３Ｃ−ＳｉＣをヘテロエピタキシャル成長させる工程は、Ｓｉ源としてのＳｉＨ_４またはＳｉＣｌ_２Ｈ_２と、Ｃ源としてのＣ_２Ｈ_２またはＣ_２Ｈ_４を、成膜温度を１０００℃〜１７００℃として、前記ＳｉＣ薄膜に供給することにより行うことを特徴とする請求項２から請求項５のいずれか１項に記載の半導体基板の製造方法。

Images