JP2010225734A

JP2010225734A - 半導体基板の製造方法

Info

Publication number: JP2010225734A
Application number: JP2009069670A
Authority: JP
Inventors: Hiroyuki Shimada; 浩行島田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2009-03-23
Filing date: 2009-03-23
Publication date: 2010-10-07

Abstract

【課題】耐摩耗性に優れかつ高強度である高品質な炭化珪素膜を低温で成長させることが可能な半導体基板の製造方法を提供する。
【解決手段】本発明の半導体基板の製造方法は、少なくとも一面が単結晶シリコン膜で形成された基板上に炭化珪素膜を積層してなる半導体基板の製造方法であって、前記炭化珪素膜の形成工程が、炭素源としてネオペンタンガスを用い、シリコン源としてジシランガス又はトリシランガスを用いて、ＣＶＤ法により、前記基板の一面に炭化珪素膜を形成することを特徴とする。
【選択図】図２

Description

本発明は、強度や耐摩耗性が高く、ＭＥＭＳ等の構造材や有接点電極として期待される炭化珪素膜を備えた半導体基板の製造方法に関するものである。

炭化珪素膜は、強度が非常に高く、かつ耐摩耗性に優れているため、シリコン基板上に形成することができれば、ＭＥＭＳ等の構造材や有接点部の電極材料として有望である。一般にシリコンウェハ上への炭化珪素膜の形成方法としては、炭化水素等の炭素源とシラン等のシリコン源を基板上に照射する熱ＣＶＤ法やプラズマＣＶＤ法で形成するのが一般的である（特許文献１参照）。

特開平５−２７１９４７号公報

しかしながら、熱ＣＶＤ法では良質な薄膜を得るためには一般に１０００℃以上の高温が必要であり、耐熱性が低いデバイスに適用するのは難しかった。一方、プラズマＣＶＤ法では低温で形成できるものの（特許文献１参照）、水素やハロゲン等の不純物が混入し易く、高品質の膜を形成することが難しかった。

本発明はこのような事情に鑑みてなされたものであって、耐摩耗性に優れかつ高強度である高品質な炭化珪素膜を低温で成長させることが可能な半導体基板の製造方法を提供することを目的とする。

上記の課題を解決するため、本発明の半導体基板の製造方法は、一面に単結晶シリコン膜を有する基板の前記一面側に炭化珪素膜を有する半導体基板の製造方法であって、炭素源およびシリコン源を用いたＣＶＤ法により前記炭化珪素膜を形成する第１の工程を含み、前記炭素源はネオペンタンガスであり、前記シリコン源はジシランガス又はトリシランガスである、ことを特徴とする。

ネオペンタン、ジシラン、トリシランは、いずれも４００℃程度から熱分解を起こし、ＣＨ_３ラジカルとＳｉＨ_２ラジカルを放出することが知られている。ＣＨ_３ラジカルとＳｉＨ_２ラジカルは、５５０℃程度まで温度を上昇させて反応させることにより炭化珪素膜を形成する。その結果、従来よりも非常に低い温度で、耐摩耗性に優れ、かつ高強度である高品質な炭化珪素膜を成長させることができ、それにより、比較的耐熱性の低いＭＥＭＳデバイスの電極等に適用することが可能となる。

本発明の半導体基板の製造方法においては、前記ＣＶＤ法は、４００℃以上１１００℃以下で行われることが望ましい。

このようにシリコンの溶融温度よりも低い温度で炭化珪素膜を形成することにより、シリコン原子の蒸発を確実に防止し、ボイドやミスフィット転位の少ない高品位な炭化珪素膜を形成することができる。

本発明の半導体基板の製造方法においては、前記ＣＶＤ法は、圧力が１×１０^−４Ｐａ以下で行われることが望ましい。

このように低い形成圧力で炭化珪素膜を成長させることにより、結晶性の向上を図ることができる。

本発明の半導体基板の製造方法においては、更に、前記第１の工程の前に、前記一面上に炭化緩衝膜を形成する第２の工程を含み、前記第２の工程は、前記一面にネオペンタガスを供給し加熱することで行うことが望ましい。

この方法によれば、低温で熱分解可能なネオペンタンを用いて炭化緩衝層を形成するため、基板の表面の荒れ（シリコン原子の蒸発に起因するもの）を防止しつつ、炭化緩衝層上に結晶欠陥の少ない炭化珪素膜を製造することができる。

本発明の半導体基板の製造方法においては、前記第２の工程は、４００℃以上１１００℃以下で行われることが望ましい。

このようにシリコンの溶融温度よりも低い温度で炭化緩衝層を形成することにより、シリコン原子の蒸発を確実に防止し、ボイドやミスフィット転位の少ない高品位な炭化珪素膜を形成することができる。

本発明の半導体基板の第１実施形態を示す断面図である。基板上に炭化珪素膜を形成する工程における室温の変化を示す図である。本発明の半導体基板の第２実施形態を示す断面図である。

以下、図面を参照して、本発明の実施の形態を説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

図１は、本発明の半導体基板の第１実施形態を示す断面図である。本実施形態の半導体基板１０は、一面１１ａが単結晶シリコンで構成された基板１１と、基板１１の一面１１ａを炭化処理して形成された炭化緩衝層１２と、炭化緩衝層１２の一面１２ａに形成された炭化珪素膜１３とを備えている。

基板１１は、少なくとも一面１１ａが単結晶シリコン膜によって形成されていれば良く、シリコン基板（シリコン単結晶基板）が好適に採用されるが、ガラス、石英、プラスチック、ステンレス等からなる基体上に単結晶シリコン膜を形成したものでも良い。基板１１の一面１１ａに露出する単結晶シリコンの結晶面は、例えば、ミラー指数（１００）で表される結晶面（以下、単に（１００）面と略記する。）を成すものとされるが、（１００）面以外にも、（１００）面に対して５４．７３°傾斜した（１１１）面であってもよい。このような単結晶シリコンの格子定数は０．５４３ｎｍである。

炭化珪素膜１３は、後述する炭化緩衝層１２の一面１２ａに、熱ＣＶＤ法やプラズマＣＶＤ法によって形成された炭化珪素の薄膜である。この炭化珪素膜１３は、立方晶の炭化珪素（３Ｃ−ＳｉＣ）から形成されている。炭化珪素膜１３は強度が非常に高く、かつ耐摩耗性に優れているため、ＭＥＭＳ等の構造材や有接点部の電極材料として好適である。このような３Ｃ−ＳｉＣからなるエピタキシャル層１３は、格子定数が０．４３５ｎｍである。

炭化緩衝層１２は、基板１１と炭化珪素膜１３との間に形成された炭化珪素（３Ｃ−ＳｉＣ）の単結晶層又は多結晶層である。炭化緩衝層１２は、基板１１の一面１１ａを炭化処理することにより、炭化珪素膜１３を形成する際の基板表面からのシリコン原子の脱離（蒸発）を防止すると共に、基板１１（より詳しくは基板１１の一面１１ａを構成する単結晶シリコン膜）と炭化珪素膜１３との格子不整合を緩和し、炭化珪素膜１３に転移欠陥が生じるのを防止する機能を有するものである。炭化緩衝層１２の厚みは、少なくとも１原子層分の厚みで形成されればよく、本実施形態では２ｎｍ以上３０ｎｍ以下の厚みとされている。

図２により半導体基板１０の製造方法を説明することができる。図２において横軸は時間、縦軸は基板１１に加える熱処理の温度を示している。

本実施形態の半導体基板１０の製造方法は、基板１１の一面１１ａに露出した単結晶シリコン膜を炭化処理し、基板１１の一面１１ａに炭化珪素膜からなる炭化緩衝層１２を形成する工程と、基板１１を冷却して炭化緩衝層１２の結晶性を安定させる工程と、炭化緩衝層１２の一面１２ａに炭化珪素膜１３を形成する工程と、を有する。

本実施形態の半導体基板１０の製造方法では、一面１１ａが単結晶シリコンで構成された基板１１を真空チャンバに導入し、炭化緩衝層１２の原料ガス（炭素源）であるネオペンタンガスを真空チャンバ内に１０ｓｃｃｍ導入し、そのまま基板温度を上昇させて一定時間維持することにより、基板１１の一面１１ａに炭化緩衝層１２を形成する。

炭化緩衝層１２は、基板１１の一面１１ａを覆うことにより基板１１からのシリコン原子の脱離（蒸発）を防止するものである。炭化緩衝層１２は基板表面のシリコン原子とネオペンタンガス（より詳しくは、その分解生成物であるＣＨ_３ラジカル）とを反応させて形成されるが、炭化緩衝層１２の形成温度が高くなると、基板１１からのシリコン原子の脱離が促進されてしまう。また、炭化緩衝層１２を形成した後には、炭化緩衝層１２の結晶性を安定させるために基板１１を室温付近まで冷却するが、そのとき、炭化珪素とシリコンの熱膨張係数の違いから、基板１１の冷却時に新たな結晶欠陥を引き起こす惧れがある。そのため、炭化緩衝層１２はなるべく低い温度で形成することが望ましい。

ここで、炭化緩衝層１２の原料ガスとして用いるネオペンタン（ｎｅｏ−Ｃ_５Ｈ_１２、２，２−ジメチルプロパンとも言う）は、４００℃程度から熱分解を起こし、ＣＨ_３ラジカルを放出することが知られている。ＣＨ_３ラジカルはシリコン原子と反応して炭化緩衝層の形成に寄与する。そのため、本実施形態では、基板１１をネオペンタンが熱分解可能な５５０℃の温度まで昇温し、基板温度５５０℃でネオペンタンを真空チャンバ内に導入し、そのまま基板温度を３０分間維持することにより、炭化緩衝層１２を形成している。こうすることで、基板１１からのシリコンの脱離を最小限に抑えることができ、その結果、炭化緩衝層１２上に形成される炭化珪素膜１３へのボイドやミスフィット転位の発生を防止することができる。

なお、本実施形態では基板１１の温度を５５０℃まで上昇させたが、この基板温度はネオペンタンの熱分解が促進される温度であれば良く、具体的には、４００℃以上１１００℃以下であれば良い。

基板１１上に炭化緩衝層１２を形成したら、基板１１をいったん室温（２５℃）まで冷却し、一定時間保持して炭化緩衝層１２の結晶性を安定させる。そして、基板１１を再び所定温度まで上昇させ、炭化珪素膜１３の炭素源であるネオペンタンガスを５ｓｃｃｍ、シリコン源であるジシランガスを３ｓｃｃｍ、それぞれ真空チャンバ内に導入し、炭化緩衝層１２の一面１２ａに炭化珪素膜１３を所望の膜厚まで形成する。

基板１１の温度は、原料ガスであるネオペンタンガスとジシランガスが熱分解可能な温度まで上昇される。本実施形態では、炭化緩衝層１２の形成温度と同じ５５０℃まで上昇させるが、この基板温度は４００℃以上１１００℃以下であれば良い。シリコン源としてはジシランガスの他にトリシランガスを用いることもできるが、この場合も基板温度を４００℃以上１１００℃以下とすることで、トリシランガスが熱分解し、炭化緩衝層１２上に炭化珪素膜１３を形成することが可能である。

炭化珪素膜１３の形成圧力は１×１０^−４Ｐａ以下であることが望ましい。このように低い形成圧力で炭化珪素膜１３を成長させることにより、炭化珪素膜１３の結晶性の向上を図ることができる。

ネオペンタン、ジシラン又はトリシランとも４００℃程度から熱分解を起こし、ＣＨ_３ラジカルとＳｉＨ_２ラジカルを放出することが知られている。基板温度を５５０℃程度まで上昇させて反応させることによりＣＨ_３ラジカルとＳｉＨ_２ラジカルが反応して炭化珪素膜の形成に寄与する。その結果、５５０℃という低温でありながら、耐摩耗性に優れ、かつ高強度である高品質な炭化珪素膜を成長させることが可能となり、比較的耐熱性の低いＭＥＭＳデバイスの電極等に適用することができる。

また、比較的低温で熱分解するため、炭化珪素膜１３を形成した後基板１１を室温に戻すときに、炭化珪素膜１３と基板１１（より詳しくは基板表面の単結晶シリコン膜）との間の熱膨張係数の違いによって、新たな結晶欠陥を引き起こす惧れも少ない。さらに、低温で熱分解可能なネオペンタンとジシラン又はトリシランを用いて炭化緩衝層１２と炭化珪素膜１３を形成するため、基板１１の表面の荒れ（シリコン原子の蒸発に起因するもの）を防止しつつ、炭化緩衝層１２上に結晶欠陥の少ない炭化珪素膜１３を製造することができる。

図３は、本発明の半導体基板の第２実施形態を示す断面図である。本実施形態の半導体基板２０において第１実施形態の半導体基板１０と異なる点は、基板２１と炭化珪素膜２３との間の炭化緩衝層を省略した点である。

半導体基板２０の製造方法は、炭化緩衝層の形成工程を省略した以外は、第１実施形態の半導体基板１０の製造方法と同じである。この方法では、炭化緩衝層を省略したので、炭化珪素膜２３の結晶性は第１実施形態の半導体基板１０より若干劣るものの、工程を一つ省略できるので、生産性が高くコストダウンが可能であるという利点がある。

もともと炭化緩衝層は、炭化珪素膜２３を形成する際の高温の熱処理によって基板２１からシリコン原子が脱離することを防止するものであるが、本実施形態の炭化珪素膜の形成方法では、原料ガスとして比較的低い温度で熱分解可能なネオペンタンとジシラン又はトリシランを用いているため、炭化緩衝層を形成しなくてもシリコン原子の脱離が防止され高品質な炭化珪素膜が形成される。また、ＭＥＭＳ等の構造材や有接点部の電極材料として用いる場合には、パワーデバイスで必要とされるほどの結晶性は必要ないため、上記の製造方法を用いても十分な品質が確保される。

１０…半導体基板、１１…基板、１２…炭化緩衝層、１３…炭化珪素膜、２０…半導体基板、２３…炭化珪素膜

Claims

一面に単結晶シリコン膜を有する基板の前記一面側に炭化珪素膜を有する半導体基板の製造方法であって、
炭素源およびシリコン源を用いたＣＶＤ法により前記炭化珪素膜を形成する第１の工程を含み、
前記炭素源はネオペンタンガスであり、
前記シリコン源はジシランガス又はトリシランガスである、
ことを特徴とする半導体基板の製造方法。
前記ＣＶＤ法は、４００℃以上１１００℃以下で行われることを特徴とする請求項１に記載の半導体基板の製造方法。
前記ＣＶＤ法は、圧力が１×１０^−４Ｐａ以下で行われることを特徴とする請求項１または２のいずれかに記載の半導体基板の製造方法。
更に、前記第１の工程の前に、前記一面上に炭化緩衝膜を形成する第２の工程を含み、
前記第２の工程は、前記一面にネオペンタガスを供給し加熱することで行うこと、
を特徴とする請求項１〜３のいずれかに記載の半導体基板の製造方法。
前記第２の工程は、４００℃以上１１００℃以下で行われることを特徴とする請求項４に記載の半導体基板の製造方法。