JP4766642B2 - ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 - Google Patents
ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 Download PDFInfo
- Publication number
- JP4766642B2 JP4766642B2 JP2001270242A JP2001270242A JP4766642B2 JP 4766642 B2 JP4766642 B2 JP 4766642B2 JP 2001270242 A JP2001270242 A JP 2001270242A JP 2001270242 A JP2001270242 A JP 2001270242A JP 4766642 B2 JP4766642 B2 JP 4766642B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- epitaxial growth
- growth method
- semiconductor
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＳｉＣ半導体と、ＳｉＣエピタキシャル成長方法に関する。
【０００２】
【従来の技術】
基板になるシリコンと、そのシリコン基板上にエピタキシャル成長させるＳｉＣとの間には、格子不整合がある。そのため、ミスフィット転位による結晶欠陥が多数発生し、デバイス作成時に問題となっている。
【０００３】
そのため、格子定数の違いによる結晶欠陥を抑制する技術の導入が重要になる。
【０００４】
シリコン基板の表面を炭化水素ガスで炭化し、これをバッファー層としてＳｉＣを成長させる方法が知られている。
【０００５】
【発明が解決しようとする課題】
この従来の方法によると、シリコン基板中のＳｉ原子が炭化処理により基板表面に持ち去られ、シリコン基板中に空孔が生じ、シリコン基板が荒れてしまう現象が見られる。
【０００６】
本発明の目的は、格子定数の違いによるミスフィット転位を抑制し、しかも、品質の高いＳｉＣ半導体とＳｉＣエピタキシャル成長方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明の解決手段を例示すると、次のとおりである。
【０００８】
（１）Ｓｉウェーハの表面に、ＢＰのバッファー層を介して、３Ｃ−ＳｉＣがエピタキシャル成長により形成されていることを特徴とするＳｉＣ半導体。
【０００９】
（２）ＢＰが閃亜鉛鉱型の単結晶である前述のＳｉＣ半導体。
【００１０】
（３）シリコン基板上にＢＰのバッファー層を介して単結晶ＳｉＣ膜を形成したＳｉＣウェーハ。
【００１１】
（４）ＢＰが閃亜鉛鉱型の結晶である前述のＳｉＣウェーハ。
【００１２】
（５）基板となるＳｉウェーハの上に３Ｃ−ＳｉＣをエピタキシャル成長させる際に、ＢＰをバッファー層として介在させることを特徴とするＳｉＣエピタキシャル成長方法。
【００１３】
（６）ＢＰが閃亜鉛鉱型の単結晶である前述のＳｉＣエピタキシャル成長方法。
【００１４】
【発明の実施の形態】
この発明は、Ｓｉに比べて半導体機能として優れた性能を持つＳｉＣ半導体とエピタキシャル成長方法を提供するものである。
【００１５】
ＳｉＣ半導体とくに３Ｃ−ＳｉＣ半導体は、主にＳｉ（シリコン）基板上に３Ｃ−ＳｉＣをエピタキシャル成長させることにより製造される。
【００１６】
このようなエピタキシャル成長においては、シリコン基板の結晶性を成膜層が受け継ぐ。それゆえ、良質な結晶を得る上で基板の荒れは避けるべきである。
【００１７】
そこで、基板の荒れをもたらさないように、適当な物質によるバッファー層を設けることが好ましいのである。
【００１８】
たとえば、基板となるＳｉウェーハ上に３Ｃ−ＳｉＣをエピタキシャル成長させる際に、閃亜鉛鉱型単結晶のＢＰ（リン化ホウ素）をバッファー層として用いる。それにより、結晶欠陥を減少させる。
【００１９】
閃亜鉛鉱型結晶であるＢＰ（リン化ホウ素）の格子定数は、４．５３８オングストロームであり、３Ｃ−ＳｉＣの４．３５８オングストロームとほぼ同等であり、格子不整合によるミスフィット転位を抑制できる。また、熱膨脹率もほぼ同等である。
【００２０】
また、ＢＰは、Ｓｉと格子定数にして１６．４％の違いがあるものの、ＢＰはＳｉ上にヘテロエピタキシャル成長できるものである。
【００２１】
まず、Ｓｉ基板上にＢＰをエピタキシャル成長させ、続いて、３Ｃ−ＳｉＣを成長させることにより、ミスフィット転位を抑制した結晶を得ることができる。
【００２２】
【実施例】
以下に、好適な実施例の１つを説明する。
【００２３】
（１）基板のＳｉ（１００）もしくは（１１１）を水素雰囲気中で１０００℃以上に加熱することにより、基板の自然酸化膜を除去する。
【００２４】
（２）キャリアガスを水素として、Ｂ原料のＢＣｌ3 とＰ原料のＰＣｌ3 を反応管に流し、低温成長を約２００〜５００℃で３０分程度行う。
【００２５】
（３）低温成長終了時にＢＰの原料供給を止め、ＢＰの結晶成長温度である９００〜１２００℃まで昇温する。
【００２６】
（４）９００〜１２００℃の成長温度になったら、ＢＰの原料供給を開始し、そのまま３０分以上保持し、ＢＰ層を１〜５μｍ程度成膜する。
【００２７】
（５）所定の結晶成長時間を終えたのち、ＢＰの原料供給を停止し、その温度のまま３０分程度保持する。
【００２８】
（６）ついで、ＳｉＣの低温成長温度である２００〜５００℃にし、原料であるメチルシランの供給を開始し、１０分程度保持する。
【００２９】
（７）３Ｃ−ＳｉＣの結晶成長温度である８００〜１２００℃程度にし、そのまま３０分以上保持し、ＳｉＣ層を１０〜３０μｍ成膜する。
【００３０】
（８）３Ｃ−ＳｉＣ結晶成長時間が終了した時点でメチルシラン原料供給を停止し、その温度のまま３０分程度保持する。
【００３１】
上記工程（１）〜（８）により製造した３Ｃ−ＳｉＣ半導体（とくにその結晶）と比較するために、ＢＰ層を介さないで、すなわち上記工程（２）から（５）を除いた条件で、Ｓｉ基板上に３Ｃ−ＳｉＣ結晶を成長させた３Ｃ−ＳｉＣ半導体の製造を試みた。これらを比較したところ、ＢＰのバッファー層を設けて作成した３Ｃ−ＳｉＣ半導体の結晶は、格子欠陥違いによるミスフィット転位が良好に抑制されており、高品質な結晶になっていたが、ＢＰのバッファ層なしで製造したものは、多結晶ＳｉＣが形成されるのみで、単結晶ＳｉＣを製造することはできなかった。
【００３２】
本発明は、実施例に限定されるものではない。たとえば、原料ガスとしては、塩化物の他にも、水素化物、有機金属原料など、種々のものが利用できる。
【図面の簡単な説明】
【図１】（ａ）は、Ｓｉウェーハ上に、ＳｉＣを直接成長させた場合の様子を示す模式図。
（ｂ）は、本発明の好適な実施例による３Ｃ−ＳｉＣ単結晶の成長を示す模式図。
【発明の属する技術分野】
この発明は、ＳｉＣ半導体と、ＳｉＣエピタキシャル成長方法に関する。
【０００２】
【従来の技術】
基板になるシリコンと、そのシリコン基板上にエピタキシャル成長させるＳｉＣとの間には、格子不整合がある。そのため、ミスフィット転位による結晶欠陥が多数発生し、デバイス作成時に問題となっている。
【０００３】
そのため、格子定数の違いによる結晶欠陥を抑制する技術の導入が重要になる。
【０００４】
シリコン基板の表面を炭化水素ガスで炭化し、これをバッファー層としてＳｉＣを成長させる方法が知られている。
【０００５】
【発明が解決しようとする課題】
この従来の方法によると、シリコン基板中のＳｉ原子が炭化処理により基板表面に持ち去られ、シリコン基板中に空孔が生じ、シリコン基板が荒れてしまう現象が見られる。
【０００６】
本発明の目的は、格子定数の違いによるミスフィット転位を抑制し、しかも、品質の高いＳｉＣ半導体とＳｉＣエピタキシャル成長方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明の解決手段を例示すると、次のとおりである。
【０００８】
（１）Ｓｉウェーハの表面に、ＢＰのバッファー層を介して、３Ｃ−ＳｉＣがエピタキシャル成長により形成されていることを特徴とするＳｉＣ半導体。
【０００９】
（２）ＢＰが閃亜鉛鉱型の単結晶である前述のＳｉＣ半導体。
【００１０】
（３）シリコン基板上にＢＰのバッファー層を介して単結晶ＳｉＣ膜を形成したＳｉＣウェーハ。
【００１１】
（４）ＢＰが閃亜鉛鉱型の結晶である前述のＳｉＣウェーハ。
【００１２】
（５）基板となるＳｉウェーハの上に３Ｃ−ＳｉＣをエピタキシャル成長させる際に、ＢＰをバッファー層として介在させることを特徴とするＳｉＣエピタキシャル成長方法。
【００１３】
（６）ＢＰが閃亜鉛鉱型の単結晶である前述のＳｉＣエピタキシャル成長方法。
【００１４】
【発明の実施の形態】
この発明は、Ｓｉに比べて半導体機能として優れた性能を持つＳｉＣ半導体とエピタキシャル成長方法を提供するものである。
【００１５】
ＳｉＣ半導体とくに３Ｃ−ＳｉＣ半導体は、主にＳｉ（シリコン）基板上に３Ｃ−ＳｉＣをエピタキシャル成長させることにより製造される。
【００１６】
このようなエピタキシャル成長においては、シリコン基板の結晶性を成膜層が受け継ぐ。それゆえ、良質な結晶を得る上で基板の荒れは避けるべきである。
【００１７】
そこで、基板の荒れをもたらさないように、適当な物質によるバッファー層を設けることが好ましいのである。
【００１８】
たとえば、基板となるＳｉウェーハ上に３Ｃ−ＳｉＣをエピタキシャル成長させる際に、閃亜鉛鉱型単結晶のＢＰ（リン化ホウ素）をバッファー層として用いる。それにより、結晶欠陥を減少させる。
【００１９】
閃亜鉛鉱型結晶であるＢＰ（リン化ホウ素）の格子定数は、４．５３８オングストロームであり、３Ｃ−ＳｉＣの４．３５８オングストロームとほぼ同等であり、格子不整合によるミスフィット転位を抑制できる。また、熱膨脹率もほぼ同等である。
【００２０】
また、ＢＰは、Ｓｉと格子定数にして１６．４％の違いがあるものの、ＢＰはＳｉ上にヘテロエピタキシャル成長できるものである。
【００２１】
まず、Ｓｉ基板上にＢＰをエピタキシャル成長させ、続いて、３Ｃ−ＳｉＣを成長させることにより、ミスフィット転位を抑制した結晶を得ることができる。
【００２２】
【実施例】
以下に、好適な実施例の１つを説明する。
【００２３】
（１）基板のＳｉ（１００）もしくは（１１１）を水素雰囲気中で１０００℃以上に加熱することにより、基板の自然酸化膜を除去する。
【００２４】
（２）キャリアガスを水素として、Ｂ原料のＢＣｌ3 とＰ原料のＰＣｌ3 を反応管に流し、低温成長を約２００〜５００℃で３０分程度行う。
【００２５】
（３）低温成長終了時にＢＰの原料供給を止め、ＢＰの結晶成長温度である９００〜１２００℃まで昇温する。
【００２６】
（４）９００〜１２００℃の成長温度になったら、ＢＰの原料供給を開始し、そのまま３０分以上保持し、ＢＰ層を１〜５μｍ程度成膜する。
【００２７】
（５）所定の結晶成長時間を終えたのち、ＢＰの原料供給を停止し、その温度のまま３０分程度保持する。
【００２８】
（６）ついで、ＳｉＣの低温成長温度である２００〜５００℃にし、原料であるメチルシランの供給を開始し、１０分程度保持する。
【００２９】
（７）３Ｃ−ＳｉＣの結晶成長温度である８００〜１２００℃程度にし、そのまま３０分以上保持し、ＳｉＣ層を１０〜３０μｍ成膜する。
【００３０】
（８）３Ｃ−ＳｉＣ結晶成長時間が終了した時点でメチルシラン原料供給を停止し、その温度のまま３０分程度保持する。
【００３１】
上記工程（１）〜（８）により製造した３Ｃ−ＳｉＣ半導体（とくにその結晶）と比較するために、ＢＰ層を介さないで、すなわち上記工程（２）から（５）を除いた条件で、Ｓｉ基板上に３Ｃ−ＳｉＣ結晶を成長させた３Ｃ−ＳｉＣ半導体の製造を試みた。これらを比較したところ、ＢＰのバッファー層を設けて作成した３Ｃ−ＳｉＣ半導体の結晶は、格子欠陥違いによるミスフィット転位が良好に抑制されており、高品質な結晶になっていたが、ＢＰのバッファ層なしで製造したものは、多結晶ＳｉＣが形成されるのみで、単結晶ＳｉＣを製造することはできなかった。
【００３２】
本発明は、実施例に限定されるものではない。たとえば、原料ガスとしては、塩化物の他にも、水素化物、有機金属原料など、種々のものが利用できる。
【図面の簡単な説明】
【図１】（ａ）は、Ｓｉウェーハ上に、ＳｉＣを直接成長させた場合の様子を示す模式図。
（ｂ）は、本発明の好適な実施例による３Ｃ−ＳｉＣ単結晶の成長を示す模式図。
Claims (6)
- Ｓｉウェーハの表面に、ＢＰのバッファー層を介して、３Ｃ−ＳｉＣがエピタキシャル成長により形成されていることを特徴とするＳｉＣ半導体。
- ＢＰが閃亜鉛鉱型の単結晶であることを特徴とする請求項１に記載のＳｉＣ半導体。
- シリコン基板上にＢＰのバッファー層を介して単結晶ＳｉＣ膜が形成されていることを特徴とするＳｉＣウェーハ。
- ＢＰが閃亜鉛鉱型の結晶であることを特徴とする請求項３に記載のＳｉＣウェーハ。
- 基板となるＳｉウェーハの上に３Ｃ−ＳｉＣをエピタキシャル成長させる際に、ＢＰをバッファー層として介在させることを特徴とするＳｉＣエピタキシャル成長方法。
- ＢＰが閃亜鉛鉱型の単結晶であることを特徴とする請求項５に記載のＳｉＣエピタキシャル成長方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001270242A JP4766642B2 (ja) | 2001-09-06 | 2001-09-06 | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 |
| TW091120310A TWI222104B (en) | 2001-09-06 | 2002-09-05 | Semiconductor wafer and method of fabricating the same |
| US10/432,597 US6936490B2 (en) | 2001-09-06 | 2002-09-05 | Semiconductor wafer and its manufacturing method |
| PCT/JP2002/009035 WO2003023095A1 (fr) | 2001-09-06 | 2002-09-05 | Plaquette de semi-conducteur et production de cette plaquette |
| EP02765418A EP1424409A4 (en) | 2001-09-06 | 2002-09-05 | SEMICONDUCTOR WAFER AND PRODUCTION THEREOF |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001270242A JP4766642B2 (ja) | 2001-09-06 | 2001-09-06 | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003081695A JP2003081695A (ja) | 2003-03-19 |
| JP4766642B2 true JP4766642B2 (ja) | 2011-09-07 |
Family
ID=19095919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001270242A Expired - Fee Related JP4766642B2 (ja) | 2001-09-06 | 2001-09-06 | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4766642B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095858A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Ceramics Co Ltd | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
| JP5109912B2 (ja) * | 2008-10-03 | 2012-12-26 | セイコーエプソン株式会社 | 半導体装置の製造方法、半導体装置 |
| JP5471258B2 (ja) * | 2009-10-02 | 2014-04-16 | セイコーエプソン株式会社 | 半導体基板とその製造方法 |
| JPWO2014098035A1 (ja) * | 2012-12-17 | 2017-01-12 | 旭硝子株式会社 | 光学素子、光学系及び撮像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809690B2 (ja) * | 1989-01-13 | 1998-10-15 | 株式会社東芝 | 化合物半導体材料とこれを用いた半導体素子およびその製造方法 |
| JP3026087B2 (ja) * | 1989-03-01 | 2000-03-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の気相成長方法 |
| JP3767660B2 (ja) * | 1998-03-17 | 2006-04-19 | 昭和電工株式会社 | 積層構造体及びそれを用いた化合物半導体デバイス |
| JP3748011B2 (ja) * | 1999-06-11 | 2006-02-22 | 東芝セラミックス株式会社 | ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法 |
| JP4329166B2 (ja) * | 1999-06-23 | 2009-09-09 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体光デバイス |
-
2001
- 2001-09-06 JP JP2001270242A patent/JP4766642B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003081695A (ja) | 2003-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5498163B2 (ja) | 多層半導体ウエハ及びその製造方法並びに素子 | |
| JP7290135B2 (ja) | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 | |
| US9758902B2 (en) | Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device | |
| JP5786759B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| CN106169497B (zh) | 碳化硅基板以及碳化硅基板的制造方法 | |
| JP2004107114A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| JP3508356B2 (ja) | 半導体結晶成長方法及び半導体薄膜 | |
| JP4766642B2 (ja) | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 | |
| JP2008028277A (ja) | 半導体基板の製造方法 | |
| KR101220826B1 (ko) | 질화갈륨 단결정 후막의 제조방법 | |
| JP2006253617A (ja) | ＳｉＣ半導体およびその製造方法 | |
| JP4313000B2 (ja) | ３Ｃ−ＳｉＣ半導体の製造方法 | |
| WO2023079880A1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| JP5471258B2 (ja) | 半導体基板とその製造方法 | |
| JP3909690B2 (ja) | エピタキシャル成長によるＳｉＣ膜の製造方法 | |
| WO2015097852A1 (ja) | 単結晶ＳｉＣエピタキシャル膜の形成方法 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| WO2024057698A1 (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 | |
| JP2010225733A (ja) | 半導体基板の製造方法 | |
| JP2008184361A (ja) | ３Ｃ−ＳｉＣ単結晶膜の形成方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JP2004022581A (ja) | エピタキシャル成長による半導体の製造方法 | |
| JP3967282B2 (ja) | ＳｉＣ、ＧａＮ半導体及びその製造方法 | |
| JP2007149739A (ja) | 半導体基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |