JP4257701B2 - AlN半導体及びその製造方法 - Google Patents
AlN半導体及びその製造方法 Download PDFInfo
- Publication number
- JP4257701B2 JP4257701B2 JP2003192979A JP2003192979A JP4257701B2 JP 4257701 B2 JP4257701 B2 JP 4257701B2 JP 2003192979 A JP2003192979 A JP 2003192979A JP 2003192979 A JP2003192979 A JP 2003192979A JP 4257701 B2 JP4257701 B2 JP 4257701B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- aln
- thickness
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、基板上に形成された単結晶膜からなり、短波長LED(発光ダイオード)、短波長半導体レーザー素子等に用いられるAlN(窒化アルミニウム)半導体及びその製造方法に関する。
【0002】
【従来の技術】
従来、この種のAlN半導体としては、サファイア(Al2 O3 )基板上にAlN単結晶膜が形成されているものが知られている。
このAlN半導体は、サファイア基板の表層部を窒化し、その窒化層をバッファ層とし、この窒化層にAlN単結晶膜をエピタキシャル成長させて製造されている。
【0003】
【発明が解決しようとする課題】
しかし、従来のAlN半導体及びその製造方法では、サファイアが絶縁体であるため、直列の電極は位置が取れず、デバイス作製時に多くの工程を要する不具合がある。
又、サファイアに成長するAlN単結晶は、ウルツ鉱型構造であって明確な劈解面を持たないため、レーザー素子として使用するには、上述した電極作製の場合と同様に、多くの加工工程を必要とする不具合がある。
【0004】
そこで、本発明は、デバイスの作製工程を削減し得るAlN半導体及びその製造方法の提供を課題とする。
【0005】
【課題を解決するための手段】
前記課題を解決するため、本発明のAlN半導体は、単結晶Si基板1上に厚さ5〜50nmのc−TiC単結晶層及び厚さ1〜20nmのc−TiN単結晶層3を順に介在して厚さ1〜5μmのc−AlN単結晶膜4が形成されていることを特徴とする。
【0006】
一方、AlN半導体の製造方法は、単結晶Si基板上にTi層を600〜900℃の温度で5〜50nmの厚さに蒸着した後、Ti層をH2雰囲気において1000〜1350℃の温度で炭化してc−TiC単結晶層に変質させ、次に、c−TiC単結晶層上にTi層を600〜900℃の温度で1〜20nmの厚さに蒸着した後、Ti層を900〜1200℃の温度で窒化してc−TiN単結晶層に変質させ、しかる後、c−TiN単結晶層上にc−AlN単結晶膜を1000〜1350℃の温度で1〜5μmの厚さにエピタキシャル成長させることを特徴とする。
【0007】
【作用】
本発明のAlN半導体及びその製造方法においては、電極としても使用可能な単結晶Si基板上に、劈開面を有する超格子構造のc−AlN(立方晶窒化アルミニウム)単結晶膜が、c−TiC(立方晶炭化チタン)単結晶層及びc−TiN(立方晶窒化チタン)単結晶層により単結晶Si基板と格子整合されて形成されている。
【0008】
c−TiC単結晶層の厚さが、5nm未満であると、多結晶となる。一方、50nmを超過すると、表面が荒れる。
c−TiC単結晶層の厚さは、10〜20nmがより好ましい。
c−TiN単結晶層の厚さが、1nm未満であると、多結晶となる。一方、50nmを超過すると、表面が荒れる。
c−TiN単結晶層の厚さは、5〜20nmがより好ましい。
c−AlN単結晶膜の厚さが、1μm未満であると、結晶欠陥が大量に残存する。一方、5μmを超過すると、クラックが生じる。
c−AlN単結晶膜の厚さは、1〜2μmがより好ましい。
【0009】
一方、Ti層の炭化温度が、1000℃未満であると、TiCにならない。一方、1350℃を超えると、単結晶Si基板のエッチングが著しくなる。 Ti層の炭化温度は、1050〜1300℃がより好ましい。
Ti層の炭化用の原料としては、C3 H8 (プロパン)が用いられる。
Ti層の窒化温度が、900℃未満であると、TiNにならない。一方、1200℃を超過すると、基板のSiのエッチングが著しくなる。
Ti層の窒化温度は、920〜1180℃がより好ましい。
Ti層の窒化用の原料としては、NH3 (アンモニア)が用いられる。
c−AlN単結晶膜のエピタキシャル成長温度が、1000℃未満であると、多結晶となる。一方、1350℃を超過すると、成長速度が著しく減少する。
c−AlN単結晶膜のエピタキシャル成長温度は、1050〜1250℃がより好ましい。
c−AlN単結晶膜のエピタキシャル成長用の原料としては、(CH3 )3 Al(トリメチルアルミニウム)とNH3 が用いられる。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図1は本発明に係るAlN半導体の実施の形態の一例を示す概念的な断面図である。
【0011】
このAlN半導体は、(100)面の単結晶Si基板1上に厚さ5〜50nmのc−TiC単結晶層2及び厚さ1〜20nmのc−TiN単結晶層3を順に介在して厚さ1〜5μmのc−AlN単結晶膜4が形成されているものである。
【0012】
上記AlN半導体においては、電極としても使用可能な単結晶Si基板1上に、劈開面を有する超格子構造のc−AlN単結晶膜4が、c−TiC単結晶層2及びc−TiN単結晶層3により単結晶Si基板1と格子整合されて形成されている。
ちなみに、単結晶Si、c−TiC、c−TiN及びc−AlNの格子定数は、それぞれオングストロームで、5.431、4.328、4.237及び4.38である。
【0013】
上述したAlN半導体を製造するには、先ず、(100)面の単結晶Si基板1をH2(水素ガス)雰囲気において1000℃以上の温度で加熱することにより自然酸化膜を除去する(図2(a)参照)。
次に、単結晶Si基板1上に600〜900℃の温度でTi層2’を5〜50nmの厚さに蒸着した(図2(b)参照)後、H2雰囲気において1050〜1350℃の温度でC3H8を供給して、Ti層2’を炭化してc−TiC単結晶層2に変質させる(図2(c)参照)。
【0014】
次いで、c−TiC単結晶層2上に600〜900℃の温度でTi層3’を1〜20nmの厚さに蒸着した(図2(d)参照)後、900〜1200℃の温度でNH3を供給して、Ti層3’を窒化してc−TiN単結晶層3に変質させる(図2(e)参照)。
次に、c−TiN単結晶層3上に1000〜1350℃の温度で(CH3)3Al及びNH3を供給して、c−AlN単結晶膜4を1〜5μmの厚さにエピタキシャル成長させる(図2(f)参照)。
【0015】
【発明の効果】
以上説明したように、本発明のAlN半導体及びその製造方法によれば、電極としても使用可能な単結晶Si基板上に、劈開面を有する超格子構造のc−AlN単結晶膜が、c−TiC単結晶層及びTiN単結晶層により単結晶Si基板と格子整合されて形成されるので、従来のものに比べてデバイスの作製工程を格段に削減することができる。
【図面の簡単な説明】
【図1】本発明に係るAlN半導体の実施の形態の一例を示す概念的な断面図である。
【図2】(a)は本発明に係るAlN半導体の製造方法の実施の形態の一例を示す第一工程説明図、(b)上記製造方法の第2工程説明図、(c)は上記製造方法の第3工程説明図、(d)は上記製造方法の第4工程説明図、(e)は上記製造方法の第5工程説明図、(f)は上記製造方法の最終工程説明図である。
【符号の説明】
1 単結晶Si基板
2 c−TiC単結晶層
2′ Ti層
3 c−TiN単結晶層
3′ Ti層
4 c−AlN単結晶膜
Claims (2)
- 単結晶Si基板1上に厚さ5〜50nmのc−TiC単結晶層及び厚さ1〜20nmのc−TiN単結晶層3を順に介在して厚さ1〜5μmのc−AlN単結晶膜4が形成されていることを特徴とするAlN半導体。
- 単結晶Si基板上にTi層を600〜900℃の温度で5〜50nmの厚さに蒸着した後、Ti層をH2雰囲気において1000〜1350℃の温度で炭化してc−TiC単結晶層に変質させ、次に、c−TiC単結晶層上にTi層を600〜900℃の温度で1〜20nmの厚さに蒸着した後、Ti層を900〜1200℃の温度で窒化してc−TiN単結晶層に変質させ、しかる後、c−TiN単結晶層上にc−AlN単結晶膜を1000〜1350℃の温度で1〜5μmの厚さにエピタキシャル成長させることを特徴とするAlN半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192979A JP4257701B2 (ja) | 2003-07-07 | 2003-07-07 | AlN半導体及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192979A JP4257701B2 (ja) | 2003-07-07 | 2003-07-07 | AlN半導体及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005032765A JP2005032765A (ja) | 2005-02-03 |
JP4257701B2 true JP4257701B2 (ja) | 2009-04-22 |
Family
ID=34204614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003192979A Expired - Fee Related JP4257701B2 (ja) | 2003-07-07 | 2003-07-07 | AlN半導体及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4257701B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4838766B2 (ja) * | 2006-10-20 | 2011-12-14 | 古河機械金属株式会社 | Iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板 |
JP5075692B2 (ja) * | 2008-03-18 | 2012-11-21 | 古河機械金属株式会社 | Iii族窒化物半導体基板形成用基板 |
JP4885997B2 (ja) * | 2009-03-24 | 2012-02-29 | 古河機械金属株式会社 | Iii族窒化物半導体基板の製造方法 |
JP5719138B2 (ja) | 2009-12-22 | 2015-05-13 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理方法 |
-
2003
- 2003-07-07 JP JP2003192979A patent/JP4257701B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005032765A (ja) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
JP5842057B2 (ja) | 半導体装置の製造方法 | |
US8916906B2 (en) | Boron-containing buffer layer for growing gallium nitride on silicon | |
JP4493646B2 (ja) | 後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造および該バッファ構造を形成する方法 | |
JP4651207B2 (ja) | 半導体用基板とその製造方法 | |
TW200419652A (en) | Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy | |
WO1999023693A1 (en) | GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME | |
US20120183767A1 (en) | Hexagonal reo template buffer for iii-n layers on silicon | |
JP5997258B2 (ja) | オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板と、その製造方法 | |
JP4382748B2 (ja) | 半導体結晶成長方法 | |
JP4257701B2 (ja) | AlN半導体及びその製造方法 | |
JP2004115305A (ja) | 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード | |
JP4313000B2 (ja) | 3C−SiC半導体の製造方法 | |
KR100678857B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
JP3743013B2 (ja) | エピタキシャルウェハの製造方法 | |
JP4766642B2 (ja) | SiC半導体とSiCエピタキシャル成長方法 | |
JP3967280B2 (ja) | GaN半導体及びその製造方法 | |
JP3967282B2 (ja) | SiC、GaN半導体及びその製造方法 | |
JP4208078B2 (ja) | InN半導体及びその製造方法 | |
JP2005032766A (ja) | GaN半導体及びその製造方法 | |
KR100779847B1 (ko) | 질화물 반도체 및 그 제조 방법 | |
JP2004296703A (ja) | 窒化物半導体素子の製造方法 | |
JP2006045036A (ja) | 化合物半導体成長用基板及びその製造方法 | |
CN108110108A (zh) | Si基LED外延片及制造方法 | |
JP2006008432A (ja) | 化合物半導体成長用基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041026 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4257701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140213 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |