JP5997258B2 - オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板と、その製造方法 - Google Patents

オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板と、その製造方法 Download PDF

Info

Publication number
JP5997258B2
JP5997258B2 JP2014507315A JP2014507315A JP5997258B2 JP 5997258 B2 JP5997258 B2 JP 5997258B2 JP 2014507315 A JP2014507315 A JP 2014507315A JP 2014507315 A JP2014507315 A JP 2014507315A JP 5997258 B2 JP5997258 B2 JP 5997258B2
Authority
JP
Japan
Prior art keywords
axis
single crystal
plane
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014507315A
Other languages
English (en)
Other versions
JPWO2013145404A1 (ja
Inventor
哲生 成田
哲生 成田
伊藤 健治
健治 伊藤
冨田 一義
一義 冨田
伸幸 大竹
伸幸 大竹
真一 星
真一 星
松井 正樹
正樹 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Publication of JPWO2013145404A1 publication Critical patent/JPWO2013145404A1/ja
Application granted granted Critical
Publication of JP5997258B2 publication Critical patent/JP5997258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/08Reaction chambers; Selection of materials therefor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本明細書では、シリコン単結晶基板の表面上にIII族窒化物単結晶膜がステップフロー成長する現象を得る技術を開示する。その技術によると、シリコン単結晶基板の表面上に結晶欠陥の少ないIII族窒化物単結晶膜が結晶成長する。
非特許文献1に示されているように、結晶成長の一つのモードに、ステップフロー成長が知られている。本明細書ではステップフローモードで結晶成長することをステップフロー成長するという。ステップフロー成長中の単結晶の表面には、図8に模式的に示すように、ステップ28とテラス26の繰り返し形状が観測される。結晶成長条件が整っていると、ステップ28の位置で結晶成長が進行し、ステップ28の位置が矢印30に示すように進行する。ステップ28が端部32に到達すると、単結晶24はステップ28の高さ分だけ厚くなる。なお、図8のステップ28の高さとテラス26の傾斜角は誇張して示されており、実際のステップ28の高さは1から数原子層分であり、テラス26の傾斜角は非常に小さい。
ステップフロー成長のほかに、二次元核成長という結晶成長モードも知られている。図9は、二次元核成長中の単結晶の表面を模式的に示している。二次元核成長では、平坦な表面の各所で結晶成長が開始する。結晶成長の開始位置が確率的に決まることから、二次元核成長した単結晶の表面18には、高さを異にする平面18a,18b,18c等が共存し、段差20が不規則に走行する。
ステップフロー成長した単結晶の表面は、二次元核成長した単結晶の表面より平坦であることが知られている。また、ステップフロー成長は二次元核成長よりも制御しやすい。例えば、不純物を添加した単結晶を成長させる場合(本明細書では結晶成長する条件を整えることによって結晶成長現象を得ることを結晶成長させるという)、ステップフロー成長によると、二次元核成長による場合よりも、不純物の濃度や結晶中における不純物の存在位置等を厳密に管理することができる。
非特許文献2に、III族窒化物単結晶がステップフロー成長することで、結晶表面が平坦となり、急峻なヘテロ界面を形成できることが報告されている。III族窒化物単結晶を利用する半導体装置は、表面またはヘテロ界面をチャネルあるいはドリフト領域に利用するために、平坦な表面、平坦な界面、あるいは乱れの少ない結晶構造が有利に働く。非特許文献2は、ステップフロー成長したIII族窒化物単結晶を利用することで、半導体装置の特性が改善されることが報告している。
非特許文献3には、III族窒化物単結晶がステップフロー成長することで、深い準位の形成を抑制でき、電流コラプスを低減できることが報告されている。
非特許文献2,4,5に、III族窒化物単結晶がステップフロー成長する現象を得るための技術が開示されている。これらの技術では、図8に模式的に示すように、サファイア基板、SiC基板あるいはGaN自立基板などの基板22のうえに、III族窒化物単結晶24を結晶成長させる。結晶成長の基礎とする基板22は、そのc軸22aが基板22の表面22bに直交しないように傾斜させておく。すなわち、基板22のc軸22aに直交しない面22bを露出させ、その露出表面22b上にIII族窒化物単結晶24を結晶成長させる。露出表面22bの法線nと基板22のc軸22aがなす角θを適値に調整しておくと、露出表面22b上に結晶成長するIII族窒化物単結晶24のc軸24aも法線nに対して傾斜し、III族窒化物単結晶24がステップフロー成長する。以下では、露出表面22bの法線nから基板22のc軸22aまでの回転角θをオフ角という。
特許文献1あるいは非特許文献6に、シリコン単結晶基板上にIII族窒化物単結晶が結晶成長する現象を得るための技術が開示されている。これらの技術では、シリコン単結晶基板上に、AlNまたはAl(Ga,In)Nなどの混晶を成長させ、その上にIII族窒化物単結晶を結晶成長させる。
非特許文献7と8に関しては後で説明する。
特開2009−231550号公報
エピタキシャル成長のメカニズム、中嶋一雄 編、共立出版、pp.148-150(2003) Weiguo Hu, et. al., Superlattices and Microstructures, 46, 812 (2009) 松下景一,et. al., 電子情報通信学会技術研究報告 Vol. 109, No. 81, pp 69-72 (2009) X.Q. Shen, et. al., J. Crystal Growth, 300, 75 (2007) Toshio Nishida, et. al., J. Crystal Growth, 195, 41 (1998) A. Watanabe, et. al., J. Crystal Growth, 128, 391 (1993) F. Reiher, et. al., J. Crystal Growth, 312, 180 (2010) S.R.Lee et al. "Effect of threading dislocations on the Bragg peak widths of GaN, AlGaN and AlN heterolayers" Appl.Phys. Lett. 86, 241904 (2005)
非特許文献2,4,5に開示されている、III族窒化物単結晶がステップフロー成長する現象を得る技術と、特許文献1と非特許文献6に開示されている、シリコン単結晶基板上にIII族窒化物単結晶が結晶成長する現象を得る技術を組み合わせてみても、現状の技術では、シリコン単結晶基板上にIII族窒化物単結晶がステップフロー成長する現象を得ることができない。
図9は、非特許文献2,4,5に習って、シリコン単結晶基板2のc軸2aに直交しない面2bを露出させ、その露出表面2b上にAlNまたはAl(Ga,In)Nなどの混晶8を成長させ、その上にIII族窒化物単結晶10を結晶成長させた場合に生じる事象を模式的に示している。
非特許文献7に記載されているように、露出表面2bの法線nとc軸2aとの間に角度(オフ角)を持たせても、露出表面2b上に成長するAlNの混晶8のc軸8aは、露出表面2bに直交してしまう。そのために、III族窒化物単結晶10のc軸10aは、結晶成長中の表面18に直交してしまう。そのために、III族窒化物単結晶10は二次元核成長し、その表面18には高さを異にする複数の平面18a,18b,18c等が共存してしまう。また不規則に走行する段差20が形成されてしまう。
現状の技術では、III族窒化物単結晶がステップフロー成長する現象を得るためには、サファイア基板、SiC基板あるいはGaN基板などの高価な基板を必要とし、安価なシリコン基板を利用することができない。
本明細書では、シリコン単結晶基板を利用してIII族窒化物単結晶がステップフロー成長する現象を得る技術を開示する。
下記の(1)〜(5)の方法によると、シリコン単結晶基板を利用してIII族窒化物単結晶がステップフロー成長する現象を得ることができる。
(1)シリコン単結晶基板の<111>軸に直交する面に対して傾斜している面を露出させる。すなわち、<111>軸に対して非直交する面(非直交面)を露出させる。平面研磨等によって非直交面を露出させることができる。
(2)露出した表面にシリコン酸化物の膜を形成する。自然酸化膜が形成される場合には、自然酸化膜の形成工程がこの工程に対応する。
(3)シリコン酸化膜の表面に、アルミナ膜を形成する。
(4)アルミナ膜がα型に結晶化する条件で熱処理する。するとシリコン酸化膜に含まれている酸素がアルミナ膜内に移動し、シリコン酸化膜が還元される。この結果、シリコン酸化膜のアモルファス性が失われ、αアルミナのc軸がシリコン単結晶基板の<111>軸に配向する。
(5)αアルミナ膜の表面にウルツ鉱型のIII族窒化物単結晶を結晶成長させる(結晶成長する条件を整える)。オフ角を持ったαアルミナ膜の表面上に結晶成長することから、III族窒化物単結晶はステップフロー成長する。
本明細書に開示する技術によって、シリコン単結晶基板とウルツ鉱型のIII族窒化物単結晶膜を含む新規な積層基板を形成することができる。
従来の技術で入手可能な積層基板は、シリコン単結晶基板の表面に立てた法線とシリコン単結晶の<11−2>軸を含む面を断面視したときに、シリコン単結晶の<111>軸に対して傾斜する法線を持つ表面上にIII族窒化物単結晶を結晶成長させても、シリコン単結晶の<111>軸の方向によってIII族窒化物単結晶の<0001>軸の方向を制御することができなかった。
本明細書に開示する技術によると、シリコン単結晶基板の表面に立てた法線とシリコン単結晶の<11−2>軸を含む面を断面視したときに、シリコン単結晶の<111>軸とIII族窒化物単結晶の<0001>軸が、法線に対して同一方向に傾斜している積層基板を得ることができる。
図1は、シリコン単結晶の<111>軸に直交しない面上に、III族窒化物単結晶がステップフロー成長する場合の方位の関係を模式的に示している。
図1では、シリコン単結晶基板の表面に立てた法線をnとしている。シリコン単結晶の<111>軸は法線nに対して傾斜している。シリコン単結晶の<111>軸に対して、<1−10>軸と<11−2>軸は直交している。<1−10>軸と<11−2>軸を含む面は、シリコン単結晶基板の表面に対して傾斜している。
図1のy軸は、法線nに直交するとともに、法線nに沿って観察したときに<11−2>軸と重なる位置に設定されている。<11−2>軸はny面内にある。x軸は、法線nとy軸に直交している。x軸は、右手系直交軸を形成する向きにとる。
図1に示すように、シリコン単結晶の<111>軸とIII族窒化物単結晶の<0001>軸は、ny面内にあるとは限らない。図1の<111>nyは、<111>軸をny面の直交方向(x軸方向)からny面に投影した軸であり、<0001>nyは、<0001>軸をny面の直交方向(x軸方向)からny面に投影した軸である。
図1では、ny面上を円弧上に伸びる帯状の領域をnyとしている。ny領域に図示されている黒丸は、ny面上にあることを示している。
図2(a)は、シリコン単結晶基板の法線nと<11−2>軸を含む面(すなわちny面)を断面視した図を示す。図2(a)の場合、シリコン単結晶の<111>軸をny面で断面視した軸<111>nyは、法線nから時計方向にθx0°回転している。III族窒化物単結晶の<0001>軸をny面で断面視した軸<0001>nyは、法線nから時計方向にθx1°回転している。法線nが下から上に伸びていると扱う場合、軸<111>nyと軸<0001>nyも下から上に伸びているものと扱う。あるいは、シリコン基板に対しては法線nが上から下に伸びていると扱ってもよい。この場合には、軸<111>nyは上から下へ伸びているものと扱う。
図2(a)の場合、軸<111>nyも軸<0001>nyも、法線nから時計方向に回転している。θx0≠0であり、θx1≠0であり、θx0とθx1が同じ方向であるときに、法線に対してシリコン単結晶の<111>軸とIII族窒化物単結晶の<0001>軸が同一方向に傾斜しているという。図2(a)の場合、法線から時計回転方向に測定したθx0とθx1がともに正となる場合を例示している。回転方向のとり方によってはともに負となることもある。
シリコン単結晶の<111>軸とIII族窒化物単結晶の<0001>軸が同一方向に傾斜しているという場合、図2の(c)に示すように、法線n方向から見たときに、シリコン単結晶の<111>軸とIII族窒化物単結晶の<0001>軸が重ならず、両者間に角度が形成されていてもよい。θx0≠0であり、θx1≠0であり、θx0とθx1が同じ方向であれば、シリコン単結晶の<111>軸とIII族窒化物単結晶の<0001>軸は同一方向に傾斜している。
従来の技術で得られる積層基板は、θx0≠0としてもθx0の絶対値>>θx1の絶対値となってしまう。従来の技術では、シリコン単結晶基板の<111>軸を傾斜させることで、III族窒化物単結晶の<0001>軸の傾斜を制御することができなかった。上記の積層基板は、本明細書に開示する技術で初めて得られたものである。
本明細書に開示する技術によって実現される積層基板は、シリコン単結晶基板上に、SiOx膜(x<2である)と、αアルミナ膜と、III族窒化物単結晶膜が順に積層されていることを一つの特徴とする。αアルミナ膜の膜厚は0.5〜20nmであることが好ましい。
本明細書では、図1に示すように、法線nと直交する軸であって法線nの方向から観察したときに<11−2>軸と重複する軸をy軸とし、法線とy軸に直交する軸をx軸とし(右手系の向きにとる)、法線とy軸を含む面をny面とし、法線とx軸を含む面をnx面とする。シリコン単結晶基板の表面は、xy面に平行に伸びている。また、図1と図2の(a)と(b)に示すように、<111>軸をny面に投影した軸を<111>ny軸とし、<111>軸をnx面に投影した軸を<111>nx軸とし、<0001>軸をny面に投影した軸を<0001>ny軸とし、<0001>軸をnx面に投影した軸を<0001>nx軸とする。図1では、nx面上を円弧上に伸びる帯状領域をnxとしている。nx領域にある黒丸は、nx面上にあることを示している。<1−10>軸は、nx面上にあるとは限らないし、xy面上にあるとも限られない。
図1では、ny面において測定した、法線から<111>ny軸までの回転角をθx0とし、法線から<0001>ny軸までの回転角をθx1とする。またnx面において測定した、法線から<111>nx軸までの回転角をθy0とし、法線から<0001>nx軸までの回転角をθy1とする。上記における回転角は、法線から同一方向に測定したものとする。図1の場合、シリコン単結晶の結晶軸については、法線nと反対向きの軸(−n軸)からの回転角で図示しているが、図2に示すように、法線nからの回転角に等しい。
図2の場合、θx0とθx1は正であり、θy0とθy1は負である場合を例示している。ただし回転方向のとり方によって、回転角が正になることもあれば負となることもある。本明細書の技術で得られる積層基板の場合、θx0とθx1は同符号となり、θy0とθy1は同符号となる。本明細書で開示する技術によって、図2の(a)と(b)に示すように、θx0の絶対値>θy0の絶対値であり、かつθx1の絶対値>θy1の絶対値である関係を備えている積層基板が得られる。
上記基板を得るためには、シリコン単結晶基板表面のオフ角を設定する際に、<11−2>軸方向へのオフ角が<1−10>軸方向へのオフ角よりも大きいという関係に設定しておく。換言すれば、シリコン単結晶の<111>軸が主として<11−2>軸方向へ傾斜し、<1−10>軸は基板表面内に概ね留まっている関係とする。この場合、基板表面に成長するIII族窒化物単結晶のステップ面が、(1−100)面または(1−101)面となる。III族窒化物単結晶がc面成長する際には、(1−100)面と(1−101)面が安定面となる。そのために、シリコン単結晶の<111>軸を主として<11−2>軸方向へ傾斜させておくと、ステップフロー成長するIII族窒化物単結晶のステップ面が直線的に伸び、後記する図3に示すステップ・テラス形状が安定的に得られる。
なお本明細書で開示する技術は、シリコン単結晶基板の<111>軸を<1−10>軸方向へ傾斜させることを排除しない。<1−10>軸方向へ傾斜させてもIII族窒化物単結晶はステップフロー成長する。
実際には、<111>軸を<11−2>軸方向へのみ傾斜させ、<1−10>軸方向へは傾斜させないことが難しい。<1−10>軸方向へも傾斜してしまう。<1−10>軸方向へも傾斜したとしても、その傾斜角が小さければ、ステップフロー成長するIII族窒化物単結晶のステップ面は安定面となって、直線的に伸びる。θx0の絶対値>θy0の絶対値の関係にあれば、ステップフロー成長するIII族窒化物単結晶のステップ面が安定面となる。
本明細書で開示する技術によって、図2の(a)に示すθx0とθx1が、θx1/θx0=0.6〜1.0の関係を満たす積層基板を実現することができる。前記したように、θx0とθx1は同符号である。
θx0は、その絶対値が0.1°以上であることが好ましい。絶対値が0.1°以上あれば、ステップフロー成長するIII族窒化物単結晶のテラス幅が過剰ならず、テラス上で二次元核成長が開始することがない。また、θx0は、その絶対値が1.0°以下であることが好ましい。絶対値が1.0°以下であれば、ステップの高さが過剰になることがない。数原子層の厚みでステップフロー成長が持続する。
本明細書で開示する技術によって、III族窒化物単結晶膜の表面が、ステップ&テラス形状である積層基板を得ることができる。
III族窒化物単結晶のテラスの幅の平均値をWとし、III族窒化物単結晶の<0001>軸の格子定数をCとしたときに、W×tanθx1の絶対値が、0.5×C〜2.0×Cであることが好ましい。数原子層の厚みでステップフロー成長が持続する。
ステップフロー成長したIII族窒化物単結晶は、結晶構造に乱れが少ないことが知られている。本明細書で開示する技術によって、膜厚が1.5μm以下であって、転位密度(螺旋転位と混合転位を合計した転位の密度)が5×10cm−2以下であるIII族窒化物単結晶膜を得ることができる。本明細書で開示する技術によって、薄くて欠陥の少ないIII族窒化物単結晶膜を得ることができる。
上記したように、従来の技術でも、シリコン単結晶基板の表面上にIII族窒化物単結晶を結晶成長させることができる。その場合、シリコン単結晶基板の表面上にAlNなどの混晶を成長させる。実際には、シリコン単結晶基板の表面に自然酸化膜が形成されてしまうので、その自然酸化膜の表面上にAlNなどの混晶を成長させることになる。自然酸化膜の表面は管理されておらず、平坦なものでない。従来の技術では、その上にAlNなどの混晶を成長させるために、結晶成長する混晶に多くの欠陥が入り込んでしまう。その結果、混晶の表面上に成長するIII族窒化物単結晶膜にも欠陥が伝播してしまう。さりとて混晶成長装置のなかで自然酸化膜を除去することは困難である。従来の技術によって、シリコン単結晶基板の表面上にIII族窒化物単結晶を結晶成長させることができるものの、そうして得られるIII族窒化物単結晶は欠陥の多いものであり、きれいなIII族窒化物単結晶を結晶成長させることはできない。
シリコン単結晶の基板上に結晶欠陥の少ないIII族窒化物単結晶を結晶成長させるために、本明細書に開示されている技術を利用することも可能である。シリコン単結晶基板の表面に形成されている自然酸化膜の表面上にアルミナ膜を形成し、熱処理して還元するとともにアルミナ膜をα型に結晶化させ、その上にIII族窒化物単結晶膜を結晶成長させると、結晶欠陥の少ないIII族窒化物単結晶が結晶成長する。
結晶欠陥の少ないIII族窒化物単結晶を得るために本明細書に開示されている技術を利用する場合は、シリコン単結晶基板にオフ角を設けることが不可欠でなく、III族窒化物単結晶がステップフロー成長しないこともある。III族窒化物単結晶の表面の平坦度が問題とならず、III族窒化物単結晶の内部に存在する欠陥密度が重要な場合には、III族窒化物単結晶がステップフロー成長しなくても有用性がある。
本明細書に開示されている技術によって、シリコン単結晶基板上に、SiOx(x<2)膜と、αアルミナ膜と、III族窒化物単結晶膜が順に積層されている積層基板が創作された。この積層基板は、転位密度が低いIII族窒化物単結晶膜を備えている。
本明細書に開示されている技術によると、サファイア基板やIII族窒化物単結晶基板に比して安価なシリコン単結晶基板上に、III族窒化物単結晶がステップフロー成長する現象を得ることができる。表面が平坦で結晶欠陥の少ないIII族窒化物単結晶膜を安価に製造することが可能となる。あるいは、シリコン単結晶基板上に結晶欠陥の少ないIII族窒化物単結晶膜を成長させることができる。結晶欠陥の少ないIII族窒化物単結晶膜を安価に製造することが可能となる。
シリコン単結晶の<111>軸に直交しない面(xy面)上にステップフロー成長したIII族窒化物単結晶の<0001>軸の方向を立体的に示す。 (a)は、法線nとy軸を含む面で断面視した<111>軸と<0001>軸の関係を示し、(b)は、法線nとx軸を含む面で断面視した<111>軸と<0001>軸の関係を示し、(c)は、法線方向から観測した<111>軸と<0001>軸の関係を示している。 オフ角を持つシリコン単結晶基板と、酸化価数が2未満のシリコン酸化膜と、αアルミナ膜と、ステップフロー成長したIII族窒化物単結晶を備えている積層基板の積層構造を模式的に示す。 熱処理前のシリコン酸化膜と、熱処理後のシリコン酸化膜のXPSスペクトルを示す。 シリコン単結晶のオフ角と、III族窒化物単結晶のオフ角の関係を示す。 ステップフロー成長したIII族窒化物単結晶の表面のAFM像である。 ステップフロー成長したIII族窒化物単結晶の膜厚と転位密度の関係を示す。 オフ角を持ったIII族窒化物単結晶基板の上にIII族窒化物単結晶を成長させた積層基板の積層構造。 オフ角を持ったシリコン単結晶基板の上にIII族窒化物単結晶を成長させた積層基板の積層構造。 シリコン単結晶基板上に結晶欠陥の少ないIII族窒化物単結晶膜を成長させる装置を模式的に示す。
下記に示す実施例の主要な特徴を列記する。
(特徴1)θx0>>θy0である。すなわち、シリコン単結晶基板の<111>軸は、専ら<11−2>方向に傾斜しており、<1−10>方向にはほとんど傾斜していない。
(特徴2)シリコン単結晶基板の表面を洗浄し、1%のフッ酸にさらし、純水でリンスしてから乾燥させることで、表面に薄い自然酸化膜が積層されているシリコン単結晶基板を用意する。
(特徴3)ALD(原子層体積法)でアルミナ膜を生成する。
(特徴4)あるいはスパッタリングでアルミナ膜を生成する。
(特徴5)アルミナ膜が結晶化する温度で熱処理する。
(特徴6)アルミナ膜がα型に結晶化する温度で熱処理する。
(特徴7)1000〜1200℃で熱処理する。
(特徴8)希ガス中で熱処理する。
(特徴9)有機金属気相成長方法(MOCVD)で、III族窒化物単結晶をエピタキシャル成長させる。
(特徴10)最初に、AlNを結晶成長し、ついでGaNを結晶成長させる。ヘテロ接合を持つIII族窒化物単結晶膜を形成する。
(シリコン単結晶基板の準備)
最初に、オフ角を持ったシリコン単結晶基板を用意する。この際に、シリコン単結晶の<11−2>が基板表面に対して傾斜し、<1−10>は基板表面にほとんど傾斜しない関係を実現する。すなわち、<111>軸が基板表面に立てた法線から専ら<11−2>方向に傾斜する関係を満たす面を露出させる。すなわち図1に示すθy0をほとんどゼロし、θx0に値を持たせる。θy0は厳密にゼロでなくてよく、小さな値をもっていてもよい。
一般に、tanθ0=(tanθx0+tanθy0)1/2の関係になる。ここで、θ0は法線nとシリコン単結晶の<111>軸がなす角である。θy0が小さな場合、θ0とθx0は近似的に等しくなる。θx0(近似的にθ0に等しい)の絶対値が0.1°〜1.0°となる範囲で傾斜させる。同様に、tanθ1=(tanθx1+tanθy1)1/2となる。ここで、θ1は法線nとIII族窒化物単結晶の<0001>軸がなす角である。
θx0の絶対値が0.1°以下であると、図3に示すテラス14の幅Wの平均値が広くなりすぎ(1μm以上となる)、テラス14上で二次元核成長が開始し、図9に示した不規則性が生じる可能性がある。θx0の絶対値が1.0°以上であると、図3に示すテラス14の傾斜角が大きくなりすぎ、ステップ12の高さDが大きくなりすぎる。ステップフロー成長では、一度に成長するステップが1または2原子層の厚みを持っているときに、結晶欠陥が少なく、表面が平坦(1または2原子層の厚みの範囲内で変化するステップ・テラス形状はマクロ的には非常に平坦である)な結晶膜が成長することが知られている。θx0の絶対値が1.0°以上であると、一度に成長するステップの厚みが厚くなり、ステップバンチング現象が生じる可能性がある。
(シリコン酸化膜の生成)
オフ角を持ったシリコン単結晶基板を用意する。用意したシリコン単結晶基板の表面には自然酸化膜が形成されている。その自然酸化膜が厚すぎる場合があるので、下記の処理をする。
(1)シリコン単結晶基板を、硫酸過水洗浄、アンモニア過水洗浄、及び/又は塩酸過水洗浄する。
(2)シリコン単結晶基板を、1%のフッ酸に晒して自然酸化膜の一部を除去して薄くする。
(3)純水でリンスして乾燥する。
上記の処理をしたシリコン単結晶基板は、表面が薄いシリコン酸化膜で覆われている。
(アルミナ膜の生成)
0.5〜20nmの厚みのアルミナ膜を形成する。そのためには、ALD(原子層体積法)でアルミナ膜を生成することが好ましい。スパッタリング法でアルミナ膜を生成してもよい。アルミナ膜が厚みが0.5nm以下であると、シリコン酸化膜の表面をきれいに覆えない。アルミナ膜が厚みが20nm以上であると、後記する熱処理をしても、シリコン単結晶の<111>軸の方位がアルミナ膜の表面に伝達されない。この工程では、1〜3nmの厚みを持つアルミナ膜を形成するのが好ましい。
(熱処理)
シリコン酸化膜とアルミナ膜が積層されたシリコン単結晶基板を1000〜1200℃に加熱して熱処理する。1000℃以下では熱処理が不十分であり、1200℃以上ではアルミナのAlとシリコン酸化膜のSiが反応して結晶性が損なわれる。1000〜1200℃で熱処理することで、アルミナはアルファ型に結晶化される。アルミナ膜が結晶化る際に、隣接するシリコン酸化物が還元され、SiOがSiOx(x<2)に変化する。図4は、熱処理前のシリコン酸化膜のSi(1s軌道)のXPSスペクトル(カーブC1)と、熱処理後のシリコン酸化膜のXPSスペクトル(カーブC2)を示す。熱処理前XPSスペクトル(C1)に比して熱処理後XPSスペクトル(C2)は、ピークA,Bにおいて高さが減少しており、シリコン単結晶のXPSスペクトルによく似てくる。熱処理することで、シリコン酸化膜が還元され、SiOx(x<2)に変質したことが確認される。
シリコン酸化膜が還元されてアルミナ膜がアルファ型に結晶化されると、シリコン単結晶の<111>が傾斜していることの影響がαアルミナ膜の表面にまで伝播し、アルファ型のアルミナ結晶のc軸も傾斜する。図1に示すように、シリコン単結晶の<111>は主として<11−2>方向に傾斜している。そのために、αアルミナ結晶のc軸も主として<11−2>方向に傾斜する。
熱処理は、アルゴンなどの希ガス中で行うことが好ましい。希ガス中で熱処理すると、シリコン単結晶が窒化するといったことを防止できる。
(III族窒化物単結晶の成長)
表面に対してc軸が傾斜しているαアルミナ結晶の表面に、有機金属気相成長方法(MOCVD)法で、III族窒化物単結晶を成長させる。実施例では、AlNを結晶成長し、ついでGaNを結晶成長させた。
最初は、水素または窒素雰囲気で、基板を1000〜1100℃に加熱してAlNを成長させ始める。AlNの結晶成長開始時には、アルミナの熱処理温度よりも100℃程度低い温度で結晶成長を開始することが好ましい。アルミナの熱処理温度よりも100℃程度低い温度で結晶成長を開始すると、基板が窒化することを防止できる。その後、窒素源にアンモニアを用い、アルミニウム源にトリメチルアルミニウムを用いてAlNを結晶成長させる。こうして成長するAlN結晶は、αアルミナ結晶に対して配向する。結果的に、AlN結晶は、シリコン単結晶の3回対称性を持つ<111>に対して配向する。シリコン単結晶の<111>が基板表面に対して傾斜している(直交していない)ことから、AlN結晶のc軸も基板表面に対して傾斜して成長する。この結果、AlN結晶8は、図3に示すようにステップフロー成長する。図3は、オフ角を持つシリコン単結晶基板2と、還元されたシリコン酸化膜4と、熱処理して結晶化したαアルミナ膜6と、その上にステップフロー成長したAlN膜8の積層構図を模式的に示している。
なお、400〜800℃の温度範囲でMOCVD法を実施してAlN膜8を成長してもよい。あるいは、ALD法で非晶質のAlN膜を形成した後に熱処理して結晶化させてもよい。
AlN膜8の表面に、他のIII族窒化物単結晶をエピタキシャル成長させることができる。図3の実施例では、GaN膜10をエピタキシャル成長させている。AlN膜8とGaN膜10の間にヘテロ接合界面が形成された積層基板が形成される。GaN膜10のc軸10aは、GaN膜10の表面に対して傾斜する。この結果、GaN結晶10は、図3に示すようにステップフロー成長する。
図3では、ステップ12の高さとテラス14の傾斜角は誇張して示されている。実際のステップ12の高さは1から数原子層分であり、テラス14の傾斜角は非常に小さい。すなわちGaN膜10の表面は非常に平坦度が高い。その平坦なGaN膜10の表面上に、例えば、AlGaIn1−x−yNの薄膜を結晶成長することができる。GaN膜とAlGaIn1−x−yNの薄膜の間に、非常に平坦なヘテロ接合界面が得られる。AlGaIn1−x−yNの伝導帯がGaNの伝導帯よりも高いエネルギーを持つように混晶の組成を設計することができる。これによって、GaN膜とAlGaIn1−x−yNのヘテロ接合界面に電子雲を発生させることができる。そのヘテロ接合界面は非常に平坦であり、電子の移動度が高い。非常に平坦なヘテロ接合界面に沿って移動度が高い電子が高濃度に存在している半導体装置(したがって能力の高い)を実現することができる。
図1は、GaN単結晶の<0001>軸を図示している。図2(a)は、法線nとシリコン単結晶の<11−2>軸を含む面(ny面)を断面視した図を示している。<111>軸をx軸方向からny面に投影した<111>nyと、<0001>をx軸方向からny面に投影した<0001>nyは、法線nから時計方向に回転しており、図示のθx0≠0であり、θx1≠0である。シリコンの<111>とGaNの<0001>は同じ側(同一方向)に傾斜している。
図5は、図2(a)に図示されているθx0とθx1の関係を示している。前記したように、図2(b)のθy0とθy1がともにほぼゼロであることから、θx0はθ0に近似し、θx1はθ1に近似している。図5は、θ0とθ1の関係を示しているといってもよい。図5に示すように、本実施例によると、θ0とθ1はよく相関する。θ1/θ0がほぼ0.6〜0.7である関係が成立する。θ0とθ1の関係を示す直線の勾配は、GaN膜の成膜条件によって変化する。成膜条件を調整することで、θ1/θ0の価を0.6〜1.0の範囲で調整することができる。
また図2(c)に示すように、シリコン単結晶基板2またはGaN膜10の表面を平面視すると、シリコン単結晶の<111>軸とIII族窒化物単結晶の<0001>軸がなす角θはほぼゼロである。シリコン単結晶の<111>軸の方位とIII族窒化物単結晶の<0001>軸の方位がよく揃った積層基板を得ることができる。
図6は、GaN単結晶の表面のAFM像である。図3に模式的に示したテラス・ステップ形状が実際に観測される。θx0がθ0に近似的に等しく、しかもその絶対値が0.1〜1.0°の角度範囲にあると、テラスの幅(ステップに直交する方向に測定したテラスの幅)の平均値をWとし、GaN単結晶の<0001>軸の格子定数をCとしたときに、W×tanθx1の絶対値=0.5×C〜2.0×Cの関係を得ることができる。この場合、各ステップが、2原子層以下の厚みでステップフロー成長する。表面が平坦で、結晶欠陥が少ないGaN単結晶を得ることができる。GaN単結晶膜10を成膜する際に、不純物をドープしたGaN単結晶を結晶成長させることがある。2原子層以下の厚みでステップフロー成長する場合、不純物をIII族サイトに導入するか、V族サイトに導入するかを制御することができる。不純物の濃度のみならず、不純物の挙動まで安定した基板を作成することができる。
図7は、GaN単結晶膜10の厚みと、XRC(X線ロッキングカーブ)半値幅の関係を示している。AlNを1060℃で成長させ、その上にGaNを結晶成長させた試料を用い、002回折のX線ロッキングカーブを測定した。GaNの膜厚が0.5μmの試料の半値幅は952sec−1であり、膜厚が0.8μmの試料の半値幅は670sec−1であり、膜厚が1.5μmの試料の半値幅は449〜514sec−1であった。
膜厚が1.5μm以下であって、半値幅が450〜500arcsec(2.2〜2.4×10−3rad)の単結晶窒化ガリウムを得ることができた。XRC半値幅は、螺旋転位密度と混合転位密度の合計値ρsに換算することができる。非特許文献8に、下記の式1の関係が成立することが報告されている。
膜厚が1.5μmの試料で得られた半値幅を式1を用いて転位密度に換算すると、5×10cm−2以下となった。換算した転位密度は、AFM像からも妥当であることが確認された。シリコン基板上に直接に窒化アルミニウムを成長させ、その上にGaNを成長させた場合、上記と同様に計測すると、転位密度が5×10cm−2以上となってしまう。本明細書に開示する技術によって、膜厚が1.5μm以下であり、転位密度が5×10cm−2以下である単結晶窒化ガリウムを得ることができた。
実施例によると、シリコン基板2上に転位密度が小さくて良質なIII族窒化物単結晶膜8,10が積層された基板が得られる。この基板に、素子分離、ゲートリセスエッチング、ソース電極とドレイン電極の形成、電極シンターの形成、ゲート絶縁膜の形成、ゲート電極の形成、層間絶縁膜の形成等の工程を施すことによって、III族窒化物単結晶を利用する各種の半導体デバイスを製造することができる。
転位密度が小さくて良質なIII族窒化物単結晶膜10を得るのが目的であれば、シリコン単結晶基板にオフ角を設定することは不可欠でない。本技術は、オフ角を持たないシリコン単結晶基板の表面上に転位密度が小さくて良質なIII族窒化物単結晶膜10を得るために利用することができる。
本実施例では、図3に示すように、AlN膜8の上部にGaN膜10を積層している。これに代えて、AlN膜8の上部に、AlGaNからなる歪み緩和層、GaNからなるチャンネル層、AlxInyGa1−x−yNからなる障壁層、GaNからなるキャップ層を順次積層することによって、へテロ接合型電界効果トランジスタの層構造を作成することができる。チャネル層として作用するGaN膜は、結晶欠陥が少なく平坦であり、特性にすぐれたトランジスタを得ることができる。あるいは、AlN膜8の上部に、AlGaN膜、n型クラッド膜、多重量子井戸活性層、p型電子障壁層、p型コンタクト層を積層してもよい。n型クラッド膜、多重量子井戸活性層、p型電子障壁層、p型コンタクト層等は、III族窒化物単結晶で得ることができる。この構造によると、AlGaN膜が歪み緩和層として機能する発光ダイオードを製造することができる。この発光ダイオードは、Inを含む単結晶がステップフロー成長することから、Inの偏析が抑制され、発光効率が向上する。
図10は、シリコン単結晶基板上に転位密度が小さくて良質なIII族窒化物単結晶膜を成長させる装置を模式的に示している。
図10の(1)〜(3)において、参照番号42は、表面がシリコン酸化膜で覆われているシリコン単結晶基板上に、アルミナ膜を製膜するチャンバーを示している。図10(1)の参照番号52は、アルミナ膜が製膜されたシリコン単結晶基板を熱処理し、さらにIII族窒化物単結晶膜を製膜するチャンバーを示している。図10(2)と(3)の参照番号58は、アルミナ膜が製膜されたシリコン単結晶基板を熱処理するチャンバーを示し、参照番号66は、III族窒化物単結晶膜を製膜するチャンバーを示している。シリコン単結晶基板を熱処理するチャンバーと、III族窒化物単結晶膜を製膜するチャンバーは、同一であってもよいし、別々に用意されていてもよい。チャンバー42,52,58,66の各々には真空ポンプPが取り付けられており、チャンバー内の気体種類と圧力と気体流量等を調整することができる。
チャンバーとチャンバーの間は、移送用通路48、62、72等で接続されている。移送用通路48、62、72等も外気から遮断されており、処理中の試料を外気に晒さないで処理することができる。参照番号46,50,56,60,64,70等は、チャンバーと移送用通路間を開閉するシャッターである。参照番号42aは、自然酸化膜が形成されているシリコン単結晶基板をチャンバー42に入れる開口であり、参照番号44は開口42aを開閉するシャッターである。参照番号52aは、シリコン単結晶基板上にIII族窒化物単結晶膜が製膜された積層基板をチャンバー52から取り出す開口であり、参照番号54は開口52aを開閉するシャッターである。参照番号66aは、シリコン単結晶基板上にIII族窒化物単結晶膜が製膜された積層基板をチャンバー66から取り出す開口であり、参照番号68は開口66aを開閉するシャッターである。
図10(1)〜(3)の製造装置によると、試料を外気に晒さない状態で、シリコン単結晶基板上にIII族窒化物単結晶膜が製膜された積層基板を製造することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:シリコン単結晶基板
2a:<111>軸
4:シリコン酸化膜
6:アルミナ膜
6a:c軸
8:AlN膜
8a:c軸
10:GaN膜
10a:c軸
12:ステップ
14:テラス

Claims (11)

  1. シリコン単結晶基板と中間膜とウルツ鉱型のIII族窒化物単結晶膜を含む積層基板であり
    間膜が、シリコン単結晶基板の表面を覆っているSiOx膜(x<2)と、SiOx膜の表面を覆っているαアルミナ膜で形成されており、
    III族窒化物単結晶膜がαアルミナ膜の表面を覆っており、
    シリコン単結晶基板の表面に立てた法線と直交する軸であって法線方向から観察したときにシリコン単結晶の<11−2>軸と重複する軸をy軸とし、
    法線とy軸とともに直交3軸を構成する軸をx軸とし、
    法線とy軸を含む面をny面とし、
    法線とx軸を含む面をnx面とし、
    ny面にシリコン単結晶の<111>軸を投影した軸を<111>ny軸とし、
    nx面にシリコン単結晶の<111>軸を投影した軸を<111>nx軸とし、
    ny面にIII族窒化物単結晶の<0001>軸を投影した軸を<0001>ny軸とし、
    nx面にIII族窒化物単結晶の<0001>軸を投影した軸を<0001>nx軸とし、
    ny面において測定した法線から<111>ny軸までの回転角をθx0とし、
    nx面において測定した法線から<111>nx軸までの回転角をθy0とし、
    ny面において測定した法線から<0001>ny軸までの回転角をθx1とし、
    nx面において測定した法線から<0001>nx軸までの回転角をθy1としたときに、
    θx0の絶対値>θy0の絶対値であり、かつ、θx1の絶対値>θy1の絶対値であり、
    前記ny面を断面視したときに、前記法線に対して、シリコン単結晶の<111>軸とIII族窒化物単結晶の<0001>軸が同一方向に傾斜しており、
    αアルミナ膜のc軸と法線の間にオフ角が存在していることを特徴とする積層基板。
  2. III族窒化物単結晶がAlNまたはGaNであることを特徴とする請求項1に記載の積層基板。
  3. θx1/θx0=0.6〜1.0の関係を満たすことを特徴とする請求項1または2に記載の積層基板。
  4. θx0の絶対値が0.1°以上であることを特徴とする請求項1〜3のいずれかの1項に記載の積層基板。
  5. θx0の絶対値が1.0°以下であることを特徴とする請求項1〜4のいずれかの1項に記載の積層基板。
  6. III族窒化物単結晶膜の表面が、ステップ&テラス形状であることを特徴とする請求項1〜5のいずれかの1項に記載の積層基板。
  7. テラスの幅の平均値をWとし、III族窒化物単結晶の<0001>軸の格子定数をCとしたときに、W×tanθx1の絶対値=0.5×C〜2.0×Cであることを特徴とする請求項6に記載の積層基板。
  8. III族窒化物単結晶膜の膜厚が1.5μm以下であることを特徴とする請求項1〜7のいずれかの1項に記載の積層基板。
  9. III族窒化物単結晶膜の転位密度が5×10cm−2以下であることを特徴とする請求項1〜8のいずれかの1項に記載の積層基板。
  10. αアルミナ膜の膜厚が0.5〜20nmであることを特徴とする請求項1〜9のいずれかの1項に記載の積層基板。
  11. シリコン単結晶基板の<111>軸に対して非直交する面を露出し、
    その露出面にシリコン酸化膜を形成し、
    そのシリコン酸化膜の表面に、アルミナ膜を形成し、
    熱処理してシリコン酸化膜を還元するとともにアルミナ膜をα型に結晶化させ、
    αアルミナ膜の表面にウルツ鉱型のIII族窒化物単結晶を結晶成長させる工程を備えており、
    シリコン単結晶基板の露出面に立てた法線と直交する軸であって法線方向から観察したときにシリコン単結晶の<11−2>軸と重複する軸をy軸とし、
    法線とy軸とともに直交3軸を構成する軸をx軸とし、
    法線とy軸を含む面をny面とし、
    法線とx軸を含む面をnx面とし、
    ny面にシリコン単結晶の<111>軸を投影した軸を<111>ny軸とし、
    nx面にシリコン単結晶の<111>軸を投影した軸を<111>nx軸とし、
    ny面にIII族窒化物単結晶の<0001>軸を投影した軸を<0001>ny軸とし、
    nx面にIII族窒化物単結晶の<0001>軸を投影した軸を<0001>nx軸とし、
    ny面において測定した法線から<111>ny軸までの回転角をθx0とし、
    nx面において測定した法線から<111>nx軸までの回転角をθy0とし、
    ny面において測定した法線から<0001>ny軸までの回転角をθx1とし、
    nx面において測定した法線から<0001>nx軸までの回転角をθy1としたときに、
    θx0の絶対値>θy0の絶対値であり、かつ、θx1の絶対値>θy1の絶対値であり、
    αアルミナ膜のc軸と法線の間にオフ角が存在している積層基板を製造する方法。
JP2014507315A 2012-03-28 2012-11-01 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板と、その製造方法 Active JP5997258B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012074182 2012-03-28
JP2012074182 2012-03-28
PCT/JP2012/078390 WO2013145404A1 (ja) 2012-03-28 2012-11-01 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板

Publications (2)

Publication Number Publication Date
JPWO2013145404A1 JPWO2013145404A1 (ja) 2015-12-10
JP5997258B2 true JP5997258B2 (ja) 2016-09-28

Family

ID=49258743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014507315A Active JP5997258B2 (ja) 2012-03-28 2012-11-01 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板と、その製造方法

Country Status (5)

Country Link
US (1) US9728609B2 (ja)
EP (1) EP2832900B8 (ja)
JP (1) JP5997258B2 (ja)
CN (1) CN104220651B (ja)
WO (1) WO2013145404A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびGaNテンプレート
JP2016184663A (ja) * 2015-03-26 2016-10-20 株式会社豊田中央研究所 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
DE102017113383B4 (de) * 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Iii族窒化物半導体基板の製造方法
CN114341410B (zh) * 2019-09-11 2024-09-10 日本碍子株式会社 13族元素氮化物结晶层的制造方法及晶种基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864913A (ja) 1994-08-26 1996-03-08 Rohm Co Ltd 半導体発光素子およびその製法
US5838029A (en) 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
JP3813740B2 (ja) 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
JP3645442B2 (ja) * 1999-03-04 2005-05-11 誠 石田 シリコン基板の製造方法
JP4396010B2 (ja) 2000-08-03 2010-01-13 日立電線株式会社 半導体の結晶成長方法
JP2005506695A (ja) * 2001-10-16 2005-03-03 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステート ユニバーシティ 四元ワイドバンドギャップ半導体の低温エピタキシャル成長
JP2003332242A (ja) * 2002-05-10 2003-11-21 Makoto Ishida 半導体基板およびその製造方法
JP2004051446A (ja) * 2002-07-22 2004-02-19 Asahi Kasei Corp 酸化物単結晶薄膜形成方法および半導体薄膜形成方法
US20060153995A1 (en) 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060019033A1 (en) 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US20060062917A1 (en) 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
TW200723400A (en) 2005-12-09 2007-06-16 Applied Materials Inc A method for fabricating a dielectric stack
KR100707215B1 (ko) * 2006-04-25 2007-04-13 삼성전자주식회사 고배향성 실리콘 박막 형성 방법, 3d 반도체소자 제조방법 및 3d 반도체소자
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP5277366B2 (ja) * 2007-03-15 2013-08-28 国立大学法人豊橋技術科学大学 多層構造ウエハーおよびその製造方法
JP4913674B2 (ja) * 2007-06-07 2012-04-11 国立大学法人名古屋大学 窒化物半導体構造及びその製造方法
JP4822457B2 (ja) 2008-03-24 2011-11-24 沖電気工業株式会社 半導体装置の製造方法
JP4523994B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
WO2013145404A1 (ja) 2013-10-03
EP2832900A1 (en) 2015-02-04
JPWO2013145404A1 (ja) 2015-12-10
EP2832900A4 (en) 2015-09-30
EP2832900B1 (en) 2019-08-07
EP2832900B8 (en) 2019-09-11
US9728609B2 (en) 2017-08-08
CN104220651A (zh) 2014-12-17
CN104220651B (zh) 2017-06-20
US20150053996A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
JP5180189B2 (ja) エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP4249184B2 (ja) 窒化物半導体成長用基板
TWI449086B (zh) 半導體基板、半導體基板之製造方法及電子裝置
TWI433313B (zh) 藉氫化物汽相磊晶術生長平面、非極性a-平面氮化鎵
JP5997258B2 (ja) オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板と、その製造方法
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
JP4493646B2 (ja) 後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造および該バッファ構造を形成する方法
US8603898B2 (en) Method for forming group III/V conformal layers on silicon substrates
JP6123408B2 (ja) 単結晶4H−SiC基板及びその製造方法
TW200822409A (en) Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
CN104025260A (zh) 氮化物半导体元件结构体及其制造方法
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
WO2012137309A1 (ja) 窒化物電子デバイスを作製する方法
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
JP6927429B2 (ja) SiCエピタキシャル基板の製造方法
US20140202378A1 (en) METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO
KR100988478B1 (ko) 비극성 또는 반극성 질화물 반도체 기판 및 제조방법
JP5614057B2 (ja) 窒化物電子デバイスを作製する方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
US9419081B2 (en) Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases
JP2017122047A (ja) 単結晶4H−SiC基板及びその製造方法
KR20170093198A (ko) 탄화 지르코늄 또는 탄화 하프늄을 포함하는 전도성 층으로부터 연장되는 와이어 엘리먼트를 갖는 전자 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160825

R150 Certificate of patent or registration of utility model

Ref document number: 5997258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250