KR100707215B1 - 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자 - Google Patents

고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자 Download PDF

Info

Publication number
KR100707215B1
KR100707215B1 KR1020060037219A KR20060037219A KR100707215B1 KR 100707215 B1 KR100707215 B1 KR 100707215B1 KR 1020060037219 A KR1020060037219 A KR 1020060037219A KR 20060037219 A KR20060037219 A KR 20060037219A KR 100707215 B1 KR100707215 B1 KR 100707215B1
Authority
KR
South Korea
Prior art keywords
thin film
highly oriented
layer
oriented
semiconductor device
Prior art date
Application number
KR1020060037219A
Other languages
English (en)
Inventor
선우문욱
박영수
이준호
임혁
조세영
후아샹잉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060037219A priority Critical patent/KR100707215B1/ko
Priority to CN200610126325XA priority patent/CN101064258B/zh
Priority to EP06124375.4A priority patent/EP1850373B1/en
Priority to US11/702,624 priority patent/US8097499B2/en
Priority to JP2007067186A priority patent/JP5230116B2/ja
Application granted granted Critical
Publication of KR100707215B1 publication Critical patent/KR100707215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials

Abstract

본 발명은 고배향성 실리콘 박막을 형성하는 방법, 3D 반도체소자를 제조하는 방법 및 3D 반도체소자를 개시한다. 본 발명의 한 유형에 따른 고배향성 실리콘 박막을 형성하는 방법은, 기판 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계; 상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계; 및 상기 고배향성 Al2O3 층 상에 실리콘 박막을 성장시키는 단계;를 포함하는 것을 특징으로 한다.

Description

고배향성 실리콘 박막 형성 방법, 3Ｄ 반도체소자 제조 방법 및 3Ｄ 반도체소자{Method for forming Highly-orientated silicon film, method for fabricating 3D semiconductor device, and 3D semiconductor device}
도 1은 3D 반도체소자의 일반적인 구조를 개략적으로 도시하는 단면도이다.
도 2는 고배향성 실리콘 박막을 형성하기 위한 종래의 구조를 예시적으로 도시하는 단면도이다.
도 3a 내지 도 3c는 본 발명에 따른 고배향성 실리콘 박막의 제조 공정을 도시하기 위한 단면도이다.
도 4는 <002> 방향으로 배향된 AlN 박막의 XRD 그래프이다.
도 5는 본 발명에 따라 고배향성 실리콘 박막을 복수 개의 층으로 형성한 구조를 도시하는 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
31.....기판 32.....SiO2 박막층
33.....AlN 박막층 34.....고배향성 γ-Al2O3 층
35.....고배향성 실리콘 박막층
본 발명은 고배향성 실리콘 박막을 형성하는 방법, 3D 반도체소자를 제조하는 방법 및 3D 반도체소자에 관한 것으로, 보다 상세하게는, 복수의 층 구조를 갖는 3D 반도체소자를 제조하기에 적당한 고배향성 실리콘 박막을 형성하는 방법, 상기 고배향성 실리콘 박막을 이용한 3D 반도체소자의 제조 방법 및 상기 제조 방법으로 제조된 3D 반도체소자에 관한 것이다.
반도체소자의 고집적화에 대한 요구가 높아지면서, 복수의 트랜지스터 또는 메모리 층을 갖는 3D 반도체소자가 제조되고 있다. 도 1은 일반적인 3D 반도체소자의 단면 구조를 개략적으로 도시하고 있다. 도 1을 참조하면, 3D 반도체소자(10)는 실리콘 기판(11) 위에 절연층(12,14,16)과 실리콘 박막층(13,15)을 서로 교호하여 반복적으로 적층한 구조를 갖는다. 상기 실리콘 기판(11)과 실리콘 박막층(13,15)의 상면에는, 예컨대, CMOS와 같은 박막 트랜지스터(TR) 또는 메모리가 다수 형성된다. 그리고, 각각의 실리콘층(11,13,15)들은 전도성 플러그(17)를 통해 전기적으로 연결된다.
상술한 구조의 3D 반도체소자를 제조하기 위해서는, 절연층(12,14) 위에 적층된 실리콘 박막층(13,15)이 충분한 크기의 전하이동도(mobility)를 가져야 한다. 따라서, 상기 실리콘 박막층(13,15)은 거의 단결정에 가까운 고배향성 실리콘 박막으로 제조될 필요가 있다. 그러나, 아직까지는 절연층 위에 배향이 제어된 실리콘 박막을 에피택셜 성장시키는 기술이 개발되지 않았다.
절연층 위에 전하이동도가 높은 실리콘 박막을 형성하기 위하여 종래에는, 절연층(12,14) 위에 비정질 실리콘 또는 다결정 실리콘을 먼저 형성한 후에 레이저 어닐링 기술을 통해 단결정 실리콘으로 재결정화 하거나, 전도성 플러그(17)를 중심으로 하여 측방으로 실리콘 박막을 성장시키거나, 개별적으로 형성된 단결정 실리콘 박막을 절연층(12,14)에 접합(bonding)하는 방법을 사용하였다. 그러나, 상술한 종래의 방법들은 지나치게 고온으로 수행되거나, 많은 시간이 소요되었고, 또한 제조비용이 매우 비싸다는 문제가 있다. 더욱이, 배향이 완전하게 제어되기 어렵고, 비록 수가 적기는 하지만 여전히 입계(grain boundary)가 존재한다는 문제가 있다.
한편, Japan J. Appl. Phys. Vol.34 (1995) pp.831-835 에는 에피택시 성장법에 의해 γ-Al2O3 층상에 <100> 방향으로 배향된 실리콘층을 형성하는 기술이 개시되었다. 상기 논문에 개시된 종래의 기술에 따르면, 도 2에 도시된 바와 같이, <001> 방향으로 배향된 실리콘 기판(21) 상에 Al2O3 층(22)을 형성하면, 상기 Al2O3 도 역시 <001> 방향으로 배향된 γ-Al2O3 이 된다. 그리고, 상기 γ-Al2O3 층(22) 위에 다시 실리콘층(23)을 에피택셜 성장시키면, 상기 실리콘층(23)은 <001> 방향으로 배향된 상태가 된다. 따라서, 도 2에 도시된 바와 같이, γ-Al2O3 층(22,24)과 (100)-실리콘층(23,25)을 계속해서 반복적으로 적층하여 형성할 수 있다. 이는, γ-Al2O3 결정과 (100)-실리콘 결정 사이의 격자 부정합(lattice mismatch)이 겨우 2.4~3.5%에 불과하기 때문에 가능한 것이다.
그러나, 상기 종래의 기술의 경우, <001> 방향으로 이미 배향되어 있는 실리콘 기판(21)을 필요로 한다. 따라서, 도 1에 도시된 3D 반도체소자에서와 같이, 절연층 상에 실리콘 박막을 형성하는 데에는 상기 종래의 기술을 이용하기 어렵다.
본 발명은 상술한 종래의 기술의 문제점들을 개선하여, 저온 제조 공정이 가능하며, 통상의 반도체 제조 공정과 호환될 수 있고, 실리콘 박막의 배향을 제어할 수 있는 고배향성 실리콘 박막을 형성하는 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 상기 고배향성 실리콘 박막을 이용하여 3D 반도체소자를 제조하는 방법 및 상기 제조 방법에 의해 제조된 3D 반도체소자를 제공하는 것이다.
본 발명의 한 유형에 따른 고배향성 실리콘 박막을 형성하는 방법은, 기판 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계; 상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계; 및 상기 고배향성 Al2O3 층 상에 실리콘 박막을 성장시키는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 양호한 실시예에 따르면, 상기 기판은 Si, SiO2, Si3N4, Al2O3 및 절연체 재료 중에서 적어도 하나의 재료를 이용하여 형성될 수 있다.
예컨대, 상기 고배향성 AlN 박막은 상기 기판에서 c-축 배향된 것을 특징으로 한다. 바람직하게는, 상기 고배향성 AlN 박막은 <002> 방향으로 배향되는 것이 좋다.
상기 고배향성 AlN 박막은, 스퍼터링 방법, MOCVD(Metalorganic Chemical Vapor Deposition) 방법, PVD(Physical Vapor Deposition) 방법 또는 CVD(Chemical Vapor Deposition) 방법으로 형성될 수 있다.
한편, 상기 고배향성 Al2O3 층은 산소 또는 오존 분위기에서 상기 고배향성 AlN 박막을 열산화(thermal oxidation)시켜 형성될 수 있다.
이 경우, 상기 고배향성 Al2O3 층은 γ-Al2O3 구조 및 α-Al2O3 구조 중에서 어느 하나의 구조이거나, γ-Al2O3 구조와 α-Al2O3 구조가 혼합된 구조일 수 있다.
상기 열산화는 500∼1000℃의 온도에서 수행되는 것이 바람직하다.
예컨대, 상기 고배향성 Al2O3 층은 <001> 방향으로 배향된 것을 특징으로 한다.
상기 고배향성 Al2O3 층을 형성한 후에는, 상기 고배향성 Al2O3 층의 표면을 세정하는 단계를 더 포함한다. 이때, 상기 표면의 세정은 희석 HF 용액으로 수행될 수 있다.
또한, 상기 실리콘 박막을 성장시키는 단계는, UHV CVD(Ultra-high Vacuum Chemical Vapor Deposition) 방법, LPCVD(Low Pressure Chemical Vapor Deposition) 방법 또는 MBE(molecular beam epitaxy) 방법으로 수행될 수 있다.
예컨대, 상기 실리콘 박막은 <001> 방향으로 배향된 것을 특징으로 한다.
한편, 본 발명의 다른 유형에 따른 반도체소자의 제조 방법은, 기판 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계; 상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계; 상기 고배향성 Al2O3 층 상에 실리콘 박막을 성장시키는 단계; 및 상기 실리콘 박막 상에 전자소자를 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명의 또 다른 유형에 따른 3D 반도체소자의 제조 방법은, 제 1 전자소자가 형성된 실리콘 기판 위에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계; 상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계; 상기 고배향성 Al2O3 층 상에 고배향성 실리콘 박막을 성장시키는 단계; 및 상기 고배향성 실리콘 박막 위에 제 2 전자소자를 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 층간 절연막은 SiO2, Si3N4 및 Al2O3 중 적어도 하나를 포함할 수 있다.
상기 3D 반도체소자의 제조 방법은, 또한, 상기 제 2 전자소자 형성된 고배향성 실리콘 박막 위에 층간 절연막을 형성시키는 단계; 상기 층간 절연막 상에 일 정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계; 상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계; 상기 고배향성 Al2O3 층 상에 고배향성 실리콘 박막을 성장시키는 단계; 및 상기 고배향성 실리콘 박막 위에 제 3 전자소자를 형성하는 단계;를 반복하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예에 따른 고배향성 실리콘 박막을 형성하는 방법, 3D 반도체소자를 제조하는 방법 및 3D 반도체소자에 대해 상세하게 설명한다.
앞서 설명한 바와 같이, 이미 특정 방향으로 배향되어 있는 실리콘층 위에 고배향성 γ-Al2O3 층을 형성한 후, 상기 고배향성 γ-Al2O3 층 위에 실리콘을 에피택셜 성장시킴으로써 고배향성 실리콘 박막을 형성하는 기술은 공지되어 있다. 그러나, 아직까지 절연층 위에 고배향성 실리콘 박막을 에피택셜 성장시키는 기술은 개발되지 않았다. 본 발명의 발명자는 절연층 위에 AlN을 버퍼층으로서 적층함으로써 고배향성 실리콘 박막을 형성하는 것이 가능함을 발견하였다.
도 3a 내지 도 3c의 단면도는 본 발명에 따른 고배향성 실리콘 박막의 제조 공정을 순차적으로 도시하고 있다.
먼저, 도 3a에 도시된 바와 같이, 실리콘 기판(31) 위에 절연층으로서 SiO2층(32)을 형성하고, 그 위에 특정한 방향으로 배향된 고배향성 AlN 박막(33)을 형성한다. 여기서, 실리콘 기판(31)과 SiO2 층(32)은, 도 1에 도시된 3D 반도체소자의 실리콘 기판(11)과 절연층(12)에 대응하도록 예시적으로 도시한 것이다. 그러나, AlN 박막(33)을 형성하기 위한 관점에서만 본다면, 실리콘 기판(31) 없이 SiO2 층(32)을 기판으로서 사용할 수도 있다. 또한, SiO2 이외에 다른 재료, 예컨대, Si3N4 또는 Al2O3 를 절연층(32)으로서 사용하거나, 상술한 재료들 중 적어도 하나를 복합적으로 적층하여 절연층(32)으로서 사용하는 것도 가능하다. 필요에 따라서는, 기판(31)이 실리콘이 아닌 다른 반도체 재료 또는 절연체 재료로 이루어지더라도, AlN 박막(33)의 형성에는 영향을 주지 않는다.
본 발명의 양호한 실시예에 따르면, 상기 AlN 박막(33)은, 예컨대, 스퍼터링 방법, MOCVD(Metalorganic Chemical Vapor Deposition) 방법, PVD(Physical Vapor Deposition) 방법 또는 CVD(Chemical Vapor Deposition) 방법 등으로 형성될 수 있다. 이러한 방법으로 SiO2 또는 Si3N4 위에 형성된 AlN 박막(33)은 기판(31)에 수직한 방향으로, 즉, c-축 방향으로 매우 균일하게 배향된다는 것이 확인되었다. 도 4는, 실온에서 질소(N2)와 아르곤(Ar) 가스를 각각 약 39sccm과 6sccm의 유량으로 흘리면서 약 7000 W의 AC 파워를 사용하여 스퍼터링 방법으로 형성된 AlN 박막(33)의 배향을 보여주는 XRD(X-Ray Deffraction) 그래프이다. 도 2의 그래프에 나타난 바와 같이, AlN 박막(33)은 c-축 배향이기 때문에, <002> 방향과 <004> 방향에서만 피크(peak)를 보이고 있다. 특히, <002> 방향으로 매우 큰 피크를 보이고 있어서, 거의 대부분 <002> 방향으로 배향되어 있음을 알 수 있다.
한편, AlN 박막(33)의 두께는 특별히 제한되지는 않지만, 3D 반도체소자의 제조를 고려할 때 가능한 얇은 것이 좋다. 그러나, 통상 AlN 박막(33)의 두께가 두꺼울수록 배향이 균일해지는 점을 고려하여, AlN 박막(33)의 두께는 약 30~500nm 정도인 것이 적당하다.
다음으로, 도 3b에 도시된 바와 같이, 상기 고배향성 AlN 박막(33)을 산화시켜 AlN 박막(33)의 표면에 고배향성 γ-Al2O3 또는 α-Al2O3 층(34)을 형성한다. 예컨대, 상기 고배향성 γ-Al2O3 층 또는 α-Al2O3 층(34)은 산소 또는 오존 분위기에서 고배향성 AlN 박막(33)을 약 500∼1000℃의 온도로 가열하여 열산화(thermal oxidation)시킴으로써 간단히 형성될 수 있다. 여기서, 가열 온도는 상기 범위 내에서 가능한 높은 것이 바람직하다. 그러면, AlN 박막(33)의 표면에서 질소(N)가 빠져나가고, 그 대신 산소(O)가 알루미늄(Al)과 결합하여 Al2O3 가 형성된다. 이때, 가열 온도 및 가열 시간에 따라, γ-Al2O3 층 또는 α-Al2O3 층이 형성될 수 있으며, 또는 γ-Al2O3 와 α-Al2O3 가 혼합된 층이 형성될 수도 있다. 그러나, 어떠한 경우이든, 실리콘 박막(35)을 성장시키는 이후의 과정에는 큰 영향을 주지는 않는다. 이렇게 형성된 Al2O3 은 단거리 규칙성(short-range order)을 갖는 결정질로서, AlN 박막(33)과 마찬가지로 기판(31)에 거의 수직한 c-축 방향으로 배향된다. 예컨대, 이때의 Al2O3 는 <001> 방향으로 배향된 γ-Al2O3 또는 α-Al2O3 이 된다.
상술한 방법에 따라 고배향성 AlN 박막(33) 위에 고배향성 γ-Al2O3 층 또는 α-Al2O3 층(34)을 형성한 후에는, 상기 고배향성 γ-Al2O3 층 또는 α-Al2O3 층(34)의 표면을, 예컨대, 희석 HF 용액으로 세정하여, 잔여 불순물을 제거한다.
마지막으로, 도 3c에 도시된 바와 같이, 상기 고배향성 γ-Al2O3 층 또는 α-Al2O3 층(34) 위에 실리콘 박막(35)을 성장시킨다. 앞서 설명한 바와 같이, 고배향성 γ-Al2O3 층 위에 실리콘을 에피택셜 성장시킴으로써 고배향성 실리콘 박막을 형성하는 기술은 공지되어 있다. γ-Al2O3 결정과 (100)-실리콘 결정 사이의 격자 부정합(lattice mismatch)이 겨우 2.4~3.5%에 불과하기 때문에, 고배향성 γ-Al2O3 층 위에 실리콘을 에피택셜 성장시키면, 고배향성의 (100)-실리콘 박막이 형성되는 것이다. 한편, 상기 고배향성 γ-Al2O3 층보다 더욱 안정한 결정 구조를 갖는 고배향성 α-Al2O3 층의 경우에도, 상기 고배향성 γ-Al2O3 층과 같은 역할을 할 수 있다. 상기 고배향성 γ-Al2O3 층 또는 α-Al2O3 층(34) 위에 실리콘 박막(35)을 성장시키는 방법은, 예컨대, UHV CVD(Ultra-high Vacuum Chemical Vapor Deposition) 방법, LPCVD(Low Pressure Chemical Vapor Deposition) 방법 또는 MBE(molecular beam epitaxy) 방법을 사용할 수 있다. 예컨대, 본 발명의 경우, UHV CVD 장비를 이용하여, 약 10-3 torr의 압력하에서 약 550~800 ℃의 온도로 SiH4 분위기에서 실리콘 박막(35)을 성장시킬 수 있었다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, AlN 층을 버퍼층으 로 사용함으로써, 절연층 위에도 실리콘 박막을 형성하는 것이 가능하게 되었다. 따라서, 본 발명을 이용하여 고배향성 실리콘 박막을 복수 개의 층으로 형성하면, 박막 트랜지스터 또는 메모리와 같은 전자소자가 다층으로 형성되는 3D 반도체소자를 종래에 비하여 간단하고 저렴하게 제조하는 것이 가능하다.
도 6은 본 발명에 따라 고배향성 실리콘 박막을 복수 개의 층으로 형성한 구조를 도시하는 단면도이다. 도 6에 도시된 바와 같이, 실리콘 기판(100) 위에 층간 절연막(ILD; interlayer dielectric)으로서 SiO2 층(111)을 적층하고, 그 위에 순차적으로 고배향성 AlN 박막(112), 고배향성 γ-Al2O3 층(113) 및 실리콘 박막(114)을 형성한다. 여기서, 상기 SiO2 층(111), 고배향성 AlN 박막(112), 고배향성 γ-Al2O3 층(113) 및 실리콘 박막(114)은 제 1 층(110)을 이룬다. 한편, 층간 절연막으로는 SiO2 층 대신 Si3N4 나 Al2O3 을 사용할 수도 있다. 또한, 본 발명에 따르면, 상기 실리콘 박막(114) 위에 다시 SiO2 층(121), 고배향성 AlN 박막(122), 고배향성 γ-Al2O3 층(123) 및 실리콘 박막(124)으로 이루어진 제 2 층(120)을 형성하는 것이 가능하다. 도시되지는 않았지만, 상기 실리콘 박막(124) 위에 계속해서 반복적으로 제 3 층, 제 4 층을 계속해서 적층할 수 있다.
도 1에 도시된 것과 같은 3D 반도체소자는, 도 6에 도시된 구조에서 상기 실리콘 기판(100)의 상면과 실리콘 박막(114,124)의 상면에, 예컨대, CMOS와 같은 박막 트랜지스터 또는 메모리와 같은 전자소자를 형성함으로써 제조될 수 있다. 보다 구체적으로, 실리콘 기판(100)의 특정 영역을 공지된 방법으로 n-불순물 및 p-불순물로 도핑하고, 두 도핑 영역 사이에 게이트 절연층(미도시)과 게이트 전극(미도시) 형성함으로써, 상기 실리콘 기판(100) 위에 박막 트랜지스터 또는 메모리와 같은 전자소자를 형성할 수 있다. 그런 후, 박막 트랜지스터 또는 메모리와 같은 전자소자가 형성된 실리콘 기판(100) 위에 SiO2 층(111), 고배향성 AlN 박막(112), 고배향성 γ-Al2O3 층(113) 및 실리콘 박막(114)을 순차적으로 형성한 다음, 상기 실리콘 박막(114)의 상면에 위와 동일한 방법으로 다시 박막 트랜지스터 또는 메모리와 같은 전자소자를 형성할 수 있다. 이러한 과정을 반복함으로써, 3D 반도체소자를 형성하는 것이 가능하다.
지금까지는 γ-Al2O3 층 위에 실리콘 박막을 에피택셜 성장하는 것에 대해서만 설명하였으나, 상기 γ-Al2O3 층 위에는 실리콘 박막 뿐만 아니라 GaN, Fe3O4 등과 같은 다른 반도체 박막을 성장시키는 것도 가능하다. 따라서, 본 발명에 따르면, 필요에 따라, 실리콘 박막 뿐만 아니라 다른 박막 재료로 형성된 다층막을 형성하는 것이 가능하다.
지금까지 설명한 바와 같이, 본 발명의 바람직한 실시예에 따르면, AlN 층을 버퍼층으로 사용함으로써, 절연층 위에 고배향의 실리콘 박막을 형성하는 것이 가능하다. 더욱이, 본 발명에 따른 고배향 실리콘 박막 형성 방법은 저온 공정이 가능하며, 기존의 반도체 제조 공정과 호환될 수 있다. 따라서, 본 발명을 이용하면, 3D 반도체소자를 종래에 비하여 간단하고 저렴하게 제조하는 것이 가능하다.

Claims (30)

  1. 기판 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계;
    상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계; 및
    상기 고배향성 Al2O3 층 상에 실리콘 박막을 성장시키는 단계;를 포함하는 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  2. 제 1 항에 있어서,
    상기 기판은 Si, SiO2, Si3N4, Al2O3 및 절연체 재료 중에서 적어도 하나의 재료를 이용하여 형성되는 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  3. 제 1 항에 있어서,
    상기 고배향성 AlN 박막은 상기 기판에서 c-축 배향된 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  4. 제 3 항에 있어서,
    상기 고배향성 AlN 박막은 <002> 방향으로 배향된 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  5. 제 3 항에 있어서,
    상기 고배향성 AlN 박막은, 스퍼터링 방법, MOCVD(Metalorganic Chemical Vapor Deposition) 방법, PVD(Physical Vapor Deposition) 방법 또는 CVD(Chemical Vapor Deposition) 방법으로 형성되는 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  6. 제 1 항에 있어서,
    상기 고배향성 Al2O3 층은 산소 또는 오존 분위기에서 상기 고배향성 AlN 박막을 열산화(thermal oxidation)시켜 형성되는 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  7. 제 6 항에 있어서,
    상기 고배향성 Al2O3 층은 γ-Al2O3 구조 및 α-Al2O3 구조 중에서 어느 하나의 구조이거나, γ-Al2O3 구조와 α-Al2O3 구조가 혼합된 구조인 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  8. 제 6 항에 있어서,
    상기 열산화가 500∼1000℃의 온도에서 수행되는 것을 특징으로 하는 고배향 성 실리콘 박막 형성 방법.
  9. 제 6 항에 있어서,
    상기 고배향성 Al2O3 층은 <001> 방향으로 배향된 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  10. 제 6 항에 있어서,
    상기 고배향성 Al2O3 층을 형성한 후에, 상기 고배향성 Al2O3 층의 표면을 세정하는 단계를 더 포함하는 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  11. 제 10 항에 있어서,
    상기 표면의 세정은 희석 HF 용액으로 수행하는 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  12. 제 1 항에 있어서,
    상기 실리콘 박막을 성장시키는 단계는, UHV CVD(Ultra-high Vacuum Chemical Vapor Deposition) 방법, LPCVD(Low Pressure Chemical Vapor Deposition) 방법 또는 MBE(molecular beam epitaxy) 방법으로 수행되는 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  13. 제 12 항에 있어서,
    상기 실리콘 박막은 <001> 방향으로 배향된 것을 특징으로 하는 고배향성 실리콘 박막 형성 방법.
  14. 기판 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계;
    상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계;
    상기 고배향성 Al2O3 층 상에 실리콘 박막을 성장시키는 단계; 및
    상기 실리콘 박막 상에 전자소자를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체소자 제조 방법.
  15. 제 14 항에 있어서,
    상기 기판은 Si, SiO2, Si3N4, Al2O3 및 절연체 재료 중에서 적어도 하나의 재료를 이용하여 형성되는 것을 특징으로 하는 반도체소자 제조 방법.
  16. 제 1 전자소자가 형성된 실리콘 기판 위에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계;
    상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계;
    상기 고배향성 Al2O3 층 상에 고배향성 실리콘 박막을 성장시키는 단계; 및
    상기 고배향성 실리콘 박막 위에 제 2 전자소자를 형성하는 단계;를 포함하는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  17. 제 16 항에 있어서,
    상기 층간 절연막은 SiO2, Si3N4 및 Al2O3 중 적어도 하나를 포함하는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  18. 제 16 항에 있어서,
    상기 고배향성 AlN 박막은 상기 기판에서 c-축 배향된 것을 특징으로 하는 3D 반도체소자 제조 방법.
  19. 제 18 항에 있어서,
    상기 고배향성 AlN 박막은 <002> 방향으로 배향된 것을 특징으로 하는 3D 반도체소자 제조 방법.
  20. 제 18 항에 있어서,
    상기 고배향성 AlN 박막은, 스퍼터링 방법, MOCVD(Metalorganic Chemical Vapor Deposition) 방법, PVD(Physical Vapor Deposition) 방법 또는 CVD(Chemical Vapor Deposition) 방법으로 형성되는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  21. 제 16 항에 있어서,
    상기 고배향성 Al2O3 층은 산소 또는 오존 분위기에서 상기 고배향성 AlN 박막을 열산화(thermal oxidation)시켜 형성되는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  22. 제 21 항에 있어서,
    상기 고배향성 Al2O3 층은 γ-Al2O3 구조 및 α-Al2O3 구조 중에서 어느 하나의 구조이거나, γ-Al2O3 구조와 α-Al2O3 구조가 혼합된 구조인 것을 특징으로 하는 3D 반도체소자 제조 방법.
  23. 제 21 항에 있어서,
    상기 열산화가 500∼1000℃의 온도에서 수행되는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  24. 제 21 항에 있어서,
    상기 고배향성 Al2O3 층은 <001> 방향으로 배향된 것을 특징으로 하는 3D 반도체소자 제조 방법.
  25. 제 21 항에 있어서,
    상기 고배향성 Al2O3 층을 형성한 후에, 상기 고배향성 Al2O3 층의 표면을 세정하는 단계를 더 포함하는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  26. 제 25 항에 있어서,
    상기 표면의 세정은 희석 HF 용액으로 수행하는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  27. 제 16 항에 있어서,
    상기 실리콘 박막을 성장시키는 단계는, UHV CVD(Ultra-high Vacuum Chemical Vapor Deposition) 방법, LPCVD(Low Pressure Chemical Vapor Deposition) 방법 또는 MBE(molecular beam epitaxy) 방법으로 수행되는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  28. 제 27 항에 있어서,
    상기 실리콘 박막은 <001> 방향으로 배향된 것을 특징으로 하는 3D 반도체소자 제조 방법.
  29. 제 16 항에 있어서,
    상기 제 2 전자소자 형성된 고배향성 실리콘 박막 위에 층간 절연막을 형성시키는 단계;
    상기 층간 절연막 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계;
    상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al2O3 층을 형성하는 단계;
    상기 고배향성 Al2O3 층 상에 고배향성 실리콘 박막을 성장시키는 단계; 및
    상기 고배향성 실리콘 박막 위에 제 3 전자소자를 형성하는 단계;를 반복하는 것을 특징으로 하는 3D 반도체소자 제조 방법.
  30. 제 16 항 내지 제 29 항 중 어느 한 항에 따른 3D 반도체소자 제조 방법에 의해 제조된 것을 특징으로 하는 3D 반도체소자.
KR1020060037219A 2006-04-25 2006-04-25 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자 KR100707215B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060037219A KR100707215B1 (ko) 2006-04-25 2006-04-25 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
CN200610126325XA CN101064258B (zh) 2006-04-25 2006-08-30 高取向性硅薄膜形成方法、三维半导体器件及其制造方法
EP06124375.4A EP1850373B1 (en) 2006-04-25 2006-11-20 Method of forming highly orientated silicon film, method of manufacturing three-dimensional semiconductor device, and three-dimensional semiconductor device
US11/702,624 US8097499B2 (en) 2006-04-25 2007-02-06 Semiconductor device and methods thereof
JP2007067186A JP5230116B2 (ja) 2006-04-25 2007-03-15 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060037219A KR100707215B1 (ko) 2006-04-25 2006-04-25 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자

Publications (1)

Publication Number Publication Date
KR100707215B1 true KR100707215B1 (ko) 2007-04-13

Family

ID=37772798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037219A KR100707215B1 (ko) 2006-04-25 2006-04-25 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자

Country Status (5)

Country Link
US (1) US8097499B2 (ko)
EP (1) EP1850373B1 (ko)
JP (1) JP5230116B2 (ko)
KR (1) KR100707215B1 (ko)
CN (1) CN101064258B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090040357A (ko) * 2006-09-29 2009-04-23 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 적층 구조체의 성막방법
US8466447B2 (en) 2009-08-06 2013-06-18 Alliance For Sustainable Energy, Llc Back contact to film silicon on metal for photovoltaic cells
US20110030773A1 (en) * 2009-08-06 2011-02-10 Alliance For Sustainable Energy, Llc Photovoltaic cell with back-surface reflectivity scattering
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
CN104220651B (zh) * 2012-03-28 2017-06-20 株式会社丰田中央研究所 具有偏角的硅单晶和iii族氮化物单晶的层叠基板
CN104247173B (zh) * 2012-06-29 2015-06-24 松下电器产业株式会社 氮化物半导体发光元件
CN103014622A (zh) * 2012-12-11 2013-04-03 常州大学 一种高取向AlN薄膜的制备方法
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
CN105977136A (zh) * 2016-05-27 2016-09-28 清华大学 半导体结构以及制备半导体结构的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196896A (ja) 2000-01-11 2001-07-19 Seiko Epson Corp 表面弾性波素子
KR20060135263A (ko) * 2005-06-24 2006-12-29 삼성전자주식회사 고배향성 실리콘층 형성방법 및 고배향성 실리콘층적층기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3308365A1 (de) * 1982-03-11 1983-09-15 Nobuo Mikoshiba Akustische oberflaechenwellen bildende vorrichtung
JP2721258B2 (ja) * 1990-02-05 1998-03-04 日立金属株式会社 セラミック基板の製造方法
JPH0480945A (ja) * 1990-07-24 1992-03-13 Toshiba Corp 半導体装置の製造方法
JP2828152B2 (ja) * 1991-08-13 1998-11-25 富士通 株式会社 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
JPH082998A (ja) * 1994-06-15 1996-01-09 Sumitomo Electric Ind Ltd 酸化物誘電体薄膜及びその製造方法
JP3688802B2 (ja) * 1996-04-30 2005-08-31 誠 石田 Ｓｏｉ構造体の製造方法
JPH11233440A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 半導体装置
CN1155995C (zh) * 1999-07-07 2004-06-30 松下电器产业株式会社 叠层体、叠层体的制备方法及半导体元件
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP3856300B2 (ja) * 2002-03-11 2006-12-13 ソニー株式会社 半導体レーザ素子
JP2004051446A (ja) * 2002-07-22 2004-02-19 Asahi Kasei Corp 酸化物単結晶薄膜形成方法および半導体薄膜形成方法
JP3867161B2 (ja) * 2002-09-20 2007-01-10 独立行政法人物質・材料研究機構 薄膜素子
JP2004152814A (ja) * 2002-10-29 2004-05-27 Toyota Motor Corp 半導体素子用基板とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196896A (ja) 2000-01-11 2001-07-19 Seiko Epson Corp 表面弾性波素子
KR20060135263A (ko) * 2005-06-24 2006-12-29 삼성전자주식회사 고배향성 실리콘층 형성방법 및 고배향성 실리콘층적층기판

Also Published As

Publication number Publication date
US8097499B2 (en) 2012-01-17
US20070246802A1 (en) 2007-10-25
JP5230116B2 (ja) 2013-07-10
EP1850373B1 (en) 2017-06-14
EP1850373A2 (en) 2007-10-31
CN101064258A (zh) 2007-10-31
EP1850373A3 (en) 2010-02-03
CN101064258B (zh) 2012-04-25
JP2007294898A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
KR100707215B1 (ko) 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
TWI720050B (zh) 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構及其製造方法
US6501121B1 (en) Semiconductor structure
CN101276791B (zh) 半导体晶片及其制造方法
JP6737983B2 (ja) 応力を緩和するアモルファスＳｉＯ２中間層
US6270568B1 (en) Method for fabricating a semiconductor structure with reduced leakage current density
US9583559B2 (en) Capacitor having a top compressive polycrystalline plate
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
JP3251625B2 (ja) 電界効果トランジスタ
US9881991B2 (en) Capacitor and method of forming a capacitor
JP5997258B2 (ja) オフ角を備えているシリコン単結晶とｉｉｉ族窒化物単結晶の積層基板と、その製造方法
WO2001004943A1 (fr) Corps multicouche, procede de fabrication d&#39;un corps multicouche et dispositif semi-conducteur
JP3994468B2 (ja) 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
JP2002100767A (ja) 半導体素子
JP4357224B2 (ja) 半導体装置
JP2000344599A5 (ko)
JP2013161932A (ja) 半導体装置の製造方法
JPH07245409A (ja) 半導体装置
CN115692308A (zh) 一种半导体结构的制备方法及半导体结构
KR101813178B1 (ko) 이차원 전자가스를 갖는 적층구조물, 이를 포함하는 반도체소자 및 이들의 제조방법
JP2004221462A (ja) 半導体装置の製造方法
JPS63208272A (ja) 半導体素子の製造方法
JP2007180576A (ja) 電界効果トランジスタ及びその製造方法
JPH0738160A (ja) 超電導複合薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180320

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190320

Year of fee payment: 13