JP6737983B2 - 応力を緩和するアモルファスSiO2中間層 - Google Patents

応力を緩和するアモルファスSiO2中間層 Download PDF

Info

Publication number
JP6737983B2
JP6737983B2 JP2016527406A JP2016527406A JP6737983B2 JP 6737983 B2 JP6737983 B2 JP 6737983B2 JP 2016527406 A JP2016527406 A JP 2016527406A JP 2016527406 A JP2016527406 A JP 2016527406A JP 6737983 B2 JP6737983 B2 JP 6737983B2
Authority
JP
Japan
Prior art keywords
layer
rare earth
earth oxide
crystal
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016527406A
Other languages
English (en)
Other versions
JP2017503334A (ja
Inventor
ダルギス,リティス
クラーク,アンドリュー
アルクン,エルデム
Original Assignee
アイキューイー ピーエルシーIQE plc
アイキューイー ピーエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US14/083,672 priority Critical patent/US8796121B1/en
Priority to US14/083,672 priority
Application filed by アイキューイー ピーエルシーIQE plc, アイキューイー ピーエルシー filed Critical アイキューイー ピーエルシーIQE plc
Priority to PCT/US2014/062439 priority patent/WO2015076982A2/en
Publication of JP2017503334A publication Critical patent/JP2017503334A/ja
Application granted granted Critical
Publication of JP6737983B2 publication Critical patent/JP6737983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/22Sandwich processes
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02483Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Description

本発明は一般に、シリコンウエハ上の複数の単結晶希土類酸化物被膜の間への、アモルファス酸化シリコンの形成に関するものである。
III-N材料が多くの電子応用および光応用における望ましい半導体材料であることが知られている。従来技術において知られているように、III-N半導体材料を含むさまざまな電子装置および光装置の製造において、III-N半導体材料が効果的および有用なベースであるには、結晶性(crystalline)すなわち単結晶の構造として設置されていなければならない。さらに、シリコン半導体工業において開発された広範囲なバックグラウンドおよび技術に鑑みて、そして、電子回路の一体化がより容易であることに鑑みて、単結晶III-N半導体材料は、単結晶シリコンウエハの上に最も都合よく形成される。しかしながら、(111)シリコンのc軸に成長させる場合、シリコンとIII-N材料(例えばGaN)との間の結晶格子定数の不整合は17%もある。また、III-N材料(例えばGaN)との熱膨張率の違いは56%ある。これらの要因の両方とも、残留応力の発生をもたらし、従って構造の欠陥および機械的損傷(例えば亀裂)につながる。
シリコン基板とIII-N層との間に設けられた、応力を吸収できるバッファ層は、上に述べた課題を解決するのを助ける。続くIII-N半導体材料の成長のためストレスを軽減するバッファ層として、希土類酸化物をシリコン素基板上に成長させる技術が米国において、いくつか特許出願されている。これらの米国特許出願のうちの2つが、2011年10月21日に出願された、シリアル番号第13/278,952号の「シリコン上のIII-N層のための歪が補償されたREOバッファ」“Strain Compensated REO Buffer for III-N on Silicon”と、2012年3月20日に出願された、シリアル番号第61/613,289号の、「REOテンプレート上におけるIII-Nの核生成」“Nucleation of III-N on REO Templates”である。その両方は参照によりこの明細書中に含まれる。
応力が軽減されるように設計された希土類酸化物(REO)のバッファ層は応力をかなりのレベルまで減少させる。さらにシリコン基板と希土類酸化物バッファとの間にアモルファス酸化シリコンの層を含ませることによって、応力は都合よく減少し、もしくはほぼ除去される。酸化シリコンはアモルファス材料であって、500℃を上回る温度で低粘性を有する。これは、シリコン・ヘテロ構造上のGaN(III-N材料)を冷却する間に熱応力の観点からの、応力緩和をもたらす。主要な問題は、アモルファスシリコン酸化物層の形成が、単結晶REOバッファが成長している間に起こらなければならないということである。これは、アモルファスシリコン層上のREOの成長が単結晶III-Nの成長に適していない多結晶REOバッファの形成につながるからである
米国特許第7,785,706号明細書 米国特許出願公開第2010/0221869号明細書
酸化シリコンの中間層を形成するいくつかの方法が潜在的にあるが、それらはすべて問題点を有する。第1の方法は、酸素過剰の空気をREO成長の間、導入することである。この方法における若干の課題は、チャンバ内のMBE要素(components)の寿命(lifetime)を低下させる高い酸素圧が必要であるということである。さらに、SiOx層は適切に残留応力を除去するのに十分に厚くならない。第2の方法は、シリコン基板にREO層を成長させる方法であり、その構造は酸素雰囲気において、その後アニールされる。この種の方法は、「半導体ウェハとその製造方法」“Semiconductor Wafer and Process for its Production”という表題の2010年8月31日刊行の特許文献1と、同じ表題の特許文献2に記載されている。この種の方法における1つの課題は二酸化シリコンが界面だけに形成されるということであり、そしてこの方法は、シリコンの酸化が限定拡散法(diffusion limited process)で行われるので、酸化に長い時間、温度および/または高い酸素圧を要し、制御が困難であるということである。すなわち酸化が、二酸化シリコン層の厚みを増加させるに従って、よりゆっくりとなることを、それは意味する。シリコン基板の酸化は、界面の外縁から始まって、シリコン基板の内向きにさらに基板内に広まるので、一様な厚さを有するアモルファスシリコン層を作製することがほとんど不可能となる。
従って、前述した先行技術に固有の、そしてさらに他の欠点を克服することは、非常に有益である。
簡潔に言えば、本発明の目的および本発明の態様は、III-N材料の層とシリコン基板との間にREO誘電体層を形成し、およびアモルファス酸化シリコンの層を形成するという好ましい方法によって達成される。この方法は、結晶性シリコン基板を用意し、単結晶希土類酸化物の第1層をシリコン基板に堆積させることを含む。単結晶希土類酸化物の第1層は、シリコン基板に隣接しておよそシリコン基板の格子定数と一致している第1の格子定数を有し、希土類酸化物の第1層の上面に接する格子定数は選択されたIII-N材料の格子定数に合うように調整される。アモルファスシリコンの均一層が、希土類酸化物の第1層に堆積される。希土類酸化物の第2層が、アモルファスシリコンの層上に堆積される。希土類酸化物の第2層を堆積させるこのステップは、基板の温度をエピタキシャル成長のために必要とされる温度に上昇させ、希土類酸化物の第2層をエピタキシャルに成長させる。エピタキシャル成長のために必要とされる温度は、アモルファスシリコンの層を結晶化させて結晶化したシリコンの層を形成し、結晶化したシリコンは希土類酸化物の第1層の選択されたIII-N材料の格子定数を希土類酸化物の第2層に転写する。結晶シリコンをアモルファスシリコンに変えるために、結晶シリコンを酸化させる。アモルファスシリコンの酸化の後、または、その酸化の間、希土類酸化物の第2層に、III-N材料の層をエピタキシャルに成長させる。
本発明の目的および本発明の態様は、REO誘電体層、および希土類酸化物の層とシリコン基板との間のアモルファス酸化シリコンの層の好ましい実施例に従ってさらに実現される。当該構造は、結晶性シリコン基板に堆積された単結晶希土類酸化物の第1層を有する当該シリコン基板を含む。単結晶希土類酸化物の第1層は、シリコン基板に隣接して、シリコン基板の格子定数におよそ近い第1の格子定数を有し、その上面に隣接して、選択されたIII-N材料の格子定数に近い第2の格子定数を有する。アモルファスシリコンの均一層が、希土類酸化物の第1層上に堆積される。希土類酸化物の第2層が、アモルファスシリコン層上に堆積される。この希土類酸化物の第2層は、選択されたIII-N材料の格子定数を有する。選択されたIII-N材料の単結晶層が、希土類酸化物の第2層上に、エピタキシャルに堆積される。
本発明の前述のおよび更なる、より特定された目的および利点は、図面に関連してなされる以下の本発明の好ましい実施例についての詳細な説明から当業者にとって明らかになるであろう。
III-N半導体材料の成長のために、単結晶希土類酸化物の層の間にアモルファス酸化シリコンを形成する方法におけるいくつかの順次ステップを例示する簡略図である。 III-N半導体材料の成長のために、単結晶希土類酸化物の層の間にアモルファス酸化シリコンを形成する方法におけるいくつかの順次ステップを例示する簡略図である。 III-N半導体材料の成長のために、単結晶希土類酸化物の層の間にアモルファス酸化シリコンを形成する方法におけるいくつかの順次ステップを例示する簡略図である。 III-N半導体材料の成長のために、単結晶希土類酸化物の層の間にアモルファス酸化シリコンを形成する方法におけるいくつかの順次ステップを例示する簡略図である。 III-N半導体材料の成長のために、単結晶希土類酸化物の層の間にアモルファス酸化シリコンを形成する方法におけるいくつかの順次ステップを例示する簡略図である。 III-N半導体材料の成長のために、単結晶希土類酸化物の層の間にアモルファス酸化シリコンを形成する方法におけるいくつかの順次ステップを例示する簡略図である。 単結晶希土類酸化物の層の間に、アモルファス酸化シリコンを形成する他の方法における順次ステップを例示する図である。 単結晶希土類酸化物の層の間に、アモルファス酸化シリコンを形成する他の方法における順次ステップを例示する図である。 単結晶希土類酸化物の層の間に、アモルファス酸化シリコンを形成するさらに他の方法における順次ステップを例示する図である。
シリコン基板上のIII-N半導体層の形成処理における応力緩和の必要性の観点から、シリコン基板とIII-N単層または複数層との間における酸化シリコン(SiO2)の非晶質層の形成について、若干の考察および研究が行われた。しかしながら現在のところ、非晶質層の形成のために提案された方法はすべて、製造過程および結果において効率または効果を実質的に低下させるいくつかの欠点または課題を持つ。また、III-N層とシリコン基板との間の希土類誘電体層は、III-N層に形成される電子デバイスの電気的な遮断(break-down)特性を改善する。したがって、単結晶希土類酸化物の層間に酸化シリコン(SiO2)の非晶質層を形成するための新規な方法を、本願明細書において開示する。この新規な方法は非常に改善された方法であり、単結晶希土類酸化物の層の間にアモルファスシリコン酸化物層を含む構造を形成することができ、正確に制御可能である。シリコン基板とIII-N半導体層との間の応力を実質的に吸収するかまたは減らすことができる。
図1を参照して、従来技術においてよく理解されているように、シリコンを含む単結晶材料であるシリコン基板10が描かれている。またはいくつかの応用で一般的な用語に「シリコン」基板に含まれる他の材料が含まれていてもよい。また、基板は、例えばシリコンウエハまたはその若干の部分でもよく、それは本願明細書において一般項「基板」によって参照される。シリコン基板10は(111)結晶方位を有するように描かれているが、特定の結晶方位に限られるものではない。例えば(111)シリコン、(110)シリコン、(100)シリコンなど、さまざまな切断もしくはそこからのオフセットまたは従来技術において知られ使われるさまざまの方位もしくは変位を含むことができる。
単結晶希土類酸化物(REO)の絶縁体層12は、シリコン基板10の表面に、エピタキシャルに堆積したものである。希土類酸化物被膜12は、周知の成長法、例えばMBE、MOCVD(有機金属化学気相成長法)、PLD(パルスレーザ析出)、スパッタリング、ALD(分子層蒸着)または薄膜形成のための他の任意の既知の成長法のいずれかを使用して基板10の表面に直接成長する。希土類材料が言及されるときはいつでも、この明細書の全体にわたって、「希土類」は通常、スカンジウムまたはイットリウムとともにランタン族(lanthanide)の元素であると理解すべきである。本明細書において、層12は理解の便宜のため「層(layer)」と称されるが、それは図1にて図示したように、基板10と接する下の界面における結晶格子定数ai1から、上の界面における徐々に変化する結晶格子定数ai2を有する単層であることを理解すべきである。あるいは層12は、図2にて図示したように変化する結晶格子定数a1>a2>…>anを有する複数のREO層を含むこともできる。本開示において、「層」という用語は、いずれの単一もしくは多層または複数のサブ層も含むように定義される。
この例では、層12はIII-N層の中に形成される電子デバイスの電気的な遮断特性(break-down characterisics)を改善するためのIII-N層とシリコン基板10との間の希土類誘電体層としてだけでなく、シリコン基板10とIII-N層との間の格子定数を調整するバッファとして機能する。このように、この実施例では、基板との界面の格子定数ai1はおよそ単結晶シリコンの格子定数であるように選択され、格子定数ai2またはanは本構造の上面に成長するIII-V族半導体材料の格子定数になるように調整される。
図3に示すように、アモルファスシリコンの滑らかな層14が、室温の近くの温度すなわちほぼ20℃からほぼ100℃のあいだの温度でREO層12の表面に堆積される。
この実施の形態では、「滑らか」という用語は、層が全体に実質的に同一の厚みを有することを意味するために用いられる。層14の厚みは、好ましくは1ナノメートルから10ナノメートルの間にある。この実施例では、Siの界面エネルギーがREOのそれより高く、Siはエピタキシャル成長のための典型的な温度ではアイランドを形成するので、アモルファスSi層14を滑らかに保つために、アモルファスシリコンの低温堆積法が使われる。
図4を参照して、第2の希土類酸化物被膜16が、アモルファスSi層14の表面の上に堆積される。2番目のREO層16の成長は、基板温度の変化(ramp)(すなわちエピタキシャル成長のために必要とされる温度まで基板の温度に傾斜(ramping)をつける)の間、アモルファスSi層14の完全な結晶化が発生する前に始まる。この2番目のREO層16も、Si原子の移動を抑制してSiアイランドの形成を防止する界面活性(surfactant)のために役立つ。このように、第2のREO層16は、滑らかなSi層14を保持することを助ける。REO層16を形成するためのREOの堆積の間、Si層14は完全に結晶して、REO層12の結晶構造の情報(register)をREO層16に転写する。REO層16はその後に、エピタキシャル成長する。好ましい実施例において、REO層16は、ほぼ10ナノメートルもしくはそれ以下である。
いったんREO層16が完成されると、結晶構造が固定されて、格子定数ai2またはanは、構造の上面に成長されるIII-V半導体材料の格子定数に近い。図5を、ここで参照する。この工程における次の段階は、参照番号17で示されるように構造の酸化処理を実行することである。この工程における酸化処理は、結晶性Si層14の酸化を促進するために、REO層16のエピタキシャル成長温度より高い温度で酸素雰囲気中で実行される。酸化処理によって、結晶性Si中間層14はアモルファスSiO2層に変換する。結晶性Si層14が有限の厚み(すなわち、単なる界面でない)を有し、かつREO層12およびREO層16の間に位置しそこに限定されるので、酸化は層のすべてにおいて急速に行われ得る。さらに、結晶性Si層14が実質的に均一の厚みを有する滑らかな層であるので、アモルファスシリコンの最終層は完全に制御されて、均一のまま維持される。
アモルファスSiO2層14が応力緩和層として機能することにより、REO層16は必要に応じてその厚みを増加できる。また、図6にて図示したように、III-N材料の層18が、REO層16上に成長する。電子デバイスもしくはフォトニック・デバイスを直接III-N層18の中もしくはその上に形成するか、または層18の上にIII-V半導体材料の付加的な層をエピタキシャルに成長させることができる。層12の格子定数の整合およびアモルファスSiO2層14の応力緩和のために、すべての層12、16および18は単結晶材料であることを理解すべきである。REO層12はIII-N層とシリコン基板との間に希土類誘電体層を形成し、III-N層18の中もしくはその上に形成される電子デバイスの電気的な遮断特性を改善する。
特に図7および図8を参照して、本発明による単結晶希土類酸化物層間、のアモルファス酸化シリコンの他の形成方法が例示されている。上の図4に関連して説明したように、この工程においても、シリコン層14は結晶性である。III-N成長工程(例えば有機金属化学気相成長法(MOCVD))の最中において、高い基板温度(最高1100℃)が維持されるため、結晶性シリコン層14の酸化処理は、REO層16上にIII-N半導体層18が成長する間、この方法に従って可能である。REO層16上へIII-N半導体層18が成長する間、その過程で使用される高温のため、(シリコン層14の上下のREO材料からの)シリコン層14への酸素の拡散が起こる。この酸素の拡散の結果、結晶性Si中間層は、アモルファス二酸化シリコンに変化する。この工程の1つの利点は、所望の厚さに達するまで、REO層16の連続的な成長が許容されるということである。
さらに図9を参照して、1つの追加的な事項を説明する。REO層16上へIII-N半導体層18が成長する間、高い処理温度のため、第1の方法のアモルファスSiO2層14の一部または第2の方法の結晶性Siの一部がケイ酸塩(RESiOx)に変化するかもしれない。これは図9の左図に示され、層14のSiの一部が層12内の希土類の一部と化合し、ケイ酸塩(RESiOx)の薄い層20を形成し、層14のSiの一部が層16内の希土類の一部と化合して、ケイ酸塩(RESiOx)の薄い層22を形成する。
このように、単結晶希土類酸化物の第1層が、結晶性シリコン基板上に成長し、構造の最終的なIII-N層の中もしくは上に形成される電子デバイスもしくはフォトニック・デバイスの電気的な遮断特性を改善するREO誘電体層として寄与することができる。単結晶希土類酸化物の第1層は、シリコン基板と最終的なIII-N層との間における応力対策の目的にも寄与する。シリコンの滑らかな層は低温で堆積して、希土類材料の第2層の堆積の間に、結晶シリコンに変わるので、2番目のREO層がエピタキシャルに堆積し、第1のREO層の結晶構造は2番目のREO層に転写される。結晶シリコンは、酸化工程すなわち単結晶III-N半導体材料層が高温で堆積する工程でアモルファスシリコンの均一層に変わる。このアモルファスシリコン層は、III-N半導体層とシリコン基板との間の応力を軽減するのを助ける。
本願明細書において説明のために選択された実施例に対するさまざまな改変と修正態様を施すことが、当業者にとって可能である。かかる修正および変更は、本発明の精神から逸脱しない範囲において、添付の請求の範囲の公正な解釈によってのみ評価され、本発明の範囲に含まれる。

Claims (14)

  1. 半導体材料の層と結晶性のシリコン基板との間に希土類酸化物の各誘電体層およびアモルファス酸化シリコンの層を形成する方法であって、次の各ステップを含む方法:
    結晶性のシリコン基板を用意するステップ;
    単結晶希土類酸化物の第1層を前記結晶性のシリコン基板に堆積させるステップ;
    アモルファスシリコンの均一層を前記希土類酸化物の第1層に堆積させるステップ;
    基板の温度をエピタキシャル成長のために必要とする温度まで上昇させ希土類酸化物をエピタキシャルに成長させることにより、単結晶希土類酸化物の第2層を前記アモルファスシリコンの層の表面上に堆積させるステップであって、前記エピタキシャル成長のための温度は、前記アモルファスシリコンの層を結晶化させて結晶シリコンの層を形成する温度であり、その結果前記単結晶希土類酸化物の第2層は前記結晶シリコンの層の上に形成される、ステップ;ならびに
    前記結晶シリコンをアモルファス酸化シリコンに変えるために前記結晶シリコンを酸化させるステップ。
  2. 前記単結晶希土類酸化物の第2層上に、前記半導体材料の単結晶層をエピタキシャルに成長させるステップをさらに含む、請求項1に記載の方法。
  3. 前記結晶シリコンを酸化させるステップが、前記単結晶希土類酸化物の第2層上に、前記半導体材料の単結晶層をエピタキシャルに成長させることを含む、請求項1または請求項2に記載の方法。
  4. 前記結晶シリコンを酸化させるステップは、
    基板の温度をエピタキシャル成長のために必要とされる温度より高い温度まで上昇させること、および、酸素雰囲気で前記上昇を実行することを含む、請求項1〜請求項3のいずれか1項に記載の方法。
  5. 前記アモルファスシリコンの均一層を堆積させるステップは、20℃から100℃までの範囲の温度で前記均一層を堆積させることを含む、請求項1に記載の方法。
  6. 前記アモルファスシリコンの均一層を堆積させるステップは、前記均一層を1ナノメートル〜10ナノメートルの範囲に堆積させることを含む、請求項1に記載の方法。
  7. 前記単結晶希土類酸化物の第1層を堆積させるステップは、前記結晶性のシリコン基板に隣接して前記結晶性のシリコン基板の格子定数に一致する第1の格子定数を有する単結晶希土類酸化物の層を堆積させることを含む、請求項1に記載の方法。
  8. 前記単結晶希土類酸化物の第2層を堆積させるステップは、上面において前記半導体材料の格子定数に一致する第2の格子定数を有する前記単結晶希土類酸化物の層を堆積させることを含む、請求項1に記載の方法。
  9. 半導体材料と結晶性のシリコン基板との間に希土類酸化物の各誘電体層およびアモルファス酸化シリコン層を含む層構造であって、
    前記結晶性のシリコン基板と、
    前記結晶性のシリコン基板上に形成された単結晶希土類酸化物の第1層と、
    前記単結晶希土類酸化物の第1層上の前記アモルファス酸化シリコン層と、
    前記アモルファス酸化シリコン層上に形成された単結晶希土類酸化物の第2層と、
    前記単結晶希土類酸化物の第2層上の半導体材料とを含む、
    層構造。
  10. 前記単結晶希土類酸化物の第1層は前記結晶性のシリコン基板に隣接して、前記結晶性のシリコン基板の格子定数と一致する第1の格子定数を有する、請求項9に記載の層構造。
  11. 前記単結晶希土類酸化物の第2層は上面において、前記半導体材料の格子定数を有している、請求項9に記載の層構造。
  12. 前記アモルファス酸化シリコン層は、1ナノメートル〜10ナノメートルの範囲の厚みを有する、請求項9に記載の層構造。
  13. 前記半導体材料は、前記単結晶希土類酸化物の第2層上の半導体材料の単結晶層を含む、請求項9に記載の層構造。
  14. 前記半導体材料の単結晶層は、III-V材料を含む、請求項13に記載の層構造。
JP2016527406A 2013-11-19 2014-10-27 応力を緩和するアモルファスSiO2中間層 Active JP6737983B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/083,672 US8796121B1 (en) 2013-11-19 2013-11-19 Stress mitigating amorphous SiO2 interlayer
US14/083,672 2013-11-19
PCT/US2014/062439 WO2015076982A2 (en) 2013-11-19 2014-10-27 Stress mitigating amorphous sio2 interlayer

Publications (2)

Publication Number Publication Date
JP2017503334A JP2017503334A (ja) 2017-01-26
JP6737983B2 true JP6737983B2 (ja) 2020-08-12

Family

ID=51229011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016527406A Active JP6737983B2 (ja) 2013-11-19 2014-10-27 応力を緩和するアモルファスSiO2中間層

Country Status (5)

Country Link
US (2) US8796121B1 (ja)
EP (1) EP3080834B1 (ja)
JP (1) JP6737983B2 (ja)
CN (1) CN105684132B (ja)
WO (1) WO2015076982A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
US9613803B2 (en) 2015-04-30 2017-04-04 International Business Machines Corporation Low defect relaxed SiGe/strained Si structures on implant anneal buffer/strain relaxed buffer layers with epitaxial rare earth oxide interlayers and methods to fabricate same
JP6571389B2 (ja) * 2015-05-20 2019-09-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP6956716B2 (ja) 2015-11-13 2021-11-02 アイキューイー ピーエルシーIQE plc 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるrfフィルタのための層構造
WO2017165197A1 (en) * 2016-03-23 2017-09-28 IQE, plc Epitaxial metal oxide as buffer for epitaxial iii-v layers
WO2017192312A1 (en) * 2016-05-05 2017-11-09 IQE, plc Parasitic charge control for iii-n materials on silicon
CN106057643A (zh) * 2016-05-27 2016-10-26 清华大学 半导体结构以及制备半导体结构的方法
TW201816947A (zh) * 2016-06-02 2018-05-01 英商Iqe有限公司 用於GaN基底應用的磷屬化物緩衝結構和裝置
US10418457B2 (en) 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
CN109964302A (zh) 2016-09-22 2019-07-02 Iqe公司 集成的外延金属电极
CN109524627B (zh) * 2017-09-18 2021-11-05 上海杉杉科技有限公司 氧含量可控的SiOx负极材料及制备方法和锂离子电池

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199015B2 (en) * 2000-08-08 2007-04-03 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US6852575B2 (en) * 2001-07-05 2005-02-08 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
JP2003282439A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp デバイス用基板およびデバイス用基板の製造方法
US7498229B1 (en) * 2005-02-09 2009-03-03 Translucent, Inc. Transistor and in-situ fabrication process
US7323396B2 (en) * 2005-04-29 2008-01-29 Translucent Inc. Signal and/or ground planes with double buried insulator layers and fabrication process
US8049100B2 (en) * 2007-07-26 2011-11-01 Translucent, Inc. Multijunction rare earth solar cell
US8071872B2 (en) * 2007-06-15 2011-12-06 Translucent Inc. Thin film semi-conductor-on-glass solar cell devices
US20120256232A1 (en) * 2009-11-16 2012-10-11 Translucent, Inc. Multilayer Rare Earth Device
US8039736B2 (en) * 2008-08-18 2011-10-18 Andrew Clark Photovoltaic up conversion and down conversion using rare earths
US20130062610A1 (en) * 2011-09-14 2013-03-14 Andrew Clark Lattice matched crystalline reflector
US20130099357A1 (en) * 2011-10-21 2013-04-25 Rytis Dargis Strain compensated reo buffer for iii-n on silicon
US8394194B1 (en) * 2012-06-13 2013-03-12 Rytis Dargis Single crystal reo buffer on amorphous SiOx
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer

Also Published As

Publication number Publication date
WO2015076982A2 (en) 2015-05-28
CN105684132A (zh) 2016-06-15
JP2017503334A (ja) 2017-01-26
US20160240375A1 (en) 2016-08-18
EP3080834A2 (en) 2016-10-19
EP3080834A4 (en) 2017-06-21
EP3080834B1 (en) 2018-05-23
WO2015076982A3 (en) 2015-11-05
US8796121B1 (en) 2014-08-05
US9824886B2 (en) 2017-11-21
CN105684132B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
JP6737983B2 (ja) 応力を緩和するアモルファスSiO2中間層
EP1595280B1 (en) Buffer structure for heteroepitaxy on a silicon substrate
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US8084784B2 (en) Semiconductor heterostructure and method for forming same
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子
US8394194B1 (en) Single crystal reo buffer on amorphous SiOx
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
JP5230116B2 (ja) 高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子
KR20050088664A (ko) 질화물 반도체 소자 및 그 제조방법
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
JPH10303510A (ja) Iii 族窒化物半導体素子およびその製造方法
TWI550689B (zh) 使用晶格調整晶域匹配磊晶之化合物半導體的磊晶成長方法
Dargis et al. Stress mitigating amorphous SiO 2 interlayer
JPH0521407A (ja) 化合物半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200612

R150 Certificate of patent or registration of utility model

Ref document number: 6737983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150