JP5230116B2 - 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子 - Google Patents

高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子 Download PDF

Info

Publication number
JP5230116B2
JP5230116B2 JP2007067186A JP2007067186A JP5230116B2 JP 5230116 B2 JP5230116 B2 JP 5230116B2 JP 2007067186 A JP2007067186 A JP 2007067186A JP 2007067186 A JP2007067186 A JP 2007067186A JP 5230116 B2 JP5230116 B2 JP 5230116B2
Authority
JP
Japan
Prior art keywords
thin film
highly oriented
layer
oriented
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007067186A
Other languages
English (en)
Other versions
JP2007294898A (ja
Inventor
文旭 鮮于
永洙 朴
準浩 李
赫 林
世泳 趙
華湘 殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007294898A publication Critical patent/JP2007294898A/ja
Application granted granted Critical
Publication of JP5230116B2 publication Critical patent/JP5230116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials

Description

本発明は、高配向性シリコン薄膜を形成する方法、３次元半導体素子を製造する方法及び３次元半導体素子に係り、さらに詳細には、複数の層構造を有する３次元半導体素子を製造するのに適した高配向性シリコン薄膜を形成する方法、前記高配向性シリコン薄膜を利用した３次元半導体素子の製造方法、及び前記製造方法で製造された３次元半導体素子に関する。
半導体素子の高集積化に対する要求の高まりに伴い、複数のトランジスタまたはメモリ層を有する３次元半導体素子が製造されている。図１は、一般的な３次元半導体素子の断面構造を概略的に図示している。図１を参照すれば、３次元半導体素子１０は、シリコン基板１１上に、絶縁層１２，１４，１６と、シリコン薄膜層１３，１５とをそれぞれ交互に反復的に積層した構造を有する。前記シリコン基板１１とシリコン薄膜層１３，１５との上面には、例えば、ＣＭＯＳのような薄膜トランジスタＴＲまたはメモリが多数形成される。そして、それぞれのシリコン層１１，１３，１５は、伝導性プラグ１７を介して電気的に接続される。
前述のような構造の３次元半導体素子を製造するためには、絶縁層１２，１４上に、積層されたシリコン薄膜層１３，１５が十分なサイズの電荷移動度（mobility）を有さねばならない。従って、前記シリコン薄膜層１３，１５は、ほぼ単結晶に近い高配向性シリコン薄膜で製造される必要がある。しかし、現在のところ、絶縁層上に配向が制御されたシリコン薄膜をエピタキシャル成長させる技術は開発されていない。
絶縁層上に電荷移動度が高いシリコン薄膜を形成するために、従来では、絶縁層１２，１４上に、非晶質シリコンまたは多結晶シリコンをまず形成した後、レーザアニーリング技術を介して単結晶シリコンとして再結晶化するか、または伝導性プラグ１７を中心として側傍にシリコン薄膜を成長させたり、個別的に形成された単結晶シリコン薄膜を絶縁層１２，１４に接合（bonding）する方法が使用された。しかし、前述のような従来の方法は、過度に高温で行われたり、または多くの時間がかかり、また製造コストの非常に高いという問題がある。さらに、配向が完全に制御され難く、たとえ数が少ないとしても、依然として粒界が存在するという問題がある。
一方、非特許文献１に、エピタキシャル成長法により、γ−Ａｌ２Ｏ３層上に＜１００＞方向に配向されたシリコン層を形成する技術が開示されている。前記論文に開示された従来の技術によれば、図２に図示されているように、＜００１＞方向に配向されたシリコン基板２１上に、Ａｌ２Ｏ３層２２を形成すれば、前記Ａｌ２Ｏ３も、やはり＜００１＞方向に配向されたγ−Ａｌ２Ｏ３になる。そして、前記γ−Ａｌ２Ｏ３層２２上にさらにシリコン層２３をエピタキシャル成長させれば、前記シリコン層２３は、＜００１＞方向に配向された状態となる。従って、図２に図示されているように、γ−Ａｌ２Ｏ３層２２，２４と１００−シリコン層２３，２５とを続けて反復的に積層して形成できる。これは、γ−Ａｌ２Ｏ３結晶と１００−シリコン結晶との格子不整合（lattice mismatch）がわずか２．４％〜３．５％にしかならないために、可能なことである。
しかし、前記従来の技術の場合、＜００１＞方向にすでに配向されているシリコン基板２１を必要とする。従って、図１に図示されている３次元半導体素子のように、絶縁層上にシリコン薄膜を形成するには、前記従来の技術を利用し難い。
Japan J. Appl. Phys. Vol. 34(1995) pp.831-835
本発明は、前述のような従来技術の問題点を改善し、低温製造工程が可能であり、一般的な半導体製造工程と互換され、シリコン薄膜の配向を制御できる高配向性シリコン薄膜を形成する方法を提供することを目的とする。
また、本発明の他の目的は、前記高配向性シリコン薄膜を利用して３次元半導体素子を製造する方法、及び前記製造方法により製造された３次元半導体素子を提供することである。
本発明の一類型による高配向性シリコン薄膜を形成する方法は、基板上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、前記高配向性Ａｌ２Ｏ３層上に、シリコン薄膜を成長させる段階とを含むことを特徴とする。
本発明の良好な実施形態によれば、前記基板は、Ｓｉ、並びに、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３及び他の絶縁体材料のうち、少なくとも１つの材料を利用して形成されうる。
例えば、前記高配向性ＡｌＮ薄膜は、前記基板でｃ軸配向されたことを特徴とする。望ましくは、前記高配向性ＡｌＮ薄膜は、＜００２＞方向に配向されることが望ましい。
前記高配向性ＡｌＮ薄膜は、スパッタリング法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法、またはＣＶＤ（Chemical Vapor Deposition）法により形成されうる。
一方、前記高配向性Ａｌ２Ｏ３層は、酸素またはオゾンの雰囲気で、前記高配向性ＡｌＮ薄膜を熱酸化（thermal oxidation）させて形成できる。
その場合、前記高配向性Ａｌ２Ｏ３層は、γ−Ａｌ２Ｏ３構造及びα−Ａｌ２Ｏ３構造のうちいずれか１つの構造であるか、またはγ−Ａｌ２Ｏ３構造とα−Ａｌ２Ｏ３構造とが混合された構造でありうる。
前記熱酸化は５００℃〜１，０００℃の温度で行われることが望ましい。
例えば、前記高配向性Ａｌ２Ｏ３層は、＜００１＞方向に配向されたことを特徴とする。
前記高配向性Ａｌ２Ｏ３層を形成した後には、前記高配向性Ａｌ２Ｏ３層の表面を洗浄する段階をさらに含む。このとき、前記表面の洗浄は、希釈ＨＦ溶液により行われうる。
また、前記シリコン薄膜を成長させる段階は、ＵＨＶ-ＣＶＤ（Ultra-High Vacuum Chemical Vapor Deposition）法、ＬＰＣＶＤ（Low Pressure Chemical VaporDeposition）法またはＭＢＥ（Molecular Beam Epitaxy）法で行われうる。
例えば、前記シリコン薄膜は、＜００１＞方向に配向されたことを特徴とする。
一方、本発明の他の類型による半導体素子の製造方法は、基板上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、前記高配向性Ａｌ２Ｏ３層上に、シリコン薄膜を成長させる段階と、前記シリコン薄膜上に電子素子を形成する段階とを含むことを特徴とする。
また、本発明のさらに他の類型による３次元半導体素子の製造方法は、第１電子素子が形成されたシリコン基板上に、層間絶縁膜を形成する段階と、前記層間絶縁膜上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、前記高配向性Ａｌ２Ｏ３層上に高配向性シリコン薄膜を成長させる段階と、前記高配向性シリコン薄膜上に第２電子素子を形成する段階とを含むことを特徴とする。
本発明によれば、前記層間絶縁膜は、ＳｉＯ２、Ｓｉ３Ｎ４及びＡｌ２Ｏ３のうち、少なくとも一つを含むことができる。
前記３次元半導体素子の製造方法は、また、前記第２電子素子の形成された高配向性シリコン薄膜上に層間絶縁膜を形成する段階と、前記層間絶縁膜上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、前記高配向性Ａｌ２Ｏ３層上に高配向性シリコン薄膜を成長させる段階と、前記高配向性シリコン薄膜上に第３電子素子を形成する段階とを反復することを特徴とする。
本発明の望ましい実施形態によれば、ＡｌＮ層をバッファ層として使用することにより、絶縁層上に高配向のシリコン薄膜を形成することが可能である。さらに、本発明による高配向シリコン薄膜の形成方法は、低温工程が可能であり、既存の半導体製造工程と互換されうる。従って、本発明を利用すれば、３次元半導体素子を従来に比べて簡単であり、かつ低コストで製造することが可能である。
前述のように、すでに特定方向に配向されているシリコン層上に、高配向性γ−Ａｌ２Ｏ３層を形成した後、前記高配向性γ−Ａｌ２Ｏ３層上にシリコンをエピタキシャル成長させることにより、高配向性シリコン薄膜を形成する技術は公知である。しかし、まだ、絶縁層上に高配向性シリコン薄膜をエピタキシャル成長させる技術は開発されていない。本発明の発明者は、絶縁層上にＡｌＮをバッファ層として積層することにより、高配向性シリコン薄膜を形成することが可能であることを発見した。
図３Ａないし図３Ｃの断面図は、本発明による高配向性シリコン薄膜の製造工程を順次に図示している。
まず、図３Ａに図示されているように、シリコン基板３１上に、絶縁層としてＳｉＯ２層３２を形成し、その上に、特定の方向に配向された高配向性ＡｌＮ薄膜３３を形成する。ここで、シリコン基板３１とＳｉＯ２層３２は、図１に図示されている３次元半導体素子のシリコン基板１１と絶縁層１２とに対応するように、例示的に図示されている。しかし、ＡｌＮ薄膜３３を形成するための観点だけから見るならば、シリコン基板３１なしに、ＳｉＯ２層３２を基板として使用することもできる。また、ＳｉＯ２以外に、他の材料、例えば、Ｓｉ３Ｎ４またはＡｌ２Ｏ３を絶縁層３２として使用したり、または前述のような材料のうち、少なくとも一つを複合的に積層して絶縁層３２として使用することも可能である。必要によっては、基板３１がシリコンでない他の半導体材料、または絶縁体材料からなっても、ＡｌＮ薄膜３３の形成には影響を与えない。
本発明の良好な実施形態によれば、前記ＡｌＮ薄膜３３は、例えば、スパッタリング法、ＭＯＣＶＤ法、ＰＶＤ法またはＣＶＤ法などで形成されうる。このような方法で、ＳｉＯ２またはＳｉ３Ｎ４上に形成されたＡｌＮ薄膜３３は、基板３１に垂直方向に、すなわち、ｃ軸方向に非常に均一に配向されるということが確認された。図４は、室温で窒素（Ｎ２）ガスとアルゴン（Ａｒ）ガスとをそれぞれおよそ３９ｓｃｃｍと６ｓｃｃｍとの流量で流しつつ、約７，０００ＷのＡＣパワーを使用してスパッタリング法により形成されたＡｌＮ薄膜３３の配向を示すＸＲＤ（X-Ray Deffraction）グラフである。図２のグラフから分かるように、ＡｌＮ薄膜３３は、ｃ軸配向であるために、＜００２＞方向と＜００４＞方向とでのみピークを示している。特に、＜００２＞方向で非常に大きいピークを示しており、ほぼ＜００２＞方向に配向されているということが分かる。
一方、ＡｌＮ薄膜３３の厚さは、特別に制限されるものではないが、３次元半導体素子の製造を考慮するとき、できる限り薄いのがよい。しかし、通常ＡｌＮ薄膜３３の厚さが厚いほど配向が均一であるという点を考慮し、ＡｌＮ薄膜３３の厚さは、３０ｎｍ〜５００ｎｍほどが適当である。
次に、図３Ｂに図示されているように、前記高配向性ＡｌＮ薄膜３３を酸化させ、ＡｌＮ薄膜３３の表面に、高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４を形成する。例えば、前記高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４は、酸素またはオゾンの雰囲気で、高配向性ＡｌＮ薄膜３３を５００℃〜１，０００℃ほどの温度に加熱して熱酸化させることにより、簡単に形成されうる。ここで、加熱温度は、前記範囲内でできる限り高いことが望ましい。それにより、ＡｌＮ薄膜３３の表面から窒素（Ｎ）が抜け、その代わりに酸素（Ｏ）がアルミニウム（Ａｌ）と結合し、Ａｌ２Ｏ３が形成される。このとき、加熱温度及び加熱時間により、γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層が形成され、またはγ−Ａｌ２Ｏ３とα−Ａｌ２Ｏ３とが混合された層が形成されることもある。しかし、いかなる場合でも、シリコン薄膜３５を成長させる後の過程には、大きい影響を与えない。このように形成されたＡｌ２Ｏ３は、短距離規則性（short-range order）を有する結晶質であり、ＡｌＮ薄膜３３と同様に、基板３１にほぼ垂直なｃ軸方向に配向される。例えば、このときのＡｌ２Ｏ３は、＜００１＞方向に配向されたγ−Ａｌ２Ｏ３またはα−Ａｌ２Ｏ３になる。
前述のような方法により、高配向性ＡｌＮ薄膜３３上に、高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４を形成した後には、前記高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４の表面を、例えば、希釈ＨＦ溶液で洗浄し、残余不純物を除去する。
最後に、図３Ｃに図示されているように、前記高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４上にシリコン薄膜３５を成長させる。前述のように、高配向性γ−Ａｌ２Ｏ３層上にシリコンをエピタキシャル成長させることにより、高配向性シリコン薄膜を形成する技術は公知である。γ−Ａｌ２Ｏ３結晶と１００−シリコン結晶との格子不整合がわずか２．４％〜３．５％に過ぎないために、高配向性γ−Ａｌ２Ｏ３層上にシリコンをエピタキシャル成長させれば、高配向性の１００−シリコン薄膜が形成されるのである。一方、前記高配向性γ−Ａｌ２Ｏ３層よりさらに安定した結晶構造を有する高配向性α−Ａｌ２Ｏ３層の場合にも、前記高配向性γ−Ａｌ２Ｏ３層と同じ役割を行える。前記高配向性γ−Ａｌ２Ｏ３層またはα−Ａｌ２Ｏ３層３４上に、シリコン薄膜３５を成長させる方法は、例えば、ＵＨＶ-ＣＶＤ法、ＬＰＣＶＤ法、またはＭＢＥ法を使用できる。例えば、本発明の場合、ＵＨＶ-ＣＶＤ装備を利用し、およそ１０−３ｔｏｒｒの圧力下で、約５５０℃〜８００℃の温度でＳｉＨ４雰囲気においてシリコン薄膜３５を成長させることができた。
前述のように、本発明の望ましい実施形態によれば、ＡｌＮ層をバッファ層として使用することにより、絶縁層上にもシリコン薄膜を形成することが可能になった。従って、本発明を利用し、高配向性シリコン薄膜を複数層に形成すれば、薄膜トランジスタまたはメモリのような電子素子が多層に形成される３次元半導体素子を、従来に比べて簡単であり、かつ低コストで製造することが可能である。
図５は、本発明により、高配向性シリコン薄膜を複数層に形成した構造を図示する断面図である。図５に図示されているように、シリコン基板１００上に、層間絶縁膜（ＩＬＤ）としてＳｉＯ２層１１１を積層し、その上に、順次に高配向性ＡｌＮ薄膜１１２、高配向性γ−Ａｌ２Ｏ３層１１３及びシリコン薄膜１１４を形成する。ここで、前記ＳｉＯ２層１１１、高配向性ＡｌＮ薄膜１１２、高配向性γ−Ａｌ２Ｏ３層１１３及びシリコン薄膜１１４は、第１層１１０をなす。一方、層間絶縁膜としては、ＳｉＯ２層の代わりに、Ｓｉ３Ｎ４やＡｌ２Ｏ３を使用することもできる。また、本発明によれば、前記シリコン薄膜１１４上に、さらにＳｉＯ２層１２１、高配向性ＡｌＮ薄膜１２２、高配向性γ−Ａｌ２Ｏ３層１２３及びシリコン薄膜１２４からなる第２層１２０を形成することが可能である。図示されていないが、前記シリコン薄膜１２４上に、続けて反復的に第３層、第４層を積層することが可能である。
図１に図示されているような３次元半導体素子は、図６に図示されている構造で、前記シリコン基板１００の上面と、シリコン薄膜１１４，１２４の上面とに、例えば、ＣＭＯＳのような薄膜トランジスタ、またはメモリのような電子素子を形成することによって製造されうる。さらに具体的に、シリコン基板１００の特定領域を公知の方法でｎ−不純物及びｐ−不純物でドーピングし、２つのドーピング領域間にゲート絶縁層（図示せず）とゲート電極（図示せず）とを形成することにより、前記シリコン基板１００上に薄膜トランジスタまたはメモリのような電子素子を形成できる。その後、薄膜トランジスタまたはメモリのような電子素子の形成されたシリコン基板１００上に、ＳｉＯ２層１１１、高配向性ＡｌＮ薄膜１１２、高配向性γ−Ａｌ２Ｏ３層１１３及びシリコン薄膜１１４を順次に形成した後、前記シリコン薄膜１１４の上面に前記と同じ方法でさらに薄膜トランジスタまたはメモリのような電子素子を形成できる。このような過程を反復することにより、３次元半導体素子を形成することが可能である。
これまで、γ−Ａｌ２Ｏ３層上にシリコン薄膜をエピタキシャル成長することについてのみ説明したが、前記γ−Ａｌ２Ｏ３層上には、シリコン薄膜だけではなく、ＧａＮ、Ｆｅ３Ｏ４のような他の半導体薄膜を成長させることも可能である。従って、本発明によれば、必要により、シリコン薄膜だけではなく、他の薄膜材料により形成された多層膜を形成することが可能である。
本発明の高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子は、例えば、半導体関連の技術分野に効果的に適用可能である。
３次元半導体素子の一般的な構造を概略的に図示する断面図である。 高配向性シリコン薄膜を形成するための従来の構造を、例示的に図示する断面図である。 本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。 本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。 本発明による高配向性シリコン薄膜の製造工程を図示するための断面図である。 ＜００２＞方向に配向されたＡｌＮ薄膜のＸＲＤグラフである。 本発明により、高配向性シリコン薄膜を複数層に形成した構造を図示する断面図である。
符号の説明
１０ ３次元半導体素子
１１，２１，３１，１００ シリコン基板
１２，１４，１６ 絶縁層
１３，１５，２３，２５ シリコン層
１７ プラグ
２２，２４，３４，１１３，１２３ γ−Ａｌ２Ｏ３層
３２，１１１，１２１ 絶縁（ＳｉＯ２）層
３３，１１２，１２２ ＡｉＮ薄膜
３５，１１４，１２４ シリコン薄膜
１１０ 第１層
１２０ 第２層
ＴＲ 薄膜トランジスタ

Claims (22)

  1. 基板上に層間絶縁膜を形成し、該層間絶縁膜上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、
    前記高配向性ＡｌＮ薄膜を酸化させ、該高配向性ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、
    前記高配向性Ａｌ２Ｏ３層上に、シリコンをエキタピシャル成長させることにより高配向性シリコン薄膜を成長させる段階と、を含み、
    前記高配向性ＡｌＮ薄膜は、＜００２＞方向に配向され、前記高配向性Ａｌ ２ Ｏ ３ 層は、＜００１＞方向に配向されたγ−Ａｌ ２ Ｏ ３ 構造及びα−Ａｌ ２ Ｏ ３ 構造のうちいずれか１つの構造であるか、またはγ−Ａｌ ２ Ｏ ３ 構造とα−Ａｌ ２ Ｏ ３ 構造とが混合された構造であることを特徴とする高配向性シリコン薄膜の形成方法。
  2. 前記高配向性ＡｌＮ薄膜は、前記基板でｃ軸配向されたことを特徴とする請求項１に記載の高配向性シリコン薄膜の形成方法。
  3. 前記高配向性ＡｌＮ薄膜は、スパッタリング法、ＭＯＣＶＤ法、ＰＶＤ法またはＣＶＤ法により形成されることを特徴とする請求項２に記載の高配向性シリコン薄膜の形成方法。
  4. 前記高配向性Ａｌ２Ｏ３層は、酸素またはオゾンの雰囲気で、前記高配向性ＡｌＮ薄膜を熱酸化させて形成されることを特徴とする請求項１に記載の高配向性シリコン薄膜の形成方法。
  5. 前記熱酸化が５００℃〜１，０００℃の温度で行われることを特徴とする請求項４に記載の高配向性シリコン薄膜の形成方法。
  6. 前記高配向性Ａｌ２Ｏ３層を形成した後に、前記高配向性Ａｌ２Ｏ３層の表面を洗浄する段階をさらに含むことを特徴とする請求項４に記載の高配向性シリコン薄膜の形成方法。
  7. 前記表面の洗浄は、希釈ＨＦ溶液で行われることを特徴とする請求項６に記載の高配向性シリコン薄膜の形成方法。
  8. 前記シリコン薄膜を成長させる段階は、ＵＨＶ-ＣＶＤ法、ＬＰＣＶＤ法またはＭＢＥ法により行われることを特徴とする請求項１に記載の高配向性シリコン薄膜の形成方法。
  9. 前記高配向性シリコン薄膜は、＜００１＞方向に配向されたことを特徴とする請求項８に記載の高配向性シリコン薄膜の形成方法。
  10. 基板上に層間絶縁膜を形成し、該層間絶縁膜上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、
    前記高配向性ＡｌＮ薄膜を酸化させ、該高配向性ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、
    前記高配向性Ａｌ２Ｏ３層上に、シリコンをエキタピシャル成長させることにより高配向性シリコン薄膜を成長させる段階と、
    前記高配向性シリコン薄膜上に電子素子を形成する段階とを含み、
    前記高配向性ＡｌＮ薄膜は、＜００２＞方向に配向され、前記高配向性Ａｌ ２ Ｏ ３ 層は、＜００１＞方向に配向されたγ−Ａｌ ２ Ｏ ３ 構造及びα−Ａｌ ２ Ｏ ３ 構造のうちいずれか１つの構造であるか、またはγ−Ａｌ ２ Ｏ ３ 構造とα−Ａｌ ２ Ｏ ３ 構造とが混合された構造であることを特徴とする半導体素子の製造方法。
  11. 第１電子素子が形成されたシリコン基板上に、層間絶縁膜を形成する段階と、
    前記層間絶縁膜上に、一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、
    前記高配向性ＡｌＮ薄膜を酸化させ、該高配向性ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、
    前記高配向性Ａｌ２Ｏ３層上に、シリコンをエキタピシャル成長させることにより高配向性シリコン薄膜を成長させる段階と、
    前記高配向性シリコン薄膜上に、第２電子素子を形成する段階とを含み、
    前記高配向性ＡｌＮ薄膜は、＜００２＞方向に配向され、前記高配向性Ａｌ ２ Ｏ ３ 層は、＜００１＞方向に配向されたγ−Ａｌ ２ Ｏ ３ 構造及びα−Ａｌ ２ Ｏ ３ 構造のうちいずれか１つの構造であるか、またはγ−Ａｌ ２ Ｏ ３ 構造とα−Ａｌ ２ Ｏ ３ 構造とが混合された構造であることを特徴とする３次元半導体素子の製造方法。
  12. 前記層間絶縁膜はＳｉＯ２、Ｓｉ３Ｎ４及びＡｌ２Ｏ３のうち少なくとも一つを含むことを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
  13. 前記高配向性ＡｌＮ薄膜は、前記基板でｃ軸配向されたことを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
  14. 前記高配向性ＡｌＮ薄膜は、スパッタリング法、ＭＯＣＶＤ法、ＰＶＤ法またはＣＶＤ法により形成されることを特徴とする請求項１３に記載の３次元半導体素子の製造方法。
  15. 前記高配向性Ａｌ２Ｏ３層は、酸素またはオゾンの雰囲気で、前記高配向性ＡｌＮ薄膜を熱酸化させて形成されることを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
  16. 前記熱酸化が５００℃〜１，０００℃の温度で行われることを特徴とする請求項１５に記載の３次元半導体素子の製造方法。
  17. 前記高配向性Ａｌ２Ｏ３層を形成した後に、前記高配向性Ａｌ２Ｏ３層の表面を洗浄する段階をさらに含むことを特徴とする請求項１５に記載の３次元半導体素子の製造方法。
  18. 前記表面の洗浄は、希釈ＨＦ溶液で行われることを特徴とする請求項１７に記載の３次元半導体素子の製造方法。
  19. 前記高配向性シリコン薄膜を成長させる段階は、ＵＨＶ-ＣＶＤ法、ＬＰＣＶＤ法またはＭＢＥ法で行われることを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
  20. 前記高配向性シリコン薄膜は、＜００１＞方向に配向されたことを特徴とする請求項１９に記載の３次元半導体素子の製造方法。
  21. 前記第２電子素子の形成された高配向性シリコン薄膜上に、層間絶縁膜を形成する段階と、
    前記層間絶縁膜上に、一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、
    前記高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に高配向性Ａｌ２Ｏ３層を形成する段階と、
    前記高配向性Ａｌ２Ｏ３層上に、高配向性シリコン薄膜を成長させる段階と、
    前記高配向性シリコン薄膜上に、第３電子素子を形成する段階とを反復することを特徴とする請求項１１に記載の３次元半導体素子の製造方法。
  22. 請求項１１に記載の３次元半導体素子の製造方法により製造されたことを特徴とする３次元半導体素子。
JP2007067186A 2006-04-25 2007-03-15 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子 Active JP5230116B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060037219A KR100707215B1 (ko) 2006-04-25 2006-04-25 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
KR10-2006-0037219 2006-04-25

Publications (2)

Publication Number Publication Date
JP2007294898A JP2007294898A (ja) 2007-11-08
JP5230116B2 true JP5230116B2 (ja) 2013-07-10

Family

ID=37772798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007067186A Active JP5230116B2 (ja) 2006-04-25 2007-03-15 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子

Country Status (5)

Country Link
US (1) US8097499B2 (ja)
EP (1) EP1850373B1 (ja)
JP (1) JP5230116B2 (ja)
KR (1) KR100707215B1 (ja)
CN (1) CN101064258B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2071053B1 (en) * 2006-09-29 2019-02-27 Toyoda Gosei Co., Ltd. Filming method for iii-group nitride semiconductor laminated structure
US20110030773A1 (en) * 2009-08-06 2011-02-10 Alliance For Sustainable Energy, Llc Photovoltaic cell with back-surface reflectivity scattering
US8466447B2 (en) 2009-08-06 2013-06-18 Alliance For Sustainable Energy, Llc Back contact to film silicon on metal for photovoltaic cells
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US9728609B2 (en) * 2012-03-28 2017-08-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Layered substrate with a miscut angle comprising a silicon single crystal substrate and a group-III nitride single crystal layer
CN104247173B (zh) * 2012-06-29 2015-06-24 松下电器产业株式会社 氮化物半导体发光元件
CN103014622A (zh) * 2012-12-11 2013-04-03 常州大学 一种高取向AlN薄膜的制备方法
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
CN105977136A (zh) * 2016-05-27 2016-09-28 清华大学 半导体结构以及制备半导体结构的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3308365A1 (de) * 1982-03-11 1983-09-15 Nobuo Mikoshiba Akustische oberflaechenwellen bildende vorrichtung
JP2721258B2 (ja) * 1990-02-05 1998-03-04 日立金属株式会社 セラミック基板の製造方法
JPH0480945A (ja) * 1990-07-24 1992-03-13 Toshiba Corp 半導体装置の製造方法
JP2828152B2 (ja) * 1991-08-13 1998-11-25 富士通 株式会社 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法
CN100442532C (zh) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
JPH082998A (ja) * 1994-06-15 1996-01-09 Sumitomo Electric Ind Ltd 酸化物誘電体薄膜及びその製造方法
JP3688802B2 (ja) * 1996-04-30 2005-08-31 誠 石田 Ｓｏｉ構造体の製造方法
JPH11233440A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 半導体装置
KR20020031379A (ko) * 1999-07-07 2002-05-01 마츠시타 덴끼 산교 가부시키가이샤 적층체, 적층체의 제조방법 및 반도체소자
JP2001196896A (ja) 2000-01-11 2001-07-19 Seiko Epson Corp 表面弾性波素子
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP3856300B2 (ja) * 2002-03-11 2006-12-13 ソニー株式会社 半導体レーザ素子
JP2004051446A (ja) * 2002-07-22 2004-02-19 Asahi Kasei Corp 酸化物単結晶薄膜形成方法および半導体薄膜形成方法
JP3867161B2 (ja) * 2002-09-20 2007-01-10 独立行政法人物質・材料研究機構 薄膜素子
JP2004152814A (ja) * 2002-10-29 2004-05-27 Toyota Motor Corp 半導体素子用基板とその製造方法
KR101124503B1 (ko) * 2005-06-24 2012-03-15 삼성전자주식회사 고배향성 실리콘층 형성방법 및 고배향성 실리콘층적층기판

Also Published As

Publication number Publication date
US20070246802A1 (en) 2007-10-25
CN101064258A (zh) 2007-10-31
CN101064258B (zh) 2012-04-25
US8097499B2 (en) 2012-01-17
JP2007294898A (ja) 2007-11-08
EP1850373A3 (en) 2010-02-03
KR100707215B1 (ko) 2007-04-13
EP1850373B1 (en) 2017-06-14
EP1850373A2 (en) 2007-10-31

Similar Documents

Publication Publication Date Title
JP5230116B2 (ja) 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子
TWI305660B (ja)
JP6737983B2 (ja) 応力を緩和するアモルファスＳｉＯ２中間層
TWI494973B (zh) 使用氨預流在矽基板上的氮化鋁成核方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
CN104051232B (zh) 具有AlzGa1‑zN层的半导体晶片及其制造方法
TW201737462A (zh) 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構
TW202305205A (zh) 用於功率裝置之氮化鎵磊晶結構
JP2008034834A6 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
TWI481027B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
JP2000294554A (ja) シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを有する半導体基板の製造方法
JP2008034834A (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP2000294553A (ja) シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを備える半導体構造
TW200941559A (en) Semiconductor substrate and method of making same
TW201133561A (en) Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
KR100611108B1 (ko) 박막 형성 방법
JP2005294794A (ja) 窒化ガリウム系半導体発光素子
JP5997258B2 (ja) オフ角を備えているシリコン単結晶とｉｉｉ族窒化物単結晶の積層基板と、その製造方法
US20190198313A1 (en) Flexible Single-Crystal Semiconductor Heterostructures and Methods of Making Thereof
JP2002299267A (ja) 半導体基板の製造方法
TW201135886A (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
WO2021079745A1 (ja) 半導体基板の製造方法及び半導体基板
JP6773635B2 (ja) 結晶成長方法および結晶積層構造
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
JP2013161932A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5230116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250