JP2000294554A - シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを有する半導体基板の製造方法 - Google Patents
シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを有する半導体基板の製造方法Info
- Publication number
- JP2000294554A JP2000294554A JP2000066646A JP2000066646A JP2000294554A JP 2000294554 A JP2000294554 A JP 2000294554A JP 2000066646 A JP2000066646 A JP 2000066646A JP 2000066646 A JP2000066646 A JP 2000066646A JP 2000294554 A JP2000294554 A JP 2000294554A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- interface
- alkaline earth
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
- C30B29/22—Complex oxides
- C30B29/30—Niobates; Vanadates; Tantalates
Abstract
(57)【要約】
【解決課題】 シリコン１０に対する薄い結晶性インタ
ーフェース１４を製造する方法を提供すること。 【解決手段】 本発明による方法は、表面(12)を有する
シリコン基板(10)を準備し、シリコン基板の表面上に、
シリコン、酸素および金属より成るインターフェース(1
4)を形成し、インターフェース(14)上に1以上の単結晶
性酸化物層を形成することにより半導体基板を製造する
方法である。このインターフェースは、XSiO2の形式で
表されるシリコン、酸素および金属の原子層より成るも
のであり、ここでＸは金属を表す。
ーフェース１４を製造する方法を提供すること。 【解決手段】 本発明による方法は、表面(12)を有する
シリコン基板(10)を準備し、シリコン基板の表面上に、
シリコン、酸素および金属より成るインターフェース(1
4)を形成し、インターフェース(14)上に1以上の単結晶
性酸化物層を形成することにより半導体基板を製造する
方法である。このインターフェースは、XSiO2の形式で
表されるシリコン、酸素および金属の原子層より成るも
のであり、ここでＸは金属を表す。
Description
【０００１】
【発明の属する技術分野】本発明は一般に、シリコン基
板と他の酸化物との間の結晶性アルカリ土類金属酸化物
インターフェースを有する半導体構造の製造方法に関す
る。特に、アルカリ土類金属、シリコンおよび酸素の原
子層を有するインターフェースを製造する方法に関す
る。
板と他の酸化物との間の結晶性アルカリ土類金属酸化物
インターフェースを有する半導体構造の製造方法に関す
る。特に、アルカリ土類金属、シリコンおよび酸素の原
子層を有するインターフェースを製造する方法に関す
る。
【０００２】
【従来の技術および発明が解決しようとする課題】規則
正しい安定したシリコン(Si)表面は、様々な製品用途に
対するシリコン上の単結晶性薄膜の以後のエピタキシャ
ル成長に対して望ましいものであり、この製品用途に
は、例えば不揮発性高密度メモリおよび論理装置用の強
誘電体または高誘電率酸化物がある。シリコン基板上に
規則正しい遷移層を設けることは重要であり、特に、以
後のペロブスカイト(perovskite)のような単結晶酸化物
成長に対して重要である。
正しい安定したシリコン(Si)表面は、様々な製品用途に
対するシリコン上の単結晶性薄膜の以後のエピタキシャ
ル成長に対して望ましいものであり、この製品用途に
は、例えば不揮発性高密度メモリおよび論理装置用の強
誘電体または高誘電率酸化物がある。シリコン基板上に
規則正しい遷移層を設けることは重要であり、特に、以
後のペロブスカイト(perovskite)のような単結晶酸化物
成長に対して重要である。
【０００３】Si(100)上のBaOやBaTiO3のような酸化物の
成長に関するいくつかの報告例は、850℃以上の高温で
反応性エピタキシを利用してSi(100)上にBaの１／４単
分子層を堆積することによるBaSi2(立方)テンプレート
に基づくものである。これについては例えば以下の文献
がある：R. McKee et al., Appl. Phys. Lett. 59(7),p
782-784 (12 August 1991); R. McKee et al., Appl.
Phys. Lett. 63(20), pp. 2828-2820 (15 November 199
3); R. McKee et al., Mat. Res. Soc. Symp. Proc., V
ol. 21, pp. 131-135 (1991); U.S. Patent No. 5,225,
031 issued July6, 1993, entitled "Process for Depo
siting an Oxide Epitaxially onto aSilicon Substra
te and Structures Prepared with the Process"; U.S.
PatentNo. 5,482,003, issued January 9, 1996, enti
tled "Process for DepositingEpitaxial Alkaline Ear
th Oxide onto a Substrate and Structures Preparedw
ith the Process". しかしながら、これら提案されて
いる構造の原子レベルのシミュレーションによれば、高
温状態において安定的でない傾向にあることが示され
る。
成長に関するいくつかの報告例は、850℃以上の高温で
反応性エピタキシを利用してSi(100)上にBaの１／４単
分子層を堆積することによるBaSi2(立方)テンプレート
に基づくものである。これについては例えば以下の文献
がある：R. McKee et al., Appl. Phys. Lett. 59(7),p
782-784 (12 August 1991); R. McKee et al., Appl.
Phys. Lett. 63(20), pp. 2828-2820 (15 November 199
3); R. McKee et al., Mat. Res. Soc. Symp. Proc., V
ol. 21, pp. 131-135 (1991); U.S. Patent No. 5,225,
031 issued July6, 1993, entitled "Process for Depo
siting an Oxide Epitaxially onto aSilicon Substra
te and Structures Prepared with the Process"; U.S.
PatentNo. 5,482,003, issued January 9, 1996, enti
tled "Process for DepositingEpitaxial Alkaline Ear
th Oxide onto a Substrate and Structures Preparedw
ith the Process". しかしながら、これら提案されて
いる構造の原子レベルのシミュレーションによれば、高
温状態において安定的でない傾向にあることが示され
る。
【０００４】SrOバッファ層を利用するシリコン(100)上
にSrTiO3を成長させることに関する報告例に、T. tambo
et al., Jpn. J. Appl. Phys., Vol. 37 (1998), pp.
4454-4459がある。しかしながら、SrOバッファ層は厚い
ものであり（100オングストローム）、このためトラン
ジスタ薄膜としての用途を制限してしまい、その成長を
通じて結晶性を維持することが困難である。
にSrTiO3を成長させることに関する報告例に、T. tambo
et al., Jpn. J. Appl. Phys., Vol. 37 (1998), pp.
4454-4459がある。しかしながら、SrOバッファ層は厚い
ものであり（100オングストローム）、このためトラン
ジスタ薄膜としての用途を制限してしまい、その成長を
通じて結晶性を維持することが困難である。
【０００５】さらに、SrTiO3は、SrまたはTiの厚い金属
酸化物バッファ層(60-120オングストローム)を利用して
シリコン上に成長させられている。B. K. Moon et al.,
Jpn. J. Appl. Phys., Vol. 33 (1994), pp. 1472-147
7. これら厚いバッファ層はトランジスタの用途を制限
してしまうであろう。
酸化物バッファ層(60-120オングストローム)を利用して
シリコン上に成長させられている。B. K. Moon et al.,
Jpn. J. Appl. Phys., Vol. 33 (1994), pp. 1472-147
7. これら厚いバッファ層はトランジスタの用途を制限
してしまうであろう。
【０００６】したがって、シリコンに対する薄い安定的
な結晶性インターフェースを製造する方法が望まれてい
る。
な結晶性インターフェースを製造する方法が望まれてい
る。
【０００７】
【実施例】シリコン(Si)基板および1以上の単結晶酸化
物層の間の新規なインターフェースを形成するため、様
々な手法を利用することが可能である。いくつかの事例
では、きれいな表面(clean surface)を有するSi基板お
よびこの表面上に二酸化シリコン(SiO2)を有するSi基板
を利用してプロセスが始まる。SiO2は単結晶性ではなく
アモルファスであり、このことは、単結晶酸化物がイン
ターフェースとして提供される基板上に付加的な単結晶
材料を成長させる観点から望ましいものである。
物層の間の新規なインターフェースを形成するため、様
々な手法を利用することが可能である。いくつかの事例
では、きれいな表面(clean surface)を有するSi基板お
よびこの表面上に二酸化シリコン(SiO2)を有するSi基板
を利用してプロセスが始まる。SiO2は単結晶性ではなく
アモルファスであり、このことは、単結晶酸化物がイン
ターフェースとして提供される基板上に付加的な単結晶
材料を成長させる観点から望ましいものである。
【０００８】各図を参照すると、同様な要素には同様な
参照番号が付されている。図1および図２は、きれいな
表面(clean surface)12を有するSi基板１０を含む半導
体基板が図示されている。きれいな(2Ｘ1)表面12は、任
意の既存の洗浄プロセスを利用して得られる。例えば、
850℃以上の温度でSiO2の熱的脱着(themal desorption)
を利用して、または超高真空において３００℃以上の温
度で水素が結合されたSi(hydrogen terminated Si (1X
1))から水素を除去することにより行うことが可能であ
る。水素結合(hydrogen termination)はよく知られたプ
ロセスであり、水素が表面１２においてシリコン原子に
ぶら下がっている結合(dangling bond)に緩く結合し、
結晶構造を形成するものである。結晶材料のインターフ
ェース１４は、金属、SiおよびO2の量を調整して供給す
る(図1の矢線で示される)ことにより形成される。これ
は、1X10-9mBar以下のO2分圧を利用して成長炉内で900
℃以下の温度で表面１２に対して同時に又は連続的に行
うことにより行われる。インターフェース１４を形成す
るために表面１２に加えられる金属は、任意の金属とす
ることが可能であるが、好適実施例ではその金属は、バ
リウム(Ba)またはストロンチウム(Sr)のようなアルカリ
土類金属より成る。
参照番号が付されている。図1および図２は、きれいな
表面(clean surface)12を有するSi基板１０を含む半導
体基板が図示されている。きれいな(2Ｘ1)表面12は、任
意の既存の洗浄プロセスを利用して得られる。例えば、
850℃以上の温度でSiO2の熱的脱着(themal desorption)
を利用して、または超高真空において３００℃以上の温
度で水素が結合されたSi(hydrogen terminated Si (1X
1))から水素を除去することにより行うことが可能であ
る。水素結合(hydrogen termination)はよく知られたプ
ロセスであり、水素が表面１２においてシリコン原子に
ぶら下がっている結合(dangling bond)に緩く結合し、
結晶構造を形成するものである。結晶材料のインターフ
ェース１４は、金属、SiおよびO2の量を調整して供給す
る(図1の矢線で示される)ことにより形成される。これ
は、1X10-9mBar以下のO2分圧を利用して成長炉内で900
℃以下の温度で表面１２に対して同時に又は連続的に行
うことにより行われる。インターフェース１４を形成す
るために表面１２に加えられる金属は、任意の金属とす
ることが可能であるが、好適実施例ではその金属は、バ
リウム(Ba)またはストロンチウム(Sr)のようなアルカリ
土類金属より成る。
【０００９】Ba, Si,O2を加えて図１４のようにBaSiO2
が形成される場合において、この成長過程は反射高エネ
ルギ電子回折(RHEED: Reflection High Energy Electro
n Diffraction)技術を利用して監視され、この技術自体
については多くの文献が有り、その場所で使用可能であ
る、すなわち成長炉内で露出工程を実行する一方で行う
ことが可能である。RHEED技術を利用して、表面の結晶
構造、およびこの工程におけるBaSiO2の原子層を形成す
ることに起因する太く鋭い線(strong and sharp strea
k)への急速な変化を検出または検知する。特定の製造プ
ロセスが一旦行われおよび継続して行われると、基板毎
にRHEED技術を実行する必要はなくなることは理解され
よう。
が形成される場合において、この成長過程は反射高エネ
ルギ電子回折(RHEED: Reflection High Energy Electro
n Diffraction)技術を利用して監視され、この技術自体
については多くの文献が有り、その場所で使用可能であ
る、すなわち成長炉内で露出工程を実行する一方で行う
ことが可能である。RHEED技術を利用して、表面の結晶
構造、およびこの工程におけるBaSiO2の原子層を形成す
ることに起因する太く鋭い線(strong and sharp strea
k)への急速な変化を検出または検知する。特定の製造プ
ロセスが一旦行われおよび継続して行われると、基板毎
にRHEED技術を実行する必要はなくなることは理解され
よう。
【００１０】インターフェース１４の新規な原子構造を
以下説明する。
以下説明する。
【００１１】以下のプロセスに対する所与の温度および
圧力は特定の実施例に対するものであり、本発明がその
ような温度ないし圧力の範囲内に限定されない点に留意
すべきである。
圧力は特定の実施例に対するものであり、本発明がその
ような温度ないし圧力の範囲内に限定されない点に留意
すべきである。
【００１２】図3ないし図６に示す手法は、基板１２お
よびその上にSiO2の層１６を有するSi基板１０を形成す
る工程より成る。SiO2の層１６は、Si基板１０が空気
（酸素）に露出されると自然に発生するものであり（自
然酸化物）、あるいはこれは、当該技術分野でよく知ら
れた手法により形成することも可能である。その手法に
は、表面１２上に酸素を熱的に加える(矢線)ことによる
ものが含まれる。新規なインターフェース１４は、以下
に述べる２つの実施例の少なくとも一方において形成さ
れる。その１つは、超高真空下で７００−９００℃にお
いてSiO2層１６の表面１８にアルカリ土類金属を加える
ことである。特に、Si基板１０およびアモルファス層Si
O2層１６は、SiO2層１６の昇華温度(sublimation tempe
rature)以下の温度（一般に900℃以下）に加熱される。
これは、分子線エピタキシ反応炉内で行うことが可能で
あり、または、Si基板１０が準備反応炉内で少なくとも
部分的に加熱される。この加熱は成長反応炉に移され加
熱が完了した後に行われる。Si基板１０が適切に加熱さ
れ、成長反応炉内の圧力が適切に減少すると、SiO2層１
６を有するSi基板１０の表面１２は、図５に示すように
金属ビームに露出され、この金属は好適にはアルカリ土
類金属である。好適実施例にあっては、このビームはBa
またはSrであり、抵抗性加熱放出セル(resistively hea
ting effusion cell)により生成され、または、電子線
エバポレーション・ソース(e-beam evaporation source)
から生成される。一実施例にあっては、Si基板１０およ
びSiO2層１６はBaのビームに対して露出されている。Ba
はSiO2と結合し、SiO2層１６を結晶性のBaAiO2より成る
インターフェース１４を形成する。あるいは、アルカリ
土類金属を低温で表面１８に供給し、超高真空で７００
−９００℃におけるアニールを行うことも可能である。
よびその上にSiO2の層１６を有するSi基板１０を形成す
る工程より成る。SiO2の層１６は、Si基板１０が空気
（酸素）に露出されると自然に発生するものであり（自
然酸化物）、あるいはこれは、当該技術分野でよく知ら
れた手法により形成することも可能である。その手法に
は、表面１２上に酸素を熱的に加える(矢線)ことによる
ものが含まれる。新規なインターフェース１４は、以下
に述べる２つの実施例の少なくとも一方において形成さ
れる。その１つは、超高真空下で７００−９００℃にお
いてSiO2層１６の表面１８にアルカリ土類金属を加える
ことである。特に、Si基板１０およびアモルファス層Si
O2層１６は、SiO2層１６の昇華温度(sublimation tempe
rature)以下の温度（一般に900℃以下）に加熱される。
これは、分子線エピタキシ反応炉内で行うことが可能で
あり、または、Si基板１０が準備反応炉内で少なくとも
部分的に加熱される。この加熱は成長反応炉に移され加
熱が完了した後に行われる。Si基板１０が適切に加熱さ
れ、成長反応炉内の圧力が適切に減少すると、SiO2層１
６を有するSi基板１０の表面１２は、図５に示すように
金属ビームに露出され、この金属は好適にはアルカリ土
類金属である。好適実施例にあっては、このビームはBa
またはSrであり、抵抗性加熱放出セル(resistively hea
ting effusion cell)により生成され、または、電子線
エバポレーション・ソース(e-beam evaporation source)
から生成される。一実施例にあっては、Si基板１０およ
びSiO2層１６はBaのビームに対して露出されている。Ba
はSiO2と結合し、SiO2層１６を結晶性のBaAiO2より成る
インターフェース１４を形成する。あるいは、アルカリ
土類金属を低温で表面１８に供給し、超高真空で７００
−９００℃におけるアニールを行うことも可能である。
【００１３】インターフェース１４が形成されると、1
以上の単結晶酸化物層をインターフェース１４上に形成
することが可能になる。しかしながら、BaOまたはSrOの
ようなアルカリ土類金属の選択層を、インターフェース
１４と単結晶酸化物層との間に設けることも可能であ
る。このアルカリ土類金属酸化物により低誘電率が得ら
れ（メモリセルのような用途に有利である）、また、単
結晶酸化物からSi基板１０への移動による酸化を防止す
ることも可能になる。
以上の単結晶酸化物層をインターフェース１４上に形成
することが可能になる。しかしながら、BaOまたはSrOの
ようなアルカリ土類金属の選択層を、インターフェース
１４と単結晶酸化物層との間に設けることも可能であ
る。このアルカリ土類金属酸化物により低誘電率が得ら
れ（メモリセルのような用途に有利である）、また、単
結晶酸化物からSi基板１０への移動による酸化を防止す
ることも可能になる。
【００１４】図７，８では、アルカリ土類金属酸化物層
２２を形成する工程が、アルカリ土類金属および酸素の
インターフェース１４の表面２０に対して同時に又はそ
の後に行われ、７００℃以下において1X10-5 mBarのO2
分圧環境下で行われる。このアルカリ土類金属酸化物層
２２は、例えば５０−５００オングストロームの厚さを
有する。
２２を形成する工程が、アルカリ土類金属および酸素の
インターフェース１４の表面２０に対して同時に又はそ
の後に行われ、７００℃以下において1X10-5 mBarのO2
分圧環境下で行われる。このアルカリ土類金属酸化物層
２２は、例えば５０−５００オングストロームの厚さを
有する。
【００１５】図９−１２では、アルカリ土類金属ペロブ
スカイト(perovskite)のような単結晶酸化物層２６が、
インターフェース１４の表面２０またはアルカリ土類金
属酸化物層２２の表面２４上に形成され、この工程は、
アルカリ土類金属酸化物、酸素およびチタニウムのよう
な遷移金属を、700℃以下の1X10-5mBar以下の酸素分圧
で同時に又は連続して供給することにより行われる。こ
の単結晶酸化物層２６は、例えば、５０−５００オング
ストロームの厚さを有し、下側のインターフェース１４
またはアルカリ土類金属酸化物層２２と実質的に結晶格
子が整合しているであろう。単結晶酸化物層２６は1以
上の層より成ることも可能である。
スカイト(perovskite)のような単結晶酸化物層２６が、
インターフェース１４の表面２０またはアルカリ土類金
属酸化物層２２の表面２４上に形成され、この工程は、
アルカリ土類金属酸化物、酸素およびチタニウムのよう
な遷移金属を、700℃以下の1X10-5mBar以下の酸素分圧
で同時に又は連続して供給することにより行われる。こ
の単結晶酸化物層２６は、例えば、５０−５００オング
ストロームの厚さを有し、下側のインターフェース１４
またはアルカリ土類金属酸化物層２２と実質的に結晶格
子が整合しているであろう。単結晶酸化物層２６は1以
上の層より成ることも可能である。
【００１６】図13は、Si基板１０，インターフェース１
４およびアルカリ土類金属酸化物層２６の側面図を示す
（<1(ハ゛ー)10>方向から眺めた場合）。図示されている構
成において、説明の便宜上相対的な大きさが大きいもの
から小さいものは順に、バリウム原子３０，シリコン原
子３２，酸素原子３４，およびチタニウム原子３６であ
るとする。Si基板１０はシリコン原子３２のみから構成
される。インターフェース１４は、金属原子、シリコン
原子３２および酸素原子３４より成る（好適実施例にあ
っては金属原子はバリウム原子３０として描かれてい
る。）。アルカリ土類金属酸化層２６は、バリウム原子
３０，酸素原子３４およびチタニウム原子３６より成
る。
４およびアルカリ土類金属酸化物層２６の側面図を示す
（<1(ハ゛ー)10>方向から眺めた場合）。図示されている構
成において、説明の便宜上相対的な大きさが大きいもの
から小さいものは順に、バリウム原子３０，シリコン原
子３２，酸素原子３４，およびチタニウム原子３６であ
るとする。Si基板１０はシリコン原子３２のみから構成
される。インターフェース１４は、金属原子、シリコン
原子３２および酸素原子３４より成る（好適実施例にあ
っては金属原子はバリウム原子３０として描かれてい
る。）。アルカリ土類金属酸化層２６は、バリウム原子
３０，酸素原子３４およびチタニウム原子３６より成
る。
【００１７】図14では、図13の線AAに沿うインターフェ
ース１４の平面図が描かれており、バリウム、シリコン
および酸素原子３０，３２，３４の配置が描かれてい
る。
ース１４の平面図が描かれており、バリウム、シリコン
および酸素原子３０，３２，３４の配置が描かれてい
る。
【００１８】図１５も、図13の線AAに沿う平面図を描い
ているが、インターフェース１４およびSi基板１０の上
部原子層１１が示されている。
ているが、インターフェース１４およびSi基板１０の上
部原子層１１が示されている。
【００１９】この場合において、単一層(monolayer)は
6.48X1014原子／cm2に等しく、原子層は１原子厚さを有
する。図示されているインターフェース１４は単原子層
より成るが、1以上の原子層とすることも可能であり、S
i基板１０およびアルカリ土類金属酸化物層は多原子層
とすることも可能である。図１３において、Si基板１０
の４原子層およびアルカリ土類金属酸化物層２６の３原
子層のみが描かれている点に留意すべきである。インタ
ーフェース１４の組成は、アルカリ土類金属の１／２単
一層、シリコンの１／２単一層および酸素の単一層より
成る。各バリウム原子３０は、Si基板１０において、4
つのシリコン原子３２から実質的に等しく離れている。
インターフェース14内のシリコン原子３２は、実質的
に、ある線上に位置し、<110>方向においてアルカリ土
類金属原子と等しく離れている。Si基板１０内の原子の
最上位層における各シリコン原子３２は、インターフェ
ース１４内の酸素原子３４に結合され、インターフェー
ス１４内の各シリコン原子３２はインターフェース14内
の２つの酸素原子３４に結合されている。このインター
フェース１４は、バリウム、シリコンおよび酸素原子３
０，３２，３４の複数の行より成り、その位置関係は、
Si基板１０の(001)表面上の２Ｘ１配置、<1(ハ゛ー)10>方
向における１Ｘ配置および<110>方向における２Ｘ配置
のものである。インターフェース１４は、２Ｘ１構造(r
econstruction)を有する。
6.48X1014原子／cm2に等しく、原子層は１原子厚さを有
する。図示されているインターフェース１４は単原子層
より成るが、1以上の原子層とすることも可能であり、S
i基板１０およびアルカリ土類金属酸化物層は多原子層
とすることも可能である。図１３において、Si基板１０
の４原子層およびアルカリ土類金属酸化物層２６の３原
子層のみが描かれている点に留意すべきである。インタ
ーフェース１４の組成は、アルカリ土類金属の１／２単
一層、シリコンの１／２単一層および酸素の単一層より
成る。各バリウム原子３０は、Si基板１０において、4
つのシリコン原子３２から実質的に等しく離れている。
インターフェース14内のシリコン原子３２は、実質的
に、ある線上に位置し、<110>方向においてアルカリ土
類金属原子と等しく離れている。Si基板１０内の原子の
最上位層における各シリコン原子３２は、インターフェ
ース１４内の酸素原子３４に結合され、インターフェー
ス１４内の各シリコン原子３２はインターフェース14内
の２つの酸素原子３４に結合されている。このインター
フェース１４は、バリウム、シリコンおよび酸素原子３
０，３２，３４の複数の行より成り、その位置関係は、
Si基板１０の(001)表面上の２Ｘ１配置、<1(ハ゛ー)10>方
向における１Ｘ配置および<110>方向における２Ｘ配置
のものである。インターフェース１４は、２Ｘ１構造(r
econstruction)を有する。
【００２０】以上により、シリコン１０に対する薄い結
晶性インターフェース１４を製造する方法が開示され
た。インターフェース１４は、単原子層より成ることが
可能である。インターフェース１４が薄いのでトランジ
スタの製品用途に対して有利である。酸化物を介するSi
基板１０に対する電気的結合の危険性はなく、インター
フェース１４はより安定的になる。なぜなら、各原子は
より結晶性を維持するようになるためである。
晶性インターフェース１４を製造する方法が開示され
た。インターフェース１４は、単原子層より成ることが
可能である。インターフェース１４が薄いのでトランジ
スタの製品用途に対して有利である。酸化物を介するSi
基板１０に対する電気的結合の危険性はなく、インター
フェース１４はより安定的になる。なぜなら、各原子は
より結晶性を維持するようになるためである。
【図１】本発明により形成されるインターフェースを備
えることとなる半導体基板の断面図を示す。
えることとなる半導体基板の断面図を示す。
【図２】本発明により形成されるインターフェースを有
する半導体基板の断面図を示す。
する半導体基板の断面図を示す。
【図３】本発明による二酸化シリコン層から形成される
インターフェースを備えることとなる半導体基板の断面
図を示す。
インターフェースを備えることとなる半導体基板の断面
図を示す。
【図４】本発明による二酸化シリコン層から形成される
インターフェースを有する半導体基板の断面図を示す。
インターフェースを有する半導体基板の断面図を示す。
【図５】本発明による二酸化シリコン層から形成される
インターフェースを有する半導体基板の断面図を示す。
インターフェースを有する半導体基板の断面図を示す。
【図６】本発明による二酸化シリコン層から形成される
インターフェースを有する半導体基板の断面図を示す。
インターフェースを有する半導体基板の断面図を示す。
【図７】アルカリ土類金属酸化物層を形成するための図
１ないし６に図示された構造の断面図を示す。
１ないし６に図示された構造の断面図を示す。
【図８】本発明の図１ないし６に図示された構造上に形
成されるアルカリ土類金属酸化物層の断面図を示す。
成されるアルカリ土類金属酸化物層の断面図を示す。
【図９】本発明による図1ないし８の構造上にペロブス
カイトを形成するための構造の断面図を示す。
カイトを形成するための構造の断面図を示す。
【図１０】本発明による図1ないし８の構造上に形成さ
れたペロブスカイトの断面図を示す。
れたペロブスカイトの断面図を示す。
【図１１】本発明による図1ないし８の構造上にペロブ
スカイトを形成するための構造の断面図を示す。
スカイトを形成するための構造の断面図を示す。
【図１２】本発明による図1ないし８の構造上に形成さ
れたペロブスカイトの断面図を示す。
れたペロブスカイトの断面図を示す。
【図１３】本発明による図１２の層の一実施例に係る原
子構造を示す。
子構造を示す。
【図１４】図13における線AAに沿う断面図を示す。
【図１５】図１３の構造のインターフェースおよび隣接
原子層を含むAA断面図を示す。
原子層を含むAA断面図を示す。
１０ シリコン半導体基板 １２ 表面 １４ インターフェース １６ 二酸化シリコン層 １８ 表面 ２０ 表面 ２２ アルカリ土類金属酸化層 ２４ 表面 ２６ 単結晶酸化物層 ３０ バリウム原子 ３２ シリコン原子 ３４ 酸素原子 ３６ チタニウム原子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラビンドラナス・ドゥルーパッド アメリカ合衆国アリゾナ州テンピ、イース ト・ゲミニ・ドライブ1854 (72)発明者 コレイ・ダニエル・オーバーガード アメリカ合衆国アリゾナ州フェニックス、 ウエスト・マルベリー・ドライブ2034 (72)発明者 ジャマル・ラムダニ アメリカ合衆国アリゾナ州ギルバート、ウ エスト・デボン・ドライブ822 (72)発明者 ジェイ・エー・カーレス アメリカ合衆国アリゾナ州テンピ、ナンバ ー1148、イースト・サウザン・アベニュー 1522 (72)発明者 ジェラルド・アレン・ホールマーク アメリカ合衆国アリゾナ州ギルバート、イ ースト・バウグン・アベニュー1544 (72)発明者 ウィリアム・ジェイ・ウームス アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・サン・タン・ストリート1725 (72)発明者 ジュン・ワン アメリカ合衆国アリゾナ州ギルバート、イ ースト・ウィンドソー・ドライブ442
Claims (5)
- 【請求項１】 半導体基板を製造する方法であって：表
面を有するシリコン基板を準備する段階；前記シリコン
基板の前記表面上に、シリコン、酸素および金属より成
るインターフェースを形成する段階；および前記インタ
ーフェース上に1以上の単結晶性酸化物層を形成する段
階；より成ることを特徴とする方法。 - 【請求項２】 前記インターフェースを形成する段階
が、２Ｘ１構造を形成するようにして行われることを特
徴とする請求項１記載の半導体基板を製造する方法。 - 【請求項３】 インターフェースを形成する段階が：ア
ルカリ土類金属の１／２単一層を形成する段階；シリコ
ンの１／２単一層を形成する段階；および酸素の単一層
を形成する段階；より成ることを特徴とする請求項1記
載の半導体基板を製造する方法。 - 【請求項４】 半導体基板を製造する方法であって：表
面を有するシリコン半導体基板を準備する段階；前記シ
リコン基板の前記表面上にアモルファス・シリコン二酸
化物を形成する段階；前記アモルファス・シリコン二酸
化物上にアルカリ土類金属を提供する段階；および前記
半導体基板を加熱して、前記シリコン基板の前記表面に
隣接する単原子層より成るインターフェースを形成する
段階；より成ることを特徴とする方法。 - 【請求項５】 半導体基板を製造する方法であって：表
面を有するシリコン基板を準備する段階；前記シリコン
基板の前記表面上にアルカリ土類金属を提供する段階；
およびシリコンおよび酸素を提供して、前記シリコン基
板の前記表面に対する単原子インターフェースより成る
インターフェースを形成する段階；より成ることを特徴
とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/273,929 US6241821B1 (en) | 1999-03-22 | 1999-03-22 | Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon |
| US273929 | 1999-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294554A true JP2000294554A (ja) | 2000-10-20 |
Family
ID=23046026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000066646A Pending JP2000294554A (ja) | 1999-03-22 | 2000-03-10 | シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを有する半導体基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6241821B1 (ja) |
| EP (1) | EP1043426A1 (ja) |
| JP (1) | JP2000294554A (ja) |
| KR (1) | KR20000076851A (ja) |
| TW (1) | TW454246B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005533364A (ja) * | 2001-10-26 | 2005-11-04 | フリースケール セミコンダクター インコーポレイテッド | 単結晶表面からの非晶質酸化物の除去 |
| JP2009164635A (ja) * | 2009-04-15 | 2009-07-23 | Nec Corp | 高誘電率薄膜を用いた半導体装置の製造方法 |
| JP2017022388A (ja) * | 2011-06-27 | 2017-01-26 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG101423A1 (en) * | 1999-03-22 | 2004-01-30 | Motorola Inc | Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon |
| SG101424A1 (en) * | 1999-03-22 | 2004-01-30 | Motorola Inc | Semiconductors structure having a crystalline alkaline earth metal oxide interface with silicon |
| US6652989B2 (en) * | 1999-04-06 | 2003-11-25 | Ut-Battelle, Llc | Structure and method for controlling band offset and alignment at a crystalline oxide-on-semiconductor interface |
| SG99871A1 (en) * | 1999-10-25 | 2003-11-27 | Motorola Inc | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6479173B1 (en) * | 1999-12-17 | 2002-11-12 | Motorola, Inc. | Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| AU2001264987A1 (en) * | 2000-06-30 | 2002-01-14 | Motorola, Inc., A Corporation Of The State Of Delware | Hybrid semiconductor structure and device |
| SG165139A1 (en) * | 2000-07-17 | 2010-10-28 | Freescale Semiconductor Inc | Method of preparing crystalline alkaline earth metal oxides on a si substrate |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
| EP1176230A1 (en) * | 2000-07-26 | 2002-01-30 | Motorola, Inc. | Method of preparing crystalline alkaline earth metal oxides on an Si substrate |
| US6493497B1 (en) | 2000-09-26 | 2002-12-10 | Motorola, Inc. | Electro-optic structure and process for fabricating same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| KR100693781B1 (ko) * | 2000-10-25 | 2007-03-12 | 주식회사 하이닉스반도체 | 단원자층 증착법을 이용한 실리케이트 형성 방법 |
| AU2002213173A1 (en) * | 2000-11-14 | 2002-05-27 | Motorola, Inc. | Semiconductor structure having high dielectric constant material |
| US6501121B1 (en) * | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
| US6559471B2 (en) | 2000-12-08 | 2003-05-06 | Motorola, Inc. | Quantum well infrared photodetector and method for fabricating same |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US20020140012A1 (en) * | 2001-03-30 | 2002-10-03 | Motorola, Inc. | Semiconductor structures and devices for detecting far-infrared light and methods for fabricating same |
| US6908639B2 (en) * | 2001-04-02 | 2005-06-21 | Micron Technology, Inc. | Mixed composition interface layer and method of forming |
| US20020175334A1 (en) * | 2001-05-22 | 2002-11-28 | Motorola, Inc. | Optical data converter |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US6806202B2 (en) * | 2002-12-03 | 2004-10-19 | Motorola, Inc. | Method of removing silicon oxide from a surface of a substrate |
| DE10303875B4 (de) * | 2003-01-31 | 2006-03-16 | Technische Universität Clausthal | Struktur, insbesondere Halbleiterstruktur, sowie Verfahren zur Herstellung einer Struktur |
| DE10340202A1 (de) * | 2003-08-28 | 2005-04-14 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225031A (en) | 1991-04-10 | 1993-07-06 | Martin Marietta Energy Systems, Inc. | Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process |
| US5482003A (en) | 1991-04-10 | 1996-01-09 | Martin Marietta Energy Systems, Inc. | Process for depositing epitaxial alkaline earth oxide onto a substrate and structures prepared with the process |
| DE4120258A1 (de) | 1991-06-19 | 1992-12-24 | Siemens Ag | Verfahren zur herstellung einer schicht aus einem hochtemperatursupraleiter-material auf einem silizium-substrat |
| DE69325614T2 (de) | 1992-05-01 | 2000-01-13 | Texas Instruments Inc | Pb/Bi enthaltende Oxide von hohen Dielektrizitätskonstanten unter Verwendung von Perovskiten als Pufferschicht, die keine Pb/Bi enthalten |
| US5514484A (en) | 1992-11-05 | 1996-05-07 | Fuji Xerox Co., Ltd. | Oriented ferroelectric thin film |
| US5450812A (en) | 1993-07-30 | 1995-09-19 | Martin Marietta Energy Systems, Inc. | Process for growing a film epitaxially upon an oxide surface and structures formed with the process |
| JP3095944B2 (ja) * | 1994-06-21 | 2000-10-10 | シャープ株式会社 | 酸化物結晶薄膜の製造方法及び薄膜素子 |
| TW410272B (en) * | 1996-05-07 | 2000-11-01 | Thermoscan Lnc | Enhanced protective lens cover |
| JPH09315897A (ja) | 1996-05-31 | 1997-12-09 | Sumitomo Electric Ind Ltd | 水晶型結晶構造を有する単結晶酸化物薄膜および製造法 |
| US6023082A (en) * | 1996-08-05 | 2000-02-08 | Lockheed Martin Energy Research Corporation | Strain-based control of crystal anisotropy for perovskite oxides on semiconductor-based material |
| US5830270A (en) | 1996-08-05 | 1998-11-03 | Lockheed Martin Energy Systems, Inc. | CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class |
| US5767543A (en) | 1996-09-16 | 1998-06-16 | Motorola, Inc. | Ferroelectric semiconductor device having a layered ferroelectric structure |
-
1999
- 1999-03-22 US US09/273,929 patent/US6241821B1/en not_active Expired - Lifetime
-
2000
- 2000-03-10 JP JP2000066646A patent/JP2000294554A/ja active Pending
- 2000-03-14 KR KR1020000012773A patent/KR20000076851A/ko not_active Application Discontinuation
- 2000-03-21 EP EP00106104A patent/EP1043426A1/en not_active Withdrawn
- 2000-03-28 TW TW089105137A patent/TW454246B/zh not_active IP Right Cessation
-
2001
- 2001-06-04 US US09/871,958 patent/US20010023660A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005533364A (ja) * | 2001-10-26 | 2005-11-04 | フリースケール セミコンダクター インコーポレイテッド | 単結晶表面からの非晶質酸化物の除去 |
| JP2009164635A (ja) * | 2009-04-15 | 2009-07-23 | Nec Corp | 高誘電率薄膜を用いた半導体装置の製造方法 |
| JP2017022388A (ja) * | 2011-06-27 | 2017-01-26 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| US6241821B1 (en) | 2001-06-05 |
| EP1043426A1 (en) | 2000-10-11 |
| TW454246B (en) | 2001-09-11 |
| US20010023660A1 (en) | 2001-09-27 |
| KR20000076851A (ko) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000294554A (ja) | シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを有する半導体基板の製造方法 | |
| JP2000294553A (ja) | シリコンを有する結晶性アルカリ土類金属酸化物インターフェースを備える半導体構造 | |
| US6291319B1 (en) | Method for fabricating a semiconductor structure having a stable crystalline interface with silicon | |
| EP1109212B1 (en) | Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon | |
| EP1069605B1 (en) | Method for fabricating a semiconductor structure including a metal oxide interface with silicon | |
| US6022410A (en) | Alkaline-earth metal silicides on silicon | |
| US6270568B1 (en) | Method for fabricating a semiconductor structure with reduced leakage current density | |
| TW555898B (en) | Method of preparing crystalline alkaline earth metal oxides on a Si substrate | |
| US6224669B1 (en) | Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon | |
| US7364989B2 (en) | Strain control of epitaxial oxide films using virtual substrates | |
| JP6737983B2 (ja) | 応力を緩和するアモルファスＳｉＯ２中間層 | |
| JP5230116B2 (ja) | 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子 | |
| WO1999032691A1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
| JP2004505444A (ja) | 薄膜金属酸化物構造体およびその製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| US7169619B2 (en) | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process | |
| EP0716166B1 (en) | Process for preparing single crystal material and composite material for forming such single crystal material | |
| CN1217036C (zh) | 在硅衬底上制备结晶碱土金属氧化物的方法 | |
| US20020158245A1 (en) | Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers | |
| JPH01181511A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001199798A (ja) | 強誘電体膜の形成方法およびその製造装置 | |
| TW200816394A (en) | Semiconductor device and method for manufacturing semiconductor device |