DE10340202A1 - Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum - Google Patents

Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum Download PDF

Info

Publication number
DE10340202A1
DE10340202A1 DE10340202A DE10340202A DE10340202A1 DE 10340202 A1 DE10340202 A1 DE 10340202A1 DE 10340202 A DE10340202 A DE 10340202A DE 10340202 A DE10340202 A DE 10340202A DE 10340202 A1 DE10340202 A1 DE 10340202A1
Authority
DE
Germany
Prior art keywords
layer
oxide layer
silicon
praseodymium
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10340202A
Other languages
English (en)
Inventor
Hans-Joachim MÜSSIG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Priority to DE10340202A priority Critical patent/DE10340202A1/de
Priority to US10/569,074 priority patent/US7528434B2/en
Priority to PCT/EP2004/009559 priority patent/WO2005024930A2/de
Priority to EP04764533A priority patent/EP1661172A2/de
Publication of DE10340202A1 publication Critical patent/DE10340202A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

Die Erfindung betrifft ein Halbleiterbauelement und dazugehöriges Herstellungsverfahren mit einer siliziumhaltigen Schicht, einer Praseodymoxidschicht und einer zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordneten, silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht. Mit Hilfe der Mischoxidschicht kann einerseits die Kapazität des Bauelements verbessert werden und eine hohe Ladungsträgerbeweglichkeit ohne die Notwendigkeit einer Siliziumoxid-Zwischenschicht erzielt werden.

Description

  • Die Erfindung betrifft ein Herstellungsverfahren für ein Halbleiterbauelement mit einer siliziumhaltigen Schicht, einer Praseodymoxidschicht und einer zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordneten, silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht. Weiterhin betrifft die Erfindung über das Verfahren hergestellte Halbleiterbauelemente und elektronische Bauteile mit derartigen Halbleiterbauelementen.
  • Pr2O3-Schichten auf Si(001)-Substraten sind wegen ihrer vergleichsweise großen Dielektrizitätskonstanten (k ≈ 30) besonders geeignet, das traditionelle gatedielektrische Material SiO2 in der Sub-0,1 μm-CMOS-Technologie zu ersetzen. Es wird jedoch allgemein davon ausgegangen, dass eine ultradünne SiO2-Schicht zwischen dem Si-Substrat und einem alternativen dielektrischen Material notwendig ist, um Bindungen und Ladungen aneinander anzupassen und mechanische Spannungen abzubauen und auf diese Weise eine hohe Ladungsträgerbeweglichkeit zu erzielen.
  • Wie folgende Betrachtung zeigt, verringert eine solche dünne SiO2-Zwischenschicht die dielektrische Wirksamkeit des Ersatzmaterials. Wenn wir davon ausgehen, dass die Dicke thigh.k des alternativen Dielektrikums dieselbe Kapazität bewirken soll wie eine SiO2-Schicht mit der äquivalenten Dicke teq, ergibt sich thigh-k = (khigh-k/kSiO2)teq, (1)worin kSiO2 die Dielektrizitätskonstante des SiO2 ist. Da die SiO2-Zwischenschicht eine in Reihe mit dem alternativen Dielektrikum geschaltete zweite Kapazität CSiO2 darstellt, lässt sich die resultierende Kapazität wie folgt berechnen: 1/Cres = 1/Chigh-k + 1/CSiO2, (2)wobei Chigh-k die Kapazität der dielektrischen Schicht ist. Unter Verwendung von (1) erhält man dann für die äquivalente Dicke des Schichtsystems ts eq, bestehend aus einer dünnen SiO2-Schicht tSiO2 und der dielektrischen Schicht thigh-k, ts eq = tSiO2 + (kSiO2/khigh-k)thigh-k, (3)
  • Aus (3) folgt unmittelbar, dass die minimal erreichbare äquivalente Oxiddicke ts eq niemals kleiner sein kann als die Dicke tSiO2 der SiO2-Schicht. Demzufolge wird bei Reihenschaltung zweier Kapazitäten mit sehr unterschiedlichen Dielektrizitätskonstanten das Material mit der geringeren Dielektrizitätskonstante – in der Regel das SiO2 – die größtmögliche Kapazität des Schichtstapels begrenzen.
  • Während eine sehr große Kapazität der Schicht bei extrem geringen Leckströmen wesentlich ist für die Anwendung des Materials in dynamischen RAMs (DRAMs), sind sehr hohe Interfacequalität und Ladungsträgerbeweglichkeit im Kanal maßgeblich für den Einsatz des Materials in MOSFETs.
  • Es besteht somit ein Bedarf nach alternativen Materialien zur Ausbildung einer Zwischenschicht zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht, wobei diese Zwischenschicht sowohl eine größere Dielektrizitätskonstante als SiO2 besitzen als auch eine ausreichende chemische und thermische Stabilität in Bezug auf die in der Halbleitertechnologie gängigen Bearbeitungsverfahren aufweisen sollte.
  • Ein Ansatz zur Etablierung von Halbleiterbauelementen mit ausreichend hoher Kapazität und Ladungsträgerbeweglichkeit auch bei besonders geringen Abmessungen sieht eine zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordnete, silizium-, praseodym- und sauerstoffhaltige Mischoxidschicht vor. Diese Mischoxidschicht ist notwendig, um eine Anpassung von Kristallstruktur und Ladung zu erzielen. Eine geeignete Mischoxidschicht ist chemisch und thermisch stabil, besitzt eine geringe Defektdichte und enthält keine Silizidphasen.
  • Es hat sich allerdings gezeigt, dass beim direkten Wachstum der Silikat- bzw. Mischoxidschichten auf der siliziumhaltigen (Halbleiter)schicht in Abhängigkeit von den Prozessbedingungen eine aktive bzw. passive Oxidation der Siliziumoberfläche stattfindet. Insbesondere die aktive Oxidation, die bei Temperaturen oberhalb von 600°C und geringen Sauerstoffpartialdrücken dominiert, führt infolge einer SiOx-Desorption zur Aufrauung der Siliziumoberfläche und somit zu einer schlechteren Qualität sowohl der Grenzfläche zwischen der Mischoxidschicht und der siliziumhaltigen Schicht als auch der Mischoxidschicht selbst.
  • Der Erfindung liegt unter anderem das technische Problem zu Grunde, ein hierzu alternatives Herstellungsverfahren für ein Halbleiterbauelement mit ausreichend hoher Kapazität und Ladungsträgerbeweglichkeit auch bei besonders geringen Abmessungen anzugeben.
  • Eine weitere Aufgabe der Erfindung ist es, ein Halbleiterbauelement mit ausreichend hoher Kapazität und Ladungsträgerbeweglichkeit auch bei besonders geringen Abmessungen anzugeben.
  • Die Aufgaben werden durch das erfindungsgemäße Herstellungsverfahren nach Anspruch 1 und das nach dem erfindungsgemäßen Verfahren hergestellte Halbleiterbauelement nach Anspruch 12 gelöst.
  • Das erfindungsgemäße Herstellungsverfahren für ein Halbleiterbauelement mit einer siliziumhaltigen Schicht, einer Praseodymoxidschicht und einer zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordneten, silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht umfasst dazu die Schritte:
    • – Erzeugung oder Abscheidung einer dünnen Siliziumdioxid(SiO2)-Schicht oder Oxinitrid(SiOxNy)-Schicht auf der siliziumhaltigen Schicht,
    • – Abscheidung von Praseodym auf der siliziumhaltigen Schicht (32), wobei während oder nach Abscheidung von Praseodym eine Festphasenreaktion zwischen der (SiO2)-Schicht oder Oxinitrid(SiOxNy)-Schicht unter Ausbildung der Mischoxidschicht (34) herbeigeführt wird und
    • – Abscheidung einer Praseodymoxidschicht auf der Mischoxidschicht.
  • Der Vorteil der mit der Abscheidung von Praseodym einhergehenden oder sich anschließenden Festphasenreaktion gegenüber anderen Verfahren zur Herstellung von Praseodymsilikat- bzw. Mischoxidschichten auf sauberen Silizium-Wafern besteht darin, dass man von einer dünnen, elektrisch perfekten SiO2- oder SiOxNy-Schicht ausgehen kann, die mit bewährten etablierten Oxidationsverfahren auf der siliziumhaltigen Schicht hergestellt wird, und durch die anschließende Silikat- bzw. Mischoxidbildung die gute Grenzflächenqualität zur siliziumhaltigen Schicht hin erhalten bleibt.
  • Die Silikatbildung erfolgt, weil Praseodym elektropositiver als Silizium ist. Die Bildung von Si-O-Pr-Komplexen verringert im Vergleich zum Si-O-Si-Komplex die Ionizität in der Si-O-Bindung. Diese Reduktion von SiO2 durch Ladungsübergang vom Praseodym zum SiO2 findet bereits bei Raumtemperatur (20°C) statt. Damit ist ein Nebeneinander von SiO2 und Pr2O3 aus thermodynamischer Sicht ungünstig. Zur Optimierung der Festphasenreaktion können auch erhöhte Temperaturen gewählt werden, unter Ultrahochvakuumbedingungen (UHV) höchstens jedoch bis 700°C.
  • Nach einer bevorzugten Ausgestaltung des Verfahrens kann nach Beendigung der Festphasenreaktion eine Sauerstoffbehandlung der Mischoxidschicht notwendig sein, um ein mögliches Sauerstoffdefizit auszugleichen. Die Sauerstoffbehandlung erfolgt vorzugsweise im Temperaturbereich zwischen ca. 20°C bis 600°C und wird vorzugsweise solange durchgeführt, bis ein mögliches Defizit an Sauerstoffatomen in der Mischoxidschicht ausgeglichen ist. Die Mischoxidphase soll dabei insbesondere der Zusammensetzung (Pr2O3)x(SiO2)1–x entsprechen, wobei x ≥ 0,3 und x < 1.
  • Ferner ist bevorzugt, dass sich der Abscheidung der Praseodymoxidschicht oder gegebenenfalls der Sauerstoffbehandlung eine Wärmebehandlung in Stickstoffatmosphäre im Temperaturbereich zwischen ca. 500°C bis 700°C, insbesondere bei ca. 600°C, anschließt. Durch die Wärmebehandlung stabilisiert sich die Mischoxidschicht gegenüber atmosphärischen Einflüssen.
  • Bevorzugt ist weiterhin eine Verfahrensdurchführung, bei der die Abscheidung von Praseodym unter Substrattemperaturen im Bereich zwischen ca. 10°C bis 30°C, insbesondere bei ca. Raumtemperatur (20°C), erfolgt. Die Temperaturen reichen in der Regel bereits zur Durchführung der Festphasenreaktion aus. Damit ist eine thermisch gegenüber sonstigen Verfahren sehr schonende Herstellung möglich.
  • Die Wahl des Temperaturregimes bei der Abscheidung von Praseodym (z.B. Substrattemperatur), der Sauerstoffbehandlung und der Wärmebehandlung beeinflusst die Morphologie oder Stöchiometrie der Mischoxidphase. Dahingehende Regelungen der Verfahrensbedingungen sollen die Ausbildung eines pseudobinären, nicht stöchiometrischen Silikats oder einer Legierung aus Silizium, Praseodym und Sauerstoff mit den gewünschten Eigenschaften unterstützen.
  • Bevorzugt erfolgt die Abscheidung des Praseodyms aus der Gasphase. Auf diese Weise gelingt ein besonders kontrollierte Festphasenreaktion in der temporär vorliegenden SiO2- oder SiOxNy-Schicht.
  • Die Abscheidung kann mittels physikalischer Depositionsverfahren, insbesondere Molekularstrahlepitaxie (MBE), thermischer Verdampfung, Elektronenstrahlverdampfung oder Kathodenzerstäubung (Sputtern), erfolgen. Alternativ kann die reaktive Abscheidung durch chemische Gasphasenabscheidung (CVD) mit einem praseodymhaltigen Reaktionsgas erfolgen.
  • Auf der Silikat- bzw. Mischoxidschicht erfolgt dann unmittelbar die Abscheidung von Pr2O3, entweder durch Verdampfen bzw. Sputtern unter UHV-Bedingungen oder mittels CVD.
  • Das erfindungsgemäße Halbleiterbauelement beinhaltet eine siliziumhaltige Schicht, eine Praseodymoxidschicht und eine zwischen der siliziumhaltigen Schicht und der Praseodymoxidschicht angeordnete, silizium-, praseodym- und sauerstoffhaltige Mischoxidschicht, die nach dem erfindungsgemäßem Verfahren hergestellt ist. Die Mischoxidschicht weist eine durch ihr Herstellungsverfahren bedingt gute Grenzflächenqualität auf. Die Erfindung liegt somit auch die Erkenntnis zu Grunde, dass ein silizium-, praseodym- und sauerstoffhaltiges Mischoxid geeignet ist, die vorteilhaften Eigenschaften der bisher üblichen SiO2/Si(001)-Grenzfläche mit denen des alternativen Dielektrikums Praseodymoxid (beispielsweise in der Form Pr2O3) zu kombinieren.
  • Das Mischoxid, das im folgenden auch als Praseodymsilikat bezeichnet wird, hat im Vergleich zu Siliziumdioxid eine größere Dielektrizitätskonstante. Unter der Annahme, dass die Mischoxidschicht die gleiche Dicke besitzt, wie eine sonst notwendige Siliziumdioxid-Zwischenschicht zwischen dem siliziumhaltigen Substrat und dem Praseodymoxid, verringert sich nach Gleichung (3) die minimal erreichbare äquivalente Oxiddicke um einen Faktor, der dem Verhältnis der Dielektrizitätskonstanten von Praseodymsilikat und Siliziumoxid entspricht, d. h. etwa um den Faktor 3 bis 4.
  • Die Mischoxidschicht bewirkt eine hohe Ladungsträgerbeweglichkeit bei dem erfindungsgemäßen Halbleiterbauelement nach derzeitigem Kenntnisstand dadurch, dass an der Grenzfläche zur siliziumhaltigen Schicht Si-O-Bindungen und keine Si-Pr-Bindungen bestehen. Die Si-O-Bindungen bewirken elektrische Eigenschaften, wie sie von der SiO2/Si(001)-Grenzfläche her bekannt sind.
  • Mit Hilfe der erfindungsgemäßen Mischoxidschicht gelingt es demnach, einerseits eine sehr hohe Grenzflächenqualität und andererseits eine ausreichend hohe Kapazität zu gewährleisten. Es wird ein Übergang vom siliziumhaltigen Substrat zum Dielektrikum erzielt, der alle geforderten Eigenschaften aufweist.
  • Die Dicke der Mischoxidschicht beeinflusst nach dem zuvor gesagten die Kapazität einer Kondensatorstruktur, die die siliziumhaltige Schicht und die Praseodymoxidschicht in einem erfindungsgemäßen Halbleiterbauelement umfasst. Bevorzugt beträgt die Schichtdicke maximal 3 nm. Je höher der für ein Halbleiterbau element angestrebte Wert der Kapazität ist, desto geringer sollte die Schichtdicke der Mischoxidschicht gewählt werden.
  • Bei einer derzeit besonders bevorzugten Ausführungsform der Erfindung ist die Mischoxidschicht eine pseudobinäre, nicht stöchiometrische Legierung oder ein Silikat. Insbesondere entspricht die Mischoxidschicht der Zusammensetzung (Pr2O3)x(SiO2)1–x, wobei x ≥ 0,3 und x < 1 ist. Der Wert von x hat sich als unter anderem von der Schichtdicke abhängig herausgestellt. Das heißt, bei Bauelementen mit unterschiedlichen Dicken der Mischoxidschicht unterscheiden sich die Koeffizienten x. Der Koeffizient x nimmt mit der Schichtdicke zu.
  • Die siliziumhaltige Schicht besteht in einer bevorzugten Ausführungsform aus dotiertem oder undotiertem Silizium. Es kann jedoch auch eine dotierte oder undotierte Silizium-Germanium-Legierung in der siliziumhaltigen Schicht vorgesehen sein. Wird eine Silizium-Germanium-Legierung verwendet, kann zusätzlich Stickstoff in die siliziumhaltige Schicht eingebaut werden, um eine Grenzfläche hoher Qualität zu erzielen. Dabei hat die siliziumhaltige Schicht an der Grenzfläche zur Mischoxidschicht vorzugsweise eine (001)-Orientierung. Auf diese Weise wird eine besonders hohe Grenzflächenqualität erzielt.
    •
  • Das erfindungsgemäße Bauelement kann vorzugsweise insbesondere in Form eines MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) oder in Form eines Speicherbauelements in einem RAM-Baustein (Random Access Memory) wie einem dynamischen ROM (DROM) Anwendung finden.
  • Nachfolgend wird die Erfindung anhand zweier Zeichnungen näher erläutert. Es zeigen:
  • 1 ein ternäres Phasendiagramm für das System Praseodym-Sauerstoff-Silizium und
  • 2 ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements.
  • 1 zeigt ein ternäres Phasendiagramm für das System Praseodym-Sauerstoff-Silizium. Dieses Phasendiagramm wurde im Rahmen von Forschungsarbeiten im Zusammenhang mit der vorliegenden Erfindung experimentell ermittelt.
  • Das Phasendiagramm weist drei Koordinatenachsen 10, 12 und 14 auf, die in der Form eines gleichseitigen Dreieckes angeordnet sind. Den Eckpunkten des gleichseitigen Dreiecks sind die Elemente Praseodym, Sauerstoff und Silizium zugeordnet. Die Konzentration dieser Elemente entspricht dort dem Wert 1. Entlang den Seiten des Dreiecks sinkt die Konzentration des jeweiligen Elementes bis auf den Wert Null.
  • Bei einem Siliziumgehalt 0,5 liegt Siliziummonoxid SiO vor. Dieser Punkt des Phasendiagramms ist mit dem Bezugszeichen 16 gekennzeichnet. Bei einem Siliziumgehalt von 0,33 liegt Siliziumdioxid SiO2 vor. Dieser Punkt des Phasendiagramms ist mit dem Bezugszeichen 18 gekennzeichnet. Entlang der Koordinatenachse 14 enthält die Phase ausschließlich Praseodym und Sauerstoff und kein Silizium. Eingezeichnet ist der Punkt 20, bei dem Praseodymoxid in der Form Pr2O3 vorliegt.
  • In Form von Quadraten sind verschiedene experimentell ermittelte Phasen des Mischoxids innerhalb des von den drei Koordinatenachsen 10, 12 und 14 gebildeten Dreiecks dargestellt. Die experimentellen Werte wurden mit Hilfe der Photoelektronenspektroskopie anhand von im Temperaturbereich von 600 – 650°C gewachsenen Proben ermittelt. Zur Ermittlung ihrer Zusammensetzung wurden die Proben mit Synchrotronstrahlung angeregt und die Energie der aus der Probe austretenden Elektronen aufgezeichnet und analysiert. Es zeigt sich, dass die ermittelten Phasen je nach Sauerstoffgehalt auf einer quasibinären Schnittlinie 22 liegen, die eine Mischphase von Praseodymoxid Pr2O3 und Siliziummonoxid SiO darstellt, oder auf einer quasibinären Schnittgerade 24, die eine Mischphase von Praseodymoxid Pr2O3 und Siliziumdioxid SiO2 darstellt. An einem Punkt 25, bei dem die Schnittlinie 24 die vom Scheitel zur Basis führende Mittelsenkrechte des dreieckigen Phasendiagramms schneidet, wurde eine (Pr2O3)x(SiO2)1–x Thortveitit-Struktur ermittelt. An diesem Punkt 25 des Phasendiagramms sind der Anteil von Silizium und Praseodym im Mischoxid gleich.
  • Das Phasendiagramm der 1 zeigt demnach, dass es gelungen ist, ein Praseodymsilikat bzw. eine pseudobinäre, nicht stöchiometrische Legierung (Pr2O3)x(SiO2)1–x mit einstellbarem Anteil x des Praseodymoxids Pr2O3 herzustellen.
  • 2 zeigt einen Ausschnitt eines Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbauelements 30 mit einem Siliziumsubstrat 32, und einer daran angrenzenden Mischoxidschicht 34. An einer Grenzfläche 36 zwischen dem Siliziumsubstrat 32 und der Mischoxidschicht 34 weist das Substrat eine (001)-Oberfläche auf. Bei der Mischoxidschicht handelt es sich um eine (Pr2O3)x(SiO2)1–x Schicht, bei der der Koeffizient x an der Grenzfläche 36 einen Wert 0,3 und an einer Grenzfläche 38 zu einer benachbarten Praseodymoxidschicht (Pr2O3) 40 einen Wert 1 aufweist. Oberhalb der Praseodymoxidschicht 40 ist im vorliegenden Ausführungsbeispiel eine Polysiliziumschicht 42 angeordnet.
  • Das Substrat 32 ist hier in seiner inneren Struktur nicht näher dargestellt. Das Bauelement 30, das hier auch lediglich in einem Ausschnitt gezeigt ist, kann beispielsweise ein MOSFET oder ein Speicherelement eines DROM-Speichers sein.

Claims (21)

  1. Herstellungsverfahren für ein Halbleiterbauelement mit einer siliziumhaltigen Schicht (32), einer Praseodymoxidschicht (40) und einer zwischen der siliziumhaltigen Schicht (32) und der Praseodymoxidschicht (40) angeordneten, silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht (34) umfassend die Schritte: – Erzeugung oder Abscheidung einer dünnen (SiO2)-Schicht oder Oxinitrid(SiOxNy)-Schicht auf der siliziumhaltigen Schicht (32), – Abscheidung von Praseodym auf der siliziumhaltigen Schicht (32), wobei während oder nach Abscheidung von Praseodym eine Festphasenreaktion zwischen der (SiO2)-Schicht oder Oxinitrid(SiOxNy)-Schicht unter Ausbildung der Mischoxidschicht (34) herbeigeführt wird und – Abscheidung einer Praseodymoxidschicht (40) auf der Mischoxidschicht (34).
  2. Verfahren nach Anspruch 1, beim dem nach Beendigung der Festphasenreaktion eine Sauerstoffbehandlung der Mischoxidschicht (34) erfolgt.
  3. Verfahren nach Anspruch 2, bei dem die Sauerstoffbehandlung im Temperaturbereich zwischen ca. 0°C bis 600°C erfolgt.
  4. Verfahren nach Anspruch 2 oder 3, bei dem die Sauerstoffbehandlung solange durchgeführt wird, bis ein mögliches Defizit an Sauerstoffatomen in der Mischoxidschicht (34) ausgeglichen ist.
  5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, bei dem sich der Abscheidung der Praseodymoxidschicht oder gegebenenfalls der Sauerstoffbehandlung eine Wärmebehandlung in Stickstoffatmosphäre im Temperaturbereich zwischen ca. 500°C bis 700°C, insbesondere bei ca. 600°C, anschließt.
  6. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, bei dem die reaktive Abscheidung des Praseodyms aus der Gasphase erfolgt.
  7. Verfahren nach Anspruch 6, bei dem die reaktive Abscheidung mittels physikalischer Depositionsverfahren erfolgt.
  8. Verfahren nach Anspruch 6, bei dem die reaktive Abscheidung mittels chemischer Gasphasenabscheidung erfolgt.
  9. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, bei dem die Abscheidung von Praseodym unter Substrattemperaturen im Bereich zwischen ca. zwischen ca. 10°C bis 30°C, insbesondere bei ca. Raumtemperatur (20°C), erfolgt.
  10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, bei dem die Abscheidung der Praseodymoxidschicht (40) in einer sauerstoffhaltigen Gasatmosphäre erfolgt.
  11. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, bei dem die Abscheidung der Praseodymoxidschicht (40) mit Hilfe eines Praseodymoxid in der Form Pr6O11 enthaltenden Ausgangsmaterials erfolgt.
  12. Halbleiterbauelement (30) mit einer siliziumhaltigen Schicht (32), einer Praseodymoxidschicht (40) und einer zwischen der siliziumhaltigen Schicht (32) und der Praseodymoxidschicht (40) angeordneten, silizium-, praseodym- und sauerstoffhaltigen Mischoxidschicht (34), hergestellt nach einem oder mehreren der Ansprüche 1 bis 11.
  13. Halbleiterbauelement nach Anspruch 12, bei dem eine Schichtdicke der Mischoxidschicht (34) weniger als 5 Nanometern beträgt.
  14. Halbleiterbauelement nach Anspruch 13, bei dem die Schichtdicke der Mischoxidschicht (34) maximal 3 Nanometern beträgt.
  15. Halbleiterbauelement nach einem oder mehreren der Ansprüche 12 bis 14, bei dem die Mischoxidschicht (34) der Zusammensetzung (Pr2O3)x(SiO2)1–x entspricht, wobei x ≥ 0,3 und x < 1 ist.
  16. Halbleiterbauelement nach Anspruch 15, bei dem der Koeffizient x ausgehend von der siliziumhaltigen Schicht (32) hin zur Praseodymoxidschicht (40) ansteigt.
  17. Halbleiterbauelement nach einem oder mehreren der Ansprüche 12 bis 16, bei dem die Mischoxidschicht (34) ein pseudobinäres, nicht stöchiometrisches Silikat oder eine Legierung ist.
  18. Halbleiterbauelement nach einem oder mehreren der Ansprüche 12 bis 17, bei dem die siliziumhaltige Schicht (32) aus dotiertem oder undotiertem Silizium-Germanium besteht.
  19. Halbleiterbauelement nach einem oder mehreren der Ansprüche 12 bis 17, bei dem die siliziumhaltige Schicht (32) aus dotiertem oder undotiertem Silizium besteht.
  20. MOSFET mit einem Halbleiterbauelement nach einem oder mehreren der Ansprüche 12 bis 19.
  21. Speicherzelle mit einem Halbleiterbauelement nach einem oder mehreren der Ansprüche 12 bis 19.
DE10340202A 2003-08-28 2003-08-28 Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum Ceased DE10340202A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10340202A DE10340202A1 (de) 2003-08-28 2003-08-28 Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
US10/569,074 US7528434B2 (en) 2003-08-28 2004-08-20 Production process for a semiconductor component with a praseodymium oxide dielectric
PCT/EP2004/009559 WO2005024930A2 (de) 2003-08-28 2004-08-20 Herstellungsverfahren für ein halbleiterbauelement mit praseodymoxid-dielektrikum
EP04764533A EP1661172A2 (de) 2003-08-28 2004-08-20 Herstellungsverfahren für ein halbleiterbauelement mit prase odymoxid-dielektrikum

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10340202A DE10340202A1 (de) 2003-08-28 2003-08-28 Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum

Publications (1)

Publication Number Publication Date
DE10340202A1 true DE10340202A1 (de) 2005-04-14

Family

ID=34258308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10340202A Ceased DE10340202A1 (de) 2003-08-28 2003-08-28 Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum

Country Status (4)

Country Link
US (1) US7528434B2 (de)
EP (1) EP1661172A2 (de)
DE (1) DE10340202A1 (de)
WO (1) WO2005024930A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695140B1 (ko) * 2005-02-12 2007-03-14 삼성전자주식회사 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10039327A1 (de) * 2000-08-03 2002-02-14 Ihp Gmbh Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US20030062558A1 (en) * 2000-06-06 2003-04-03 Sam Yang Memory cell capacitor structure and method of formation
DE10156932A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren
US20030111678A1 (en) * 2001-12-14 2003-06-19 Luigi Colombo CVD deposition of M-SION gate dielectrics
US20030119291A1 (en) * 2001-12-20 2003-06-26 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
DE10245590A1 (de) * 2002-09-26 2004-04-15 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterbauelement mit Praseodymoxid-Dielektrikum

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241821B1 (en) 1999-03-22 2001-06-05 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
SG99871A1 (en) * 1999-10-25 2003-11-27 Motorola Inc Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
US6656852B2 (en) 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
DE10230674B4 (de) * 2002-07-04 2006-11-23 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterkondensator und damit aufgebauter MOSFET
US6656832B1 (en) * 2002-07-25 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd Plasma treatment method for fabricating microelectronic fabrication having formed therein conductor layer with enhanced electrical properties

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062558A1 (en) * 2000-06-06 2003-04-03 Sam Yang Memory cell capacitor structure and method of formation
DE10039327A1 (de) * 2000-08-03 2002-02-14 Ihp Gmbh Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
DE10156932A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren
US20030111678A1 (en) * 2001-12-14 2003-06-19 Luigi Colombo CVD deposition of M-SION gate dielectrics
US20030119291A1 (en) * 2001-12-20 2003-06-26 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
DE10245590A1 (de) * 2002-09-26 2004-04-15 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterbauelement mit Praseodymoxid-Dielektrikum

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JEON,S., u.a.: Excellent electrical characterist- ics of lanthanide (Pr, Nd, Sm, Gd, and Dy) oxide and lanthanide-doped oxide for MOS gate dielectric applications. In: Intern. Electron Devices Meeting, 2001, IEDM-01, Technical Digest, IEEE, 2001, ISBN 0-7803-7050-3, S.471-474 *
NO,H., KATSUMATA,T.: Interfacial reactions between thin rare-earth-metal oxide films and Si substrates. In: Appl. Phys. Lett., 2001, Vol. 78, No. 13, S. 1832-1834 *
ONO,H., KATSUMATA,T.: Interfacial reactions between thin rare-earth-metal oxide films and Si substrates. In: Appl. Phys. Lett., 2001, Vol. 78, No. 13, S. 1832-1834
WANG, Z.M., u.a.: Photoemission study of the in- teraction of a Pr2O3 overlayer with Si(100) as a function of annealing temperature. In: 8th Inter- national Conference on Electronic Materials (IUMRS-ICEM2002): Symp. A: Nanomaterials and Structures. Symp. M: Silicon Materials Used for ULSI. Symp. P: Ferroelectrics and High-epsilon Di- electic Materials. Xi'an, China, 10-14 June 2002. Microelectronic Engineering, April 2003, Vol. 66, No. 1-4, S. 608-614
WANG, Z.M., u.a.: Photoemission study of the in- teraction of a Pr2O3 overlayer with Si(100) as a function of annealing temperature. In: 8th Inter- national Conference on Electronic Materials (IUMRS-ICEM2002): Symp. A: Nanomaterials and Structures. Symp. M: Silicon Materials Used for ULSI. Symp. P: Ferroelectrics and High-epsilon Di-electic Materials. Xi'an, China, 10-14 June 2002. Microelectronic Engineering, April 2003, Vol. 66, No. 1-4, S. 608-614 *

Also Published As

Publication number Publication date
WO2005024930A2 (de) 2005-03-17
WO2005024930A3 (de) 2005-07-14
EP1661172A2 (de) 2006-05-31
US7528434B2 (en) 2009-05-05
US20070138519A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
DE69826015T2 (de) Herstellung von layered - superlattice - materialien unter ausschluss von sauerstoff
DE3311635C2 (de)
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE102008011206B4 (de) Verfahren zur Herstellung einer Glaskeramik und Verwendung einer Glaskeramik laskeramik
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE60114304T2 (de) Hexagonal- Bornitrid-Film mit niedriger dielektrischer Konstante ,Film mit dielektrischer Beschichtung und Verfahren zu seiner Herstellung und Plasma-CVD-Apparat
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0207486B1 (de) Integrierte MOS-Transistoren enthaltende Schaltung mit einer aus einem Metall oder Metallsilizid der Elemente Tantal oder Niob bestehenden Gatemetallisierung sowie Verfahren zur Herstellung dieser Gatemetallisierung
DE3340583C2 (de)
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE10340202A1 (de) Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
DE10245590A1 (de) Halbleiterbauelement mit Praseodymoxid-Dielektrikum
WO2002097895A2 (de) Transistor, verfahren zur herstellung einer integrierten schaltung und verfahren zur herstellung einer metallsilizidschicht
DE4320089B4 (de) Verfahren zum Herstellen eines Kondensators einer Halbleiterspeicherzelle
WO2009156415A2 (de) Verfahren zur herstellung von metalloxidschichten
DE19721114B4 (de) Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens
DE2930634A1 (de) Verfahren zur herstellung eines dielektrischen materials mit innerhalb des volumens verteilten isolierenden barrieren
DE19702388C2 (de) Verfahren zur Fertigung eines Aluminiumleitkontakts unter Verwendung einer selektiven chemischen Dampfabscheidung
DE60032404T2 (de) Verfahren zur Herstellung eines Oxid-Supraleiters

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MI, DE

8131 Rejection