DE3311635C2 - - Google Patents

Info

Publication number
DE3311635C2
DE3311635C2 DE3311635A DE3311635A DE3311635C2 DE 3311635 C2 DE3311635 C2 DE 3311635C2 DE 3311635 A DE3311635 A DE 3311635A DE 3311635 A DE3311635 A DE 3311635A DE 3311635 C2 DE3311635 C2 DE 3311635C2
Authority
DE
Germany
Prior art keywords
layer
sio2
silicon
oxide layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3311635A
Other languages
English (en)
Other versions
DE3311635A1 (de
Inventor
Hakaru Tokorozawa Saitama Jp Kyuragi
Hideo Koganei Tokio/Tokyo Jp Oikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5138382A external-priority patent/JPS5941869A/ja
Priority claimed from JP5138282A external-priority patent/JPS58175869A/ja
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE3311635A1 publication Critical patent/DE3311635A1/de
Application granted granted Critical
Publication of DE3311635C2 publication Critical patent/DE3311635C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Siliciumoxidschicht auf einer hochschmelzenden Metallschicht sowie deren Verwendung bei der Herstellung von Halbleiterbauelementen.
Bei herkömmlichen Halbleiterbauelementen werden als Elektrodenmaterialien oder Verdrahtungen Metalle mit niedrigem Schmelzpunkt, wie Aluminium (Al), hochschmelzende Metalle, wie Molybdän (Mo), Wolfram (W), Tantal (Ta) oder Titan (Ti) oder halbleitende Materialien, wie polykristallines Silicium (nachstehend meist als Polysilicium oder Poly-Si abgekürzt) verwendet.
Jedes der vorstehenden Materialien weist einige Vorteile und einige Nachteile auf. Al hat den Vorteil eines niedrigen spezifischen Widerstandes, aber den Nachteil einer niedrigen Schmelzpunktes von etwa 660° C, was mehrere Beschränkungen für das Herstellungsverfahren eines Halbleiterbauelementes auferlegt, beispielsweise beim Glühen, das üblicherweise bei etwa 1000° C durchgeführt werden muß.
Polysilicium weist die Vorteile auf, daß es bei Glühtemperaturen von etwa 1000° C widerstandsfähig ist und eine gute Affinität zu dem als Substrat verwendeten Silicium aufweist, was große Freiheiten beim Entwurf von Herstellungsverfahren für Halbleiterbauelemente ergibt. Darüber hinaus bildet Polysilicium in vorteilhafter Weise einen Film aus Siliciumdioxid (SiO₂) mit guten elektrischen Isolationseigenschaften auf seiner Oberfläche aus, und zwar einfach durch Glühen in einer oxidierenden Atmosphäre. Polysilicium und SiO₂ sind widerstandsfähig gegen Behandlung mit Säure (z. B. Mischungen oder Verdünnungen von H₂SO₄, HCl, HNO₃, H₂O₂). Auf diese Weise kann eine Oberfläche des Bauelementes leicht gereinigt werden. Aus den vorstehenden Gründen führt die Verwendung von Polysilicium als Material für Elektroden oder Verdrahtungen in vorteilhafter Weise zu einer hohen Ausbeute bei der Herstellung von Halbleiterbauelementen. Der spezifische Widerstand von Polysilicium ist jedoch um zwei oder drei Größenordnungen größer als derjenige von Metallen. Dies führt zu einer langsameren Ausbreitung des Stromflusses aufgrund des Verdrahtungswiderstandes. Es treten deshalb Schwierigkeiten beim Realisieren von sehr schnellen Halbleiteranordnungen mit hoher Integrationsdichte auf.
Andererseits ist ein hochschmelzendes Metall, wie Mo, mit einem Schmelzpunkt von etwa 2600° C, widerstandsfähig gegen Glühen bei etwa 1000° C. Deshalb erlaubt die Verwendung eines hochschmelzenden Metalles, wie Mo, als Material für Elektroden oder Verdrahtungen große Freiheiten beim Entwurf von Herstellungsverfahren für Halbleiterbauelemente. Darüber hinaus weisen hochschmelzende Metalle einen niedrigen spezifischen Widerstand auf und erleichtern deshalb die Fertigung sehr schneller Halbleiterbauelemente. Aus den vorstehenden Gründen haben Halbleiterbauelemente, die hochschmelzende Metalle als Material für Elektroden oder Verdrahtungen verwenden, zunehmende Aufmerksamkeit gefunden. Trotz dieser Vorteile konnten jedoch derartige Halbleiterbauelemente keine führende Position im Bereich der Halbleitertechnik einnehmen, da bisher keine Halbleiterbauelemente unter Verwendung eines hochschmelzenden Metalles mit einer stabilen Isolationsschicht von guter Qualität und kein einfaches Verfahren zu deren Herstellung realisiert werden konnten; im Gegensatz dazu ermöglicht die Verwendung von Polysilicium die Ausbildung eines darauf angeordneten stabilen, thermisch oxidierten SiO₂-Filmes mit guter Qualität.
Eine Struktur mit einer Isolierschicht, wie einem auf einer hochschmelzenden Metallschicht angeordneten SiO₂-Film, ist in einige herkömmliche Halbleiterbauelemente eingebaut worden. Derartige SiO₂-Filme wurden jedoch bisher z. B. durch chemische Gasphasenabscheidung (nachstehend als CVD-Verfahren abgekürzt) ausgebildet (ein mittels CVD-Verfahren niedergeschlagener SiO₂-Film wird nachstehend meist als CVD SiO₂-Film bezeichnet); die Qualität eines derartigen Filmes ist schlecht. Beispielsweise sind die Bruchlast und die Durchschlagspannung eines derart ausgebildeten SiO₂-Filmes niedriger als bei einem thermisch oxidierten SiO₂-Film. Zudem wird ein SiO₂-Film im Falle der Verwendung eines CVD-Verfahrens auf der gesamten Oberfläche des Substrates einschließlich des hochschmelzenden Metalls niedergeschlagen und nicht selektiv nur auf der Oberfläche des hochschmelzenden Metalles ausgebildet. Zudem ist es schwierig, einen CVD SiO₂-Film mit gleichförmiger Dicke über die Oberfläche eines stufenförmigen Abschnittes niederzuschlagen, an der der CVD SiO₂-Film üblicherweise überhängend oder vorspringend ausgebildet ist. Dies führt zum häufigen Auftreten von Kurzschluß oder Unterbrechung in einem Halbleiterbauelement mit einer Dreilagen-Struktur, die aus einer Leiterschicht, einer Schicht aus einem hochschmelzenden Metall mit einem stufenförmigen Abschnitt und einer CVD SiO₂-Schicht als isolierende Zwischenschicht besteht. Zudem erfordert das Niederschlagen einer CVD SiO₂-Schicht auf der Oberfläche der hochschmelzenden Metallschicht schwierige und zeitraubende Verfahren, nämlich das Absenken der Temperatur innerhalb der CVD-Apparatur vor dem Einbringen einer Struktur mit der hochschmelzenden Metallschicht, um eine Oxidation des hochschmelzenden Metalles zu verhindern, das Füllen der Apparatur mit einer inerten Atmosphäre, das Erhöhen der Temperatur innerhalb der Apparatur und das Einführen eines Reaktionsgases in die Apparatur. Beim herkömmlichen Niederschlagen eines CVD SiO₂-Filmes treten außerdem Probleme mit der Bruchlast oder Durchschlagsspannung des hergestellten CVD SiO₂-Filmes sowie Defekte, wie Löcher, im Film auf. Um diese Probleme zu lösen, muß ein CVD SiO₂-Film dick sein, beispielsweise eine Dicke von 500 nm aufweisen. Dies führt zu Schwierigkeiten bei der Realisierung der Herstellung von Halbleiterbauelementen mit hoher Integrationsdichte. Ein derartiges herkömmliches Verfahren zur Herstellung von Halbleiterbauelementen ist beispielsweise aus der DE-OS 18 03 025 bekannt.
Als Beispiel für Halbleiterbauelemente, bei denen, wie vorstehend erläutert, Polysilicium oder ein hochschmelzendes Metall als Gate-Elektrode verwendet werden, wurde ferner ein MIS-Feldeffekttransistor (nachstehend als MISFET abgekürzt) mit der in Fig. 1 gezeigten Struktur vorgeschlagen.
Der MISFET von Fig. 1 weist ein Substrat 111 auf mit einer Source-Zone 112, einer Drain-Zone 113 und eine auf dem Substrat 111 angeordnete Gate-Elektrode 115 aus Polysilicium oder einem hochschmelzenden Metall, wobei zwischen Substrat und Gate-Elektrode eine Gate-Oxidschicht 114 angeordnet ist. Auf der Gate-Elektrode 115 ist ein isolierender CVD SiO₂-Film 116 ausgebildet. Auf beiden Seiten der Gate-Elektrode 115 sind durch den CVD SiO₂-Film 116 und die Gate-Oxidschicht 114 Kontaktlöcher 117 vorgesehen. Eine Source-Elektrode 118 und eine Drain-Elektrode 119 sind so durch die Kontaktlöcher 117 vorgesehen, daß sie mit der Source-Zone 112 bzw. der Drain-Zone 113 in Kontakt stehen.
Die Struktur gemäß Fig. 1 wird ausgebildet durch Ionenimplantieren unter Verwendung der Gate-Elektrode 115 als Maske zur Ausbildung der Source-Zone 112 und der Drain-Zone 113, Niederschlagen des CVD SiO₂-Filmes 116 und Ausbilden der Kontaktlöcher 117 durch photolithographische Verfahren und Ätzverfahren. Der CVD SiO₂-Film 116 ist gleichförmig nicht nur auf der Oberfläche der Gate-Elektrode 115, sondern auch auf der Gate-Oxidschicht 114 ausgebildet, so daß es notwendig ist, die Kontaktlöcher 117 im CVD SiO₂-Film 116 auszubilden. Durch eine bei der Ausbildung der Kontaktlöcher 117 zu verwendende, herkömmliche photolithographische Technik kann nur eine begrenzte Präzision erreicht werden, und es ist demgemäß schwierig, den Abstand x zwischen der Seitenwand der Gate-Elektrode 115 und den Kontaktlöchern 117 auf 1 µm oder weniger zu verringern.
Zudem kann bei der vorstehend erläuterten Struktur der Abstand x im Falle der Verwendung eines hochschmelzenden Metalles als Material für die Gate-Elektrode 115 nicht verringert werden, weil der CVD SiO₂-Film eine geringe Bruchlast und Durchschlagsspannung aufweist.
Wie vorstehend erläutert, ist es mit herkömmlichen Verfahren schwierig, einen MISFET mit einem verkürzten Abstand x herzustellen. Eine hohe Integrationsdichte kann deshalb nicht realisiert werden. Zudem ist es mit herkömmlichen Verfahren wegen des großen Abstandes zwischen der Gate-Zone unter der Gate-Elektrode 115 und den Kontaktlöchern 117 schwierig, ein sehr schnelles Halbleiterbauelement herzustellen.
Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Siliciumoxidschicht auf einer hochschmelzenden Metallschicht bereitzustellen, mit dem die Siliciumoxidschicht selektiv auf der Oberfläche der hochschmelzenden Metallschicht ausgebildet wird und eine hohe Durchschlagspannung und gleichförmige Dicke aufweist.
Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 gelöst.
Gegenstand der Erfindung ist ferner die Verwendung der mit diesem Verfahren hergestellten Siliciumoxidschicht bei der Herstellung von Halbleiterbauelementen. Die Struktur dieser Halbleiterbauelemente weist eine Elektrode und mindestens ein Kontaktloch auf, die miteinander ausgerichtet sind. Das Halbleiterbauelement arbeitet sehr schnell und ist in vorteilhafter Weise für hochintegrierte Schaltkreise geeignet. Die Struktur der Halbleiterbauelemente ist zur Mehrlagen-Verdrahtung geeignet, und es treten praktisch keine Kurzschlüsse und elektrische oder mechanische Unterbrechungen im Elektrodenbereich auf.
Das erfindungsgemäße Verfahren weist eine hohe Ausbeute auf, und das hergestellte Halbleiterbauelement weist praktisch keine Kurzschlüsse und Unterbrechungen auf.
Das unter Verwendung des erfindungsgemäßen Verfahrens hergestellte Halbleiterbauelement weist die folgenden Bestandteile auf:
eine Basis aus einem Substrat und einer darauf angeordneten Isolierschicht, eine auf der Basis angeordnete hochschmelzende Metallschicht, eine Schicht aus oxidiertem Silicium (nachstehend meist als innere SiO₂-Schicht bezeichnet) und eine Siliciumschicht, wobei die innere SiO₂-Schicht zwischen der hochschmelzenden Metallschicht und der Siliciumschicht angeordnet und durch innere Oxidation einer auf der hochschmelzenden Metallschicht niedergeschlagenen Siliciumschicht ausgebildet ist.
Eine erste Ausführungsform des erfindungsgemäßen Verfahrens weist folgende Verfahrensschritte auf:
Aufbringen einer hochschmelzenden Metallschicht auf einer Basis, die ein Substrat mit einer darauf angeordneten Isolierschicht aufweist, Ausbilden einer Metalloxidschicht aus einem Oxid des hochschmelzenden Metalles im Oberflächenbereich der hochschmelzenden Metallschicht, Ausbilden einer Siliciumschicht aus Polysilicium oder amorphem Silicium auf der Metalloxidschicht, und Glühen der derart hergestellten Struktur in einer Wasserstoff enthaltenden Atmosphäre zur Ausbildung einer inneren SiO₂-Schicht im Bereich der Grenzfläche der Siliciumschicht auf der Seite der hochschmelzenden Metallschicht.
Einer Weiterbildung des erfindungsgemäßen Verfahrens wird zwischen den Verfahrensschritten der Ausbildung der Siliciumschicht auf der Metalloxidschicht sowie der Ausbildung der inneren SiO₂-Schicht durch Glühen gemäß der ersten Ausführungsform ein Verfahrensschritt zwischengeschaltet, bei dem die Oberfläche der Siliciumschicht oxidiert wird.
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 einen Querschnitt eines herkömmlichen MISFET,
Fig. 2A bis 2D Querschnitte von Strukturen, wie sie in den jeweiligen Verfahrensschritten des Verfahrens zur Herstellung einer Siliciumoxidschicht erhalten werden (Beispiel 1),
Fig. 3 eine graphische Darstellung der Abhängigkeit der Dicke eines MoO₃-Filmes von der Oxidationszeit,
Fig. 4A und 4B Diagramme, die die Tiefenprofile der einzelnen Elemente eines unter Verwendung des erfindungsgemäßen Verfahrens hergestellten Halbleiter-Bauelementes darstellen, die mittels Auger-Elektronenspektroskopie untersucht wurden,
Fig. 5 einen Querschnitt des Halbleiterbauelementes gemäß Beispiel 2,
Fig. 6 einen Querschnitt einer in einem Zwischenschritt des Verfahrens zur Herstellung des in Fig. 7 gezeigten Halbleiterbauelementes erhaltenen Struktur gemäß Beispiel 3,
Fig. 7 und 8 Querschnitte der Halbleiterbauelemente gemäß Beispiel 3 bzw. 4,
Fig. 9A bis 9C Querschnitte von in den jeweiligen Schritten des Verfahrens zur Herstellung des in Fig. 8 gezeigten Halbleiterbauelementes erhaltenen Strukturen gemäß Beispiel 4,
Fig. 10 einen Querschnitt des Halbleiterbauelementes gemäß Beispiel 5,
Fig. 11A und 11B Querschnitte eines Halbleiterbauelementes und einer Zwischenstruktur dieses Elementes, die weitere Merkmale des Verfahrens zeigen,
Fig. 12A und 12B Diagramme, die Tiefenprofile der einzelnen Elemente weiterer unter Verwendung des Verfahrens hergestellter Halbleiterbauelemente darstellen und die mittels Auger-Elektronenspektroskopie untersucht wurden,
Fig. 13 einen Querschnitt eines MISFET gemäß einer Ausführungsform des unter Verwendung des Verfahrens hergestellten Halbleiterbauelementes gemäß Beispiel 7,
Fig. 14 bis 16 Querschnitte weiterer Ausführungsformen gemäß den Beispielen 8 bis 10,
Fig. 17A bis 17G Querschnitte von in den Zwischenschritten des Verfahrens erhaltenen Strukturen, die das Verfahren zur Herstellung des in Fig. 13 gezeigten Halbleiterbauelementes darstellen,
Fig. 18A, 18B, 19A bis 19C, 20A und 20B Querschnitte mehrerer in Zwischenschritten erhaltenen Strukturen, die verschiedene Ausführungsformen des Verfahrens zur Herstellung des in Fig. 13 gezeigten Halbleiterbauelementes darstellen und
Fig. 21A bis 21G, Fig. 22A bis 22G und Fig. 23A bis 23F drei Sätze von Querschnitten, die in den jeweiligen Verfahrensschritten erhaltene Strukturen zeigen und die die Verfahren zur Herstellung der in den Fig. 14 bis 16 gezeigten Halbleiterbauelemente darstellen.
Bei den nachfolgenden Beispielen ist zu beachten, daß die Dicke der Schicht aus einem hochschmelzenden Metall genaugenommen vor der Oxidation anders ist als nach der Oxidation und daß dasselbe gilt hinsichtlich der Schicht aus einem hochschmelzenden Metall und der Siliciumschicht vor und nach der Bildung einer Schicht aus intern oxidiertem Silicium und bezüglich der Siliciumschicht vor und nach der Oberflächenoxidation, falls diese durchgeführt wird. Eine derartige Unterscheidung wird jedoch der Einfachheit halber nicht in der gesamten Beschreibung gemacht, und sie ist für das Verständnis auch nicht notwendig. Die die verschiedenen Schichten bezeichnenden Bezugszeichen werden deshalb ohne diese Unterscheidung verwendet.
Beispiel 1
Die Verfahrensschritte zur Herstellung eines Halbleiterbauelementes unter Verwendung des erfindungsgemäßen Verfahrens werden zunächst mit Bezug auf die Fig. 2A bis 2D erläutert.
Eine hochschmelzende Metallschicht 4 ist auf der Basis 1 ausgebildet, die aus einem Substrat 2 aus polykristallinem Silicium (Polysilicium) und einer darauf ausgebildeten Isolierschicht 3, im Ausführungsbeispiel ein SiO₂-Film mit einer Dicke von 40 nm, besteht. Das Material, aus dem die hochschmelzende Metallschicht 4 besteht, soll einen geringen Widerstand und eine hohe Wärmebeständigkeit aufweisen, und sollte beim Glühen in einer Wasserstoff enthaltenden Atmosphäre leicht reduzierbar sein. Beispiele für solche Materialien sind Mo, W, Ta und Ti. Im vorliegenden Beispiel wird die Verwendung von Mo als Material für die hochschmelzende Metallschicht 4 näher erläutert. Die in Fig. 2A gezeigte hochschmelzende Metallschicht 4 weist eine Dicke von etwa 300 nm auf und besteht aus einem mittels Elektronenstrahl niedergeschlagenem Mo-Film.
Durch Oxidation der Oberfläche der hochschmelzenden Metallschicht 4 wird eine Schicht 50 aus einem Oxid eines hochschmelzenden Metalls, nachstehend Metalloxidschicht 50 genannt, ausgebildet; eine derartige Struktur ist in Fig. 2B dargestellt. Falls Mo als Material für die Metallschicht 4 verwendet wird, werden im allgemeinen Molybdändioxid MoO₂ und Molybdäntrioxid MoO₃ als stabile Oxide von Mo erhalten. MoO₃ wird einfach erhalten, indem Mo einer Niedertemperaturglühung in einer Sauerstoff enthaltenden Atmosphäre unterworfen wird. Die Verflüchtigung von MoO₃ beginnt bei Temperaturen oberhalb 800° C. Deshalb besteht bei Verwendung von MoO₃ als Material für die Metalloxidschicht 50 eine Neigung zu Beschädigungen, wie einem Ablösen des MoO₃-Films während eines später durchzuführenden Glühens. Deshalb besteht die Metalloxidschicht 50 bei Verwendung von Molybdänoxid vorzugsweise aus MoO₂, das einen höheren Schmelzpunkt von etwa 1900° C aufweist und demzufolge während eines Hochtemperaturglühens stabil ist.
Die Ausbildung von MoO₂ auf der Oberfläche des Mo-Filmes ist jedoch mit herkömmlichen Techniken nicht einfach. Als Ergebnis ausgedehnter Forschungen wurden zwei Verfahren zur Oxidation von Mo entwickelt, mit denen MoO₂ stabil ausgebildet wird.
Gemäß dem ersten Verfahren wird zunächst Mo in einer Sauerstoffatmosphäre bei etwa 300° C oxidiert, um MoO₃ im Oberflächenbereich des Mo-Filmes auszubilden, und das derart ausgebildete MoO₃ wird danach in einer inerten Atmosphäre geglüht, beispielsweise in einem Stickstoffgas, bei einer Temperatur, die höher ist als die Temperatur bei der Ausbildung von MoO₃ und vorzugsweise bei einer Temperatur, die gleich groß oder höher ist als der Verflüchtigungspunkt von MoO₃. Dadurch wird MoO₃ in MoO₂ umgewandelt, und MoO₂ wird im Oberflächenbereich der Mo-Schicht ausgebildet.
Gemäß dem zweiten Verfahren wird Mo in einer Atmosphäre aus einem inerten Gas geglüht, beispielsweise Stickstoffgas, das mit einer geringen Menge, wie 1 Vol.% oder weniger, von Sauerstoffgas gemischt ist. Das Glühen erfolgt bei einer Temperatur, die im wesentlichen gleich oder höher ist als der Verflüchtigungspunkt von MoO₃, wodurch direkt MoO₂ im Oberflächenabschnitt der Mo-Schicht ausgebildet wird. Mittels Röntgenbeugungs- und Elektronenbeugungsanalyse wurde bestätigt, daß das im Oberflächenbereich der Mo-Schicht gemäß beiden Verfahren ausgebildete Oxid MoO₂ ist.
Bei diesem Beispiel wurde MoO₂ für die Metalloxidschicht 50 gemäß dem vorstehenden ersten Verfahren ausgebildet. Die Basis 1 mit der darauf ausgebildeten Mo-Schicht 4 wurde bei diesem Beispiel 60 Minuten lang einer Glühung in einer Sauerstoffatmosphäre bei 300° C unterworfen, um MoO₃ im Oberflächenbereich der Mo-Schicht auszubilden, und danach wurde die erhaltene Struktur 30 Minuten lang in einer Stickstoffatmosphäre bei 800° C geglüht, um die MoO₂-Schicht 50 mit einer Dicke von etwa 40 nm auszubilden.
Fig. 3 zeigt eine Beziehung zwischen der Oxidationszeit und der Dicke des ausgebildeten MoO₃-Filmes. Die Kurven (a), (b) und (c) zeigen die Abhängigkeit der Dicke des MoO₃-Filmes von der Oxidationszeit bei Filmbildungstemperaturen von 300° C, 320° C und 350° C. Es ist zu beachten, daß es wichtig ist, die Dicke des MoO₃-Filmes genau zu kontrollieren bzw. zu steuern, um die Dicke einer später auszubildenden inneren SiO₂-Schicht 5 kontrollieren bzw. steuern zu können, da die Dicke der inneren SiO₂-Schicht 5, wie nachstehend erläutert, von der Dicke der durch Umwandlung des MoO₃-Filmes erhaltenen MoO₂-Schicht abhängt. Fig. 3 zeigt, daß die Dicke des MoO₃-Filmes genau kontrolliert werden kann.
Das vorstehende erste Verfahren der MoO₂-Ausbildung ist dem zweiten Verfahren überlegen hinsichtlich der Steuerung der Dicke des MoO₂-Filmes und hinsichtlich der Verhinderung einer zu tiefen Sauerstoff-Diffusion in die Mo-Schicht. Wenn Sauerstoff in die Mo-Schicht diffundiert, bewirkt diese Diffusion nachteiligerweise eine große Volumenschrumpfung der MoO₂-Schicht bei einer nachher auszuführenden Reduktion des MoO₂.
Danach wird eine Siliciumschicht (Si-Schicht) 6 auf der Metalloxidschicht 50 ausgebildet, so daß sich eine Struktur gemäß Fig. 2C ergibt. Als Material für diese Siliciumschicht 6 kann sowohl polykristallines Silicium (Polysilicium) als auch amorphes Silicium verwendet werden. Bei diesem Beispiel wird die Siliciumschicht aus Polysilicium mit einer Dicke von 350 nm durch Niederschlagen mittels Elektronenstrahl ausgebildet. Um den Widerstand der Siliciumschicht 6 zu erniedrigen, wird eine Verunreinigung, wie As, in die Siliciumschicht 6 ionenimplantiert. Die Siliciumschicht 6 aus Polysilicium kann auch mittels eines anderen Verfahrens, beispielsweise eines CVD-Verfahrens, ausgebildet werden. Die vorstehende Verunreinigung kann auch während der Ausbildung der Siliciumschicht 6 zugefügt werden. Die Konzentration der Verunreinigung in der Siliciumschicht 6 aus Polysilicium kann entsprechend der Verwendung des Polysilicium in geeigneter Weise gewählt werden.
Danach wird die in Fig. 2C dargestellte Struktur in einer Atmosphäre aus Wasserstoffgas oder einem mit Wasserstoffgas gemischten inerten Gas, wie Stickstoffgas, geglüht. Dabei wird die Metalloxidschicht 50 reduziert und gleichzeitig die Siliciumschicht 6 von der Seite der hochschmelzenden Metallschicht 4 her intern oxidiert, so daß die in Fig. 2D dargestellte Struktur ausgebildet wird, die zwischen der Metallschicht 4 und der Siliciumschicht 6 eine innere SiO₂-Schicht 5 aufweist. Die innere SiO₂-Schicht 5 wird über die gesamte Oberfläche der hochschmelzenden Metallschicht 4 ausgebildet.
Da die Metalloxidschicht 50 aus MoO₂ als Quelle zum Liefern des Sauerstoffs zur Oxidation der Siliciumschicht 6 dient, tritt die innere Oxidation der Siliciumschicht 6 selektiv nur in denjenigen Bereichen der Siliciumschicht 6 auf, die mit der Metalloxidschicht 50 in Kontakt steht.
Bei diesem Beispiel wird das Glühen 60 Minuten lang in Wasserstoffatmosphäre bei 1000° C durchgeführt, um MoO₂ in Mo zu reduzieren, und gleichzeitig die innere SiO₂-Schicht 5 mit einer Dicke von etwa 70 nm auszubilden. Die Glühbedingungen, also eine Temperatur von 1000° C und 60 Minuten Glühzeit bei diesem Beispiel, liefern zufriedenstellende Ergebnisse. Die innere SiO₂-Schicht 5 kann durch Verwendung einer Phosphin(PH₃) enthaltenden Glühatmosphäre im Phosphorglas verglast werden.
Bei diesem Beispiel wird die innere SiO₂-Schicht in einer 100% Wasserstoff enthaltenden Wasserstoffatmosphäre ausgebildet; die Atmosphäre muß jedoch nicht 100% Wasserstoff enthalten. Wenn der Wasserstoffanteil in der Atmosphäre verringert wird, wird die Ausbildungsgeschwindigkeit der inneren SiO₂-Schicht erniedrigt. Es hat sich gezeigt, daß die innere SiO₂-Schicht auch dann ausgebildet wird, wenn der Wasserstoffgehalt der Atmosphäre nur etwa 10% beträgt.
Die Änderung der inneren Struktur durch MoO₂-Reduktion und innere Si-Oxidation wird anhand der Fig. 4A und 4B erklärt, die die mittels Auger-Elektronenspektroskopie untersuchten Tiefenprofile der einzelnen Bestandteile hinsichtlich der in Fig. 2C dargestellten Struktur vor der Ausbildung der inneren SiO₂-Schicht bzw. der in Fig. 2D gezeigten Struktur nach Ausbildung der inneren SiO₂-Schicht darstellen. Die Tiefenprofile der einzelnen Bestandteile reichen von der Oberfläche der Siliciumschicht 6 bis zum Substrat 2 und sind in Abhängigkeit von der Sputterzeit aufgetragen, die der von der Oberfläche der Siliciumschicht 6 aus gesehenen Tiefe entspricht. Die Kurven (a), (b) und (c) stellen Silicium, Sauerstoff und Mo dar.
Fig. 4A zeigt klar die Ausbildung der MoO₂-Schicht auf der Mo-Schicht und der Polysilicium-Schicht auf der MoO₂-Schicht. Ein Vergleich der Fig. 4B mit Fig. 4A zeigt, daß das die Mittelschicht in Fig. 4A ausbildende MoO₂ in Mo reduziert wurde und daß die innere SiO₂-Schicht mit einer Dicke von etwa 70 nm sich von etwa der Zwischenfläche zwischen dem Polysilicium und der MoO₂-Schicht hin zur Oberfläche des Polysiliciums entwickelt hat.
Fig. 4B zeigt klar, daß das Mo wenig Sauerstoff enthielt, daß Mo während der Ausbildung der inneren SiO₂-Schicht, die in dieser Zeichnung als "SiO₂" dargestellt ist, nicht oxidiert wurde, und daß keine Reaktion zwischen Mo und Si zur Ausbildung einer Silicium-Metall-Verbindung stattfand. Gemäß Fig. 4B weist das Auger-Tiefenprofil der einzelnen Bestandteile sehr scharfe Gradienten in den beiden Bereichen auf, die den Zwischenflächen zwischen der Siliciumschicht aus Polysilicium und der inneren SiO₂-Schicht und zwischen der inneren SiO₂-Schicht und der Mo-Schicht entsprechen, woraus sich entnehmen läßt, daß beide Zwischenflächen sehr homogen und gleichförmig waren.
Die vorstehende Ausbildung der in Fig. 2D gezeigten inneren SiO₂-Schicht 5 durch Glühen der in Fig. 2C gezeigten Struktur in einer Wasserstoff enthaltenden Atmosphäre erfolgt vermutlich nach dem nachstehenden Mechanismus. Zunächst wird MoO₂ gemäß der nachstehenden Reaktion reduziert.
  • MoO₂ + 2H₂ → Mo + 2H₂O
Das während dieser Reaktion ausgebildete H₂O oxidiert die Siliciumschicht, wobei die innere SiO₂-Schicht 5 ausgebildet wird. Da MoO₂ als Sauerstoffquelle dient, wird die innere SiO₂-Schicht 5 über die gesamte Oberfläche der aus Mo bestehenden hochschmelzenden Metallschicht 4 ausgebildet. Der Anteil des Wasserstoffs in der Glühatmosphäre sollte für die vorstehende Reduktionsreaktion zumindest hinreichend groß sein. Die Menge des in der Reduktionsreaktion erzeugten H₂O ist nach oben begrenzt auf eine Menge, die der im MoO₂ enthaltenden Sauerstoffmenge entspricht. Es ist deshalb zu beachten, daß die höchstens erreichbare Dicke der inneren SiO₂-Schicht 5 von der Dicke der MoO₂-Schicht bestimmt ist.
Die Qualität der auf die vorstehende Weise ausgebildeten inneren SiO₂-Schicht 5 wurde mit verschiedenen Methoden untersucht. Die Ergebnisse werden nachstehend erläutert. Die chemische Zusammensetzung der inneren SiO₂-Schicht 5 wurde mittels Röntgenstrahl-Elektronenspektroskopie (XPS) untersucht. Dabei hat sich gezeigt, daß die Si(2p)-Bindungsenergie des in der Schicht enthaltenen Siliciums 103,3 eV beträgt, was im wesentlichen der Si(2p)-Bindungsenergie von 103,4 eV von in einem durch herkömmliche thermische Oxidation von Silicium ausgebildeten SiO₂-Film enthaltenem Silicium entspricht. Die chemische Zusammensetzung der inneren SiO₂-Schicht 5 dürfte deshalb fast die gleiche sein wie diejenige eines herkömmlichen, durch thermische Oxidation hergestellten SiO₂-Filmes.
Die Ätzgeschwindigkeit der inneren SiO₂-Schicht 5 in verdünnter Flußsäure (Verhältnis von Fluorwasserstoff zu Wasser = 3 : 100 Volumanteile) wurde als 12 nm/min. ermittelt, was im wesentlichen der Ätzgeschwindigkeit von 10,9 nm/min. des herkömmlichen, durch thermische Oxidation hergestellten SiO₂-Filmes in Flußsäure derselben Verdünnung entspricht.
Auf der inneren SiO₂-Schicht 5 wurde eine Zweischichtenelektrode aus Polysilicium und Al mit einer Größe von 500 µm × 500 µm ausgebildet. Danach wurden die Durchschlagspannung und der Leckstrom der inneren SiO₂-Schicht 5 untersucht. Die Durchschlagspannung beträgt etwa 10⁶ V/cm und der Leckstrom weniger als 10-12A. Diese Werte entsprechen im wesentlichen denjenigen des herkömmlichen, thermisch oxidierten SiO₂-Filmes.
Aus den Ergebnissen der vorstehenden Untersuchungen ist zu schließen, daß die Qualität der inneren SiO₂-Schicht 5 im wesentlichen derjenigen eines herkömmlichen, durch thermische Oxidation hergestellten SiO₂-Filmes entspricht.
Wie vorstehend ausgeführt, kann die innere SiO₂-Schicht 5 mit ausgezeichneten Isolationseigenschaften in vorteilhafter Weise und leicht auf der Oberfläche der hochschmelzenden Metallschicht 4 ausgebildet werden. Zusätzlich findet die Ausbildung der inneren SiO₂-Schicht 5 homogen und gleichförmig sowie selektiv nur auf der Oberfläche der Metallschicht 4 statt, da die Oxidation des Siliciums in der Zwischenfläche der Siliciumschicht 6 durch H₂O bewirkt wird, das durch die Reduktionsreaktion der gleichförmig auf der Oberfläche der hochschmelzenden Metallschicht 4 ausgebildeten Schicht 50 aus dem Oxid des hochschmelzenden Metalls erzeugt wird.
Beispiel 2
Die innere SiO₂-Schicht 5 muß bei einem Halbleiterbauelement nicht notwendigerweise die gesamte Oberfläche der hochschmelzenden Metallschicht 4 bedecken. Die innere SiO₂-Schicht 5 kann beispielsweise eine Struktur aufweisen, bei der die Siliciumschicht 6 mittels eines in der inneren SiO₂-Schicht 5 ausgebildeten Durchgangsloches 8 mit der Metallschicht 4 in Kontakt steht, wie in Fig. 5 dargestellt.
Eine derartige Struktur kann erzielt werden durch Ausbildung des Durchgangsloches 8 in einem Bereich der Metalloxidschicht 50 mittels bekannter photolithographischer und Ätz-Techniken, nach dem die Schritte zur Ausbildung der in den Fig. 2A und 2B gezeigten Strukturen durchgeführt sind. Danach wird die Struktur gemäß Fig. 5 mittels der gleichen Verfahrensschritte ausgebildet, wie sie zur Erzielung der in den Fig. 2C und 2D gezeigten Strukturen aufeinanderfolgend verwendet werden.
Beispiel 3
Bei einem Halbleiterbauelement weist die Basis 1, auf der die Metallschicht 4 ausgebildet werden soll, nicht notwendigerweise die Isolierschicht 3 auf dem Substrat 2 auf. Die Basis 1 kann aus mehreren Schichten zusammengesetzt sein, wie sie im Verlauf der Herstellung eines Halbleiterbauelementes ausgebildet werden.
Im Ausführungsbeispiel nach Fig. 8 weist die Basis 1 das Substrat 2, eine Isolierschicht 9, wie einen SiO₂-Film, eine Leiterschicht 10 aus Polysilicium oder Metall und die Isolierschicht 3 mit einem Durchgangsloch 60 auf, die in der vorstehenden Reihenfolge angeordnet sind. Auf die in Fig. 6 gezeigte Basis 1 werden aufeinanderfolgend die gleichen Verfahrensschritte angewandt, wie sie zur Ausbildung der in den Fig. 2A und 2B gezeigten Strukturen verwendet werden; danach wird das Durchgangsloch 8 in derselben Weise ausgebildet wie im Falle der Ausbildung der in Fig. 5 gezeigten Struktur. Die in Fig. 7 gezeigte Struktur wird mittels der gleichen Verfahrensschritte ausgebildet, wie sie zur Erzielung der in den Fig. 2C und 2D gezeigten Strukturen aufeinanderfolgend verwendet werden. Bei dieser Struktur steht die Metallschicht 4 mittels der Durchgangslöcher 8 bzw. 60 sowohl mit der Siliciumschicht 6 als auch mit der Leiterschicht 10 in Kontakt.
Die vorstehenden Beispiele zeigen zum leichteren Verstehen der vorliegenden Erfindung Ausführungsformen, bei denen die hochschmelzende Metallschicht eine ebene Oberfläche aufweist. Das Verfahren ist jedoch auch vorteilhaft bei der selektiven Ausbildung einer inneren SiO₂-Schicht als Isolierschicht nur auf der Oberfläche einer hochschmelzenden Metallschicht mit einem rechtwinkligen Abschnitt oder mit einem Stufenabschnitt mit scharfer Kante. Die nachfolgenden Beispiele zeigen ein Halbleiterbauelement mit einem derartigen stufenförmigen Abschnitt.
Beispiel 4
Das in Fig. 8 gezeigte Halbleiterbauelement weist eine innere SiO₂-Schicht 5 auf, die selektiv nur auf der Oberfläche einer hochschmelzenden Metallschicht 4 mit stufenförmigem Abschnitt ausgebildet ist.
Die Siliciumschicht 6 ist derart ausgebildet, daß sie die gesamte Oberfläche der inneren SiO₂-Schicht 5 bedeckt.
Bei der Herstellung des Halbleiterbauelementes der in Fig. 8 dargestellten Art wird zunächst die in Fig. 2A gezeugte Struktur erzeugt. Diese Struktur wird derart weiter bearbeitet, daß die Metallschicht 4 eine vorher bestimmte Form aufweist, beispielsweise einen rechteckigen Querschnitt, wie in Fig. 9A dargestellt. Nachfolgend werden die gleichen Verfahrensschritte, wie sie zur Ausbildung der in den Fig. 2B, 2C und 2D gezeigten Strukturen verwendet werden, nacheinander durchgeführt, um die in den Fig. 9B, 9C und 8 gezeigten Strukturen herzustellen.
Beispiel 5
Das unter Verwendung des Verfahrens hergestellte Halbleiterbauelement kann eine Struktur aufweisen, bei der die Siliciumschicht 6 nur einen Teil der gesamten Oberfläche der Schicht 5 aus innerlich oxidiertem Silicium bedeckt, wie in Fig. 10 dargestellt. Eine derartige Struktur kann dadurch erzielt werden, daß die in Fig. 8 gezeigte Struktur weiter bearbeitet wird.
Bei einer weiteren Ausführungsform des Halbleiterbauelementes weist das Bauelement einen stufenförmigen Abschnitt aus hochschmelzendem Metall auf, auf dem die Metalloxidschicht 50 aus MoO₂ ausgebildet wird, wie in Fig. 9C gezeigt. Danach folgt das gleiche Verfahren, wie es zur Erzielung der in Fig. 8 gezeigten Struktur verwendet wird, so daß die innere SiO₂-Schicht 5 selektiv nur an der Zwischenfläche in einem Bereich ausgebildet wird, in dem die Siliciumschicht 6 die Metalloxidschicht 50 bedeckt, während die nicht von der Siliciumschicht 6 bedeckte Metalloxidschicht 50 im übrigen Bereich reduziert wird, um den vorspringenden Abschnitt aus hochschmelzendem Metall auszubilden.
Beispiel 6
Bei den vorstehenden Beispielen wird das gesamte MoO₂ während der Ausbildung der inneren SiO₂-Schicht reduziert. Es kann aber auch nur ein Teil des MoO₂ reduziert werden, während gleichzeitig die Siliciumschicht 6 oxidiert wird, um die innere SiO₂-Schicht 5 auszubilden.
Wenn bei dem mit Bezug auf die Fig. 2A bis 2D erläuterten Beispiel 1 die Siliciumschicht 6 aus polykristallinem Silicium dünn ist, beispielsweise eine Dicke von 150 nm aufweist, können Schwierigkeiten auftreten, wenn eine relativ dicke innere SiO₂-Schicht an der Grenzfläche zwischen Mo und polykristallinem Si ausgebildet wird. Der Grund für die Schwierigkeiten liegt vermutlich darin, daß aufgrund der geringen Dichte der Siliciumschicht 6 das im Verlauf der Ausbildung der inneren SiO₂-Schicht erzeugte H₂O leicht durch Defekte, wie Löcher und Korngrenzen in der Siliciumschicht 6, entweichen kann. Um diese Probleme zu lösen, kann auf der Siliciumschicht 6 nach Erzielen der in Fig. 2C gezeigten Struktur ein SiO₂-Film 70 ausgebildet werden, wodurch die in Fig. 11A gezeigte Struktur hergestellt wird, und danach wird das gleiche Verfahren durchgeführt, wie es zum Erzielen der in Fig. 2D gezeigten Struktur verwendet wird. Auf diese Weise wird eine Struktur hergestellt, wie sie in Fig. 11B dargestellt ist. Der SiO₂-Film 70 kann entweder belassen oder entfernt werden.
Die Fig. 12A und 12B zeigen im Vergleich die Tiefenprofile der einzelnen Bestandteile einer durch Ausbilden der inneren SiO₂-Schicht erhaltenen Struktur ohne die SiO₂-Schicht 70 und einer durch Ausbilden einer inneren SiO₂-Schicht (in der Zeichnung als "SiO₂" dargestellt) erhaltenen Struktur mit der SiO₂-Schicht 70. Die Tiefenprofile wurden mittels Analyse durch Auger-Elektronenspektroskopie ermittelt. Die Siliciumschicht 6 besteht bei diesem Beispiel aus mittels einer Elektronenstrahl- Niederschlagungsmethode ausgebildetem Polysilicium mit einer Dicke von 110 nm. Die SiO₂-Schicht 70 mit 40 nm Dicke wurde durch thermische Oxidation der Siliciumschicht in deren Oberflächenbereich ausgebildet. Jedes der Tiefenprofile der einzelnen Bestandteile zeigt die Verteilung des jeweiligen Elementes von der Oberfläche der Siliciumschicht 6 bzw. der SiO₂-Schicht 70 bis hin zum Substrat 2. Die Fig. 12B zeigt im Vergleich mit Fig. 12A, daß die innere SiO₂-Schicht (in der Zeichnung als "SiO₂" bezeichnet) mit verhältnismäßig großer Dicke ausgebildet wird und daß die jeweiligen zwischen dem Polysilicium und der inneren SiO₂-Schicht bzw. zwischen der inneren SiO₂-Schicht und Mo ausgebildeten Grenzflächen im Falle der Struktur mit der SiO₂-Schicht 70 homogen und gleichförmig sind. Es bestätigt sich auch, daß während der Ausbildung der SiO₂-Schicht 70 durch thermische Oxidation Mo nicht oxidiert wurde.
Unabhängig von der Dicke der Siliciumschicht 6 aus Polysilicium kann durch die auf der Oberfläche des Polysilicium ausgebildete SiO₂-Schicht die Bildung der inneren SiO₂-Schicht besser gesteuert werden, da die Qualität des Filmes aus Polysilicium die Ausbildung der inneren SiO₂-Schicht durch das Aufbringen der SiO₂-Schicht 70 nicht mehr beeinflußt.
Andere Gegenmaßnahmen zum Vermeiden von Defekten oder Problemen aufgrund der dünnen Siliciumschicht 6 verwenden die vorteilhaften Wirkungen der Maßnahmen, die Oberfläche der Siliciumschicht 6 amorph auszubilden oder diese Siliciumschicht 6 mit einem dichten Film zu bedecken. Insbesondere kann ein Film aus durch CVD-Verfahren aufgebrachtem SiO₂ oder aus Siliciumnitrid auf der Oberfläche der Siliciumschicht 6 niedergeschlagen werden. Der Oberflächenbereich der Siliciumschicht 6 kann auch direkt nitriert werden.
Wie vorstehend erläutert, kann, falls MoO₃ als Metalloxidschicht 50 verwendet wird, ein nachteiliges Ablösen des MoO₃ beim späteren Glühen auftreten. Im Hinblick darauf müssen die Bedingungen der Ausbildung der SiO₂-Schicht 70 auf dem Polysilicium durch thermische Oxidation sorgfältig gewählt werden, so daß kein Sauerstoff durch Defekte, wie Löcher, und durch Bereiche der Siliciumschicht 6 mit schlechter Kristallbildung in die Metalloxidschicht 50 aus MoO₂ diffundieren kann, was zur nachteiligen Ausbildung von MoO₃ führen würde. In dieser Hinsicht sind CVD- oder Sputter-Verfahren vorteilhafter als thermische Oxidation als Verfahren zur Ausbildung einer SiO₂-Schicht auf der Oberfläche des Polysilicium, da die erstgenannten Verfahren ohne Einflüsse auf die Qualität der Siliciumschicht 6 aus Polysilicium bei niedrigeren Temperaturen durchgeführt werden können.
Die unter Verwendung des erfindungsgemäßen Verfahrens herzustellenden Halbleiter-Bauelemente sind nicht auf die vorstehenden Beispiele beschränkt. In der vorstehenden Beschreibung der bevorzugten Ausführungsformen wird hauptsächlich Mo als hochschmelzendes Metall verwendet. Es kann aber jedes hochschmelzende Metall verwendet werden, das durch Glühen in einer Wasserstoff enthaltenden Atmosphäre reduziert werden kann. Die meisten hochschmelzenden Metalle, wie Ta, W, Ti sind deshalb verwendbar. Bei Verwendung von Ti als hochschmelzendes Metall läuft die Reduktion von Ti und die Ausbildung von SiO₂ nur langsam ab (vgl. J. Appl. Phys., Bd. 53, 1982, S. 6308).
Beispiel 7
Fig. 13 zeigt eine als MISFET ausgebildete Ausführungsform eines Halbleiter-Bauelementes. Ein Substrat 11, beispielsweise ein einkristallines Siliciumsubstrat vom p-Typ mit einem spezifischen elektrischen Widerstand von etwa 3 Ω cm, weist eine Source-Zone 12 und eine Drain-Zone 13 auf, und jede Zone weist eine Oberflächenkonzentration von 2 × 1020 cm-3 an n-Verunreinigungen und eine Dicke von 0,25 µm auf. Auf dem Substrat 11 sind eine Gate-Oxidschicht 14 und darauf eine Gate-Elektrode 15 angeordnet, die als Schicht aus einem hochschmelzenden Metall, wie Mo, mit 0,3 µm Dicke ausgebildet ist. Die Gate-Elektrode 15 weist eine vorherbestimmte Form auf, beispielsweise einen rechteckigen Querschnitt. Eine Siliciumoxidschicht (SiO₂-Schicht) 16 mit 70 nm Dicke wird durch innere Oxidation einer als Source-Elektrode 18 und als Drain-Elektrode 19 verwendbaren Siliciumschicht ausgebildet. In der Gate-Oxidschicht 14 sind Kontaktlöcher 17 ausgebildet, die mit der Gate-Elektrode 15 über die innere SiO₂-Schicht 16 ausgerichtet sind. Die Source- und Drain-Elektroden 18 und 19 in Form von Siliciumschichten sind mittels der Kontaktlöcher 17 in Kontakt mit der Source-Zone 12 bzw. der Drain-Zone 13 angeordnet. Die die Source- und Drain-Elektroden 18 und 19 ausbildenden Siliciumschichten können aus Polysilicium oder amorphem Silicium hergestellt sein und können beispielsweise eine Dicke von 0,35 µm und eine Verunreinigungskonzentration von etwa 1021 cm-3 aufweisen.
Dieser MISFET kann eine kleine Baulementengröße aufweisen, und seine Struktur ist zum Erzielen von Bauelementen mit hoher Packungsdichte im Vergleich zu Bauelementen geeignet, die durch CVD-Verfahren aufgebrachte SiO₂-Schichten verwenden, da die Gate-Elektrode 15 und die Kontaktlöcher 17 miteinander über die dünne innere SiO₂-Schicht 16 ausgerichtet sind, die eine Dicke von y aufweist und die selektiv nur auf der Oberfläche der Gate-Elektrode 15 ausgebildet ist.
Darüber hinaus kann die Arbeitsgeschwindigkeit des Halbleiter- Bauelementes erhöht werden, da der Abstand y zwischen der Gate-Elektrode 15 und dem Kontaktloch verringert werden kann.
Der MISFET gemäß Fig. 13 weist verbesserte Isolationseigenschaften zwischen der Gate-Elektrode 15 und der Source-Elektrode 18 oder der Drain-Elektrode 19 auf, da die innere SiO₂-Schicht 16 im wesentlichen die gleiche Qualität, einschließlich der Durchschlagsfestigkeit, aufweist, wie ein durch thermische Oxidation hergestellter SiO₂-Film.
Beispiel 8
Fig. 14 zeigt eine in einer Zweilagen-Gate-Struktur angewandte Ausführungsform eines Halbleiter-Bauelementes. Auf der Gate-Oxidschicht 14 ist eine aus Polysilicium hergestellte Zellenplattenelektrode (cell plate electrode) 20 angeordnet. Auf der Elektrode 20 wird, beispielsweise durch Oxidation von Polysilicium, eine SiO₂-Schicht 21 mit einer Dicke von 0,1 µm ausgebildet. Die aus einer hochschmelzenden Metallschicht ausgebildete Gate-Elektrode 15 ist derart angeordnet, daß sie Teile der Gate-Oxidschicht 14 und der SiO₂-Schicht 21 bedeckt. Auf der Oberfläche der Gate-Elektrode 15 ist eine innere SiO₂-Schicht 16 angeordnet. Eine Siliciumschicht 22 bedeckt einen Teil der inneren SiO₂-Schicht 16 und steht mittels eines Kontaktloches 23 mit einem Bereich 24 im Substrat 11 in Kontakt.
Die vorstehende Zellenplattenelektrode 20 wird als Elektrode mit kapazitivem Bereich verwendet. Bei dem Halbleiter- Bauelement der vorstehenden Struktur ist das Kontaktloch 23 über die innere SiO₂-Schicht 16 selbst mit der Gate-Elektrode 15 ausgerichtet, wie in der Struktur gemäß Fig. 13. Die Zahl der Kontaktlöcher beträgt vorzugsweise 1 pro Gate-Elektrode.
Beispiele 9 und 10
Die Fig. 15 und 16 zeigen weitere Beispiele von unter Verwendung des erfindungsgemäßen Verfahrens herzustellenden Halbleiter-Bauelementen mit einem durch die Gate-Elektrode ausgerichteten Kontaktloch.
Das in Fig. 15 dargestellte Halbleiter-Bauelement (Beispiel 9) weist auf dem Substrat 11 die Gate-Elektrode 15 und die dazwischen angeordnete Gate-Oxidschicht 14 auf. Auf der Oberfläche der Gate-Elektrode 15 ist die innere SiO₂-Schicht 16 ausgebildet. Die Siliciumschicht 22 steht mit dem Bereich 24 des Substrats 11 mittels des Kontaktloches 23 in Kontakt. Das Kontaktloch 23 ist auf einer Seite der Gate-Elektrode 15 angeordnet und mit dieser über die innere SiO₂-Schicht 16 ausgerichtet. Auf der gegenüberliegenden Seite der Gate-Elektrode 15 ist auf der Gate-Oxidschicht 14 eine Zellenplattenelektrode 25 vorgesehen. Die Zellenplattenelektrode 25 besteht aus einer weiteren Siliciumschicht, die von der Siliciumschicht 22 isoliert ist.
Das in Fig. 16 gezeigte Halbleiter-Bauelement (Beispiel 10) weist eine Gate-Elektrode 15 in Form einer hochschmelzenden Metallschicht auf, die auf dem Substrat 11 und der dazwischen angeordneten Gate-Oxidschicht 14 vorgesehen ist, sowie eine Zellenplattenelektrode 26 aus einer weiteren hochschmelzenden Metallschicht, die auf dem Substrat 11 und der dazwischen angeordneten Gate-Oxidschicht 14 vorgesehen ist. Auf den Oberflächen der Gate-Elektrode 15 und der Zellenplattenelektrode 26 sind jeweils innere SiO₂-Schichten 16 ausgebildet. Die Siliciumschicht 22 ist derart angeordnet, daß sie die inneren SiO₂-Schichten 16 und die Gate-Oxidschicht 14 bedeckt. Die Siliciumschicht 22 steht mit dem Bereich 24 im Substrat 11 mittels des Konktaktloches 23 in Kontakt. Das Kontaktloch 23 ist auf einer Seite der Gate-Elektrode 15 angeordnet und mit dieser über die innere SiO₂-Schicht 16 ausgerichtet. Das Substrat 11 weist einen weiteren Bereich 27 auf, der zwischen der anderen Seite der Gate-Elektrode 15 und der Zellenplattenelektrode 26 liegt. Die Schicht 22 muß nicht notwendigerweise sowohl die Gate-Elektrode 15 als auch die Zellenplattenelektrode 26 bedecken; es genügt, daß die Siliciumschicht 22 mit dem Bereich 24 mittels des Kontaktloches 23 in Kontakt steht.
Bei den in den Fig. 14 bis 16 gezeigten Strukturen können das Substrat 11, die Bereiche 24 und 27 und die Siliciumschichten 22 und 25 vom selben Typ sein wie das Substrat 11. Entsprechendes gilt für die Bereiche 12 und 13 und die Siliciumschichten 18 und 19 bei den in der Fig. 13 gezeigten Strukturen.
Die Halbleiter-Bauelemente gemäß den Fig. 14 bis 16 sind zur Herstellung von integrierten Schaltkreisen mit hoher Packungsdichte geeignet, da die Gate-Elektrode 15 und das Kontaktloch 23 miteinander über die dünne innere SiO₂-Schicht 16 ausgerichtet bzw. lediglich durch diese Schicht voneinander getrennt sind. Deshalb kann die Fläche des hergestellten Halbleiter-Bauelementes verringert werden, und das Bauelement ist deshalb ausgezeichnet zur Herstellung integrierter Schaltkreise mit hoher Dichte geeignet. Beispielsweise kann mit dem Verfahren der Abstand zwischen der Gate-Elektrode und dem Kontaktloch so verkürzt werden, daß er um ca. eine Größenordnung kleiner ist als bei herkömmlichen Strukturen, wodurch eine Verringerung der Fläche der Zelle oder des Elementes ermöglicht wird.
Beispiel 11
Ein Beispiel zur Herstellung des in Fig. 13 gezeigten Halbleiter-Bauelementes unter Verwendung des erfindungsgemäßen Verfahrens wird näher mit Bezug auf die Fig. 17A bis 17G erläutert.
Auf dem Substrat 11 aus p-leitendem einkristallinem Silicium wird eine SiO₂-Schicht von 40 nm Dicke ausgebildet, die eine als Gate-Oxidschicht 14 verwendete Isolierschicht darstellt. Auf der Gate-Oxidschicht 14 wird eine hochschmelzende Metallschicht ausgebildet und mittels bekannter photolithographischer Techniken und Ätztechniken zur Gate-Elektrode 15 weiterverarbeitet. Als Ergebnis wird die in Fig. 22A dargestellte Struktur erhalten.
Eine n-leitende Verunreinigung, wie Arsen, wird mit einer Dosierung von 4 × 1015 cm-2 in das Substrat ionenimplantiert, wobei die Gate-Elektrode 15 bei einer Implantationsenergie von 100 keV als Maske verwendet wird. Zur Ausbildung der Source-Zone 12 und der Drain-Zone 13 wird getempert, so daß eine Struktur gemäß Fig. 17B erzielt wird.
Danach wird der Oberflächenbereich der als Gate-Elektrode 15 verwendeten hochschmelzenden Metallschicht oxidiert, um eine Schicht 31 aus einem Oxid eines hochschmelzenden Metalls auszubilden, wobei eine Struktur gemäß Fig. 17C erzielt wird.
Mittels bekannter photolithographischer Techniken wird auf der Struktur gemäß Fig. 17C ein Resist-Muster 32 gemäß Fig. 17D ausgebildet. Das Resist-Muster 32 weist, wie in Fig. 17D dargestellt, Öffnungen 32 a zur Ausbildung der Kontaktlöcher 17 auf. Die Öffnungen 32 a sind derart ausgebildet, daß sie die Gate-Elektrode 15 teilweise überlappen, wie in Fig. 17D dargestellt.
Mittels bekannter Ätztechniken werden die Kontaktlöcher 17 in der Gate-Oxidschicht 14 ausgebildet, wobei das Resistmuster 32 als Maske verwendet wird. Das Resistmuster 32 wird entfernt, wodurch eine Struktur gemäß Fig. 17E erzielt wird.
Danach wird die Siliciumschicht 33 auf der in Fig. 17E gezeigten Struktur ausgebildet. Die Siliciumschicht 33 kann entweder aus polykristallinem Silicium oder amorphem Silicium bestehen.
Die in Fig. 17F gezeigte Struktur wird in einer Wasserstoffgas- Atmosphäre oder einem mit Wasserstoffgas gemischten inerten Gas, wie Stickstoffgas, geglüht, um die innere SiO₂-Schicht 16 auszubilden und die in Fig. 17G gezeigte Struktur zu erzielen.
Danach wird ein Teil der Siliciumschicht 33 über der Gate- Elektrode 15 mittels bekannter photolithographischer Techniken und Ätztechniken entfernt. Die verbleibenden beiden Teile der Siliciumschicht 33 können als Source-Elektrode 18 und Drain-Elektrode 19 in der in Fig. 13 gezeigten MISFET-Struktur dienen.
Beispiel 12
Bei einer anderen Ausführungsform werden die Verfahrensschritte der Ionenimplantation und der Ausbildung der Schicht aus einem Oxid eines hochschmelzenden Metalls gegenüber dem Verfahren von Beispiel 11 in umgekehrter Reihenfolge durchgeführt. Die Struktur wird gemäß Fig. 17A zunächst dem Verfahrensschritt der Ausbildung einer Metalloxidschicht unterworfen, wodurch die in Fig. 18A gezeigte Struktur mit der Schicht 31 aus einem Oxid eines hochschmelzenden Metalles erhalten wird, und danach wird durch Ionenimplantation eine Verunreinigung eingebracht und die in Fig. 18B gezeigte Struktur hergestellt. Danach werden nacheinander die gleichen Verfahrensschritte durchgeführt, wie sie zur Herstellung der in den Fig. 17B bis 17G gezeigten Strukturen verwendet werden.
Gemäß dieser Änderung verhindert die zunächst auf der hochschmelzenden Metallschicht ausgebildete Metalloxidschicht 31, deren kristalline Ordnung schlecht ist, in wirksamer Weise, daß die Ionenimplantation in die Gate-Elektrode 15 eindringt, so daß eine Kanalbildung wirksam verhindert wird.
Beispiel 13
Bei einer weiteren Ausführungsform des Verfahrens von Beispiel 11 werden die beiden Verfahrensschritte der Ausbildung der Metalloxidschicht und der Ausbildung des Kontaktloches in umgekehrter Reihenfolge durchgeführt, so daß nacheinander die in den Fig. 19A und 19B gezeigten Strukturen hergestellt werden. Die in Fig. 19B gezeigte Struktur wird danach dem Verfahrensschritt der Ausbildung einer Schicht aus einem Oxid eines hochschmelzenden Metalls unterzogen und die in Fig. 19C gezeigte Struktur mit einer Metalloxidschicht 31 hergestellt.
Im Verlauf der Ausbildung der Metalloxidschicht wird ein Abschnitt des Substrats 11, der durch das Kontaktloch 17 freigelegt ist, teilweise oxidiert. Da jedoch in diesem Fall die Oxidationstemperatur lediglich etwa 300° C beträgt, ist die Dicke einer im freigelegten Bereich des Substrats 11 ausgebildeten SiO₂-Schicht im wesentlichen die gleiche wie die auf Silicium natürlich vorkommende Oxidschicht. Deshalb kann eine derartige SiO₂-Schicht durch leichtes Ätzen mit verdünnter Flußsäure entfernt werden, ohne daß die Dicke der Gate-Oxidschicht 14 wesentlich abnimmt; auf diese Weise wird die in Fig. 19C gezeigte Struktur hergestellt. Zudem ist MoO₂ hinreichend widerstandsfähig gegen verdünnte Flußsäure.
Danach werden nacheinander die gleichen Verfahrensschritte wie zur Herstellung der in den Fig. 17F und 17G gezeigten Strukturen durchgeführt und die gleiche Struktur, wie in Fig. 13 gezeigt, hergestellt.
Beispiel 14
In Beispiel 13 wurde das Verfahren zur Herstellung eines Halbleiter-Bauelementes mit zwei Kontaktlöchern pro Gate-Elektrode erläutert. In Beispiel 14 wird das Verfahren zur Herstellung des in Fig. 13 gezeigten Halbleiterbauelementes mit einem Kontaktloch pro Gate-Elektrode mit Bezug auf die Fig. 21A bis 21G näher erläutert.
Polysilicium, das die Zellenplattenelektrode 20 ausbilden soll, wird auf das Substrat 11 aus p-leitendem einkristallinem Silicium aufgebracht, wobei dazwischen die Gate-Oxidschicht 14 angeordnet ist. Die polykristalline Siliciumschicht wird derart behandelt, daß auf der polykristallinen Siliciumschicht eine Isolierschicht, wie die SiO₂-Schicht 21, ausgebildet wird. Die hochschmelzende Metallschicht 15 bedeckt sowohl die Gate-Oxidschicht 14 als auch die SiO₂-Schicht 21. Die hochschmelzende Metallschicht wird derart ausgebildet, daß sie die stufenförmigen Abschnitte der Zellenplattenelektrode 20 bedeckt. Auf diese Weise wird die in Fig. 21A gezeigte Struktur hergestellt. Die in Fig. 21A gezeigte Struktur wird im wesentlichen den gleichen Verfahrensschritten unterzogen, wie sie nacheinander zur Herstellung der in den Fig. 17B bis 17G gezeigten Strukturen verwendet werden, wodurch nacheinander die in den Fig. 21B bis 21G gezeigten Strukturen hergestellt werden. Dieses Beispiel unterscheidet sich von Beispiel 11 lediglich dadurch, daß im Substrat nur ein Verunreinigungsbereich 24 durch Ionenimplantation ausgebildet wird (Fig. 21B) und daß deshalb nur ein Kontaktloch pro Gate-Elektrode 15 in diesem Beispiel ausgebildet wird. Die Siliciumschicht 22 der in Fig. 21G gezeigten Struktur kann gegebenenfalls zur Ausbildung der in Fig. 14 gezeigten Struktur bearbeitet werden.
Beispiel 15
Das Verfahren zur Herstellung des in Fig. 15 gezeigten Halbleiterbauelementes mit einem Kontaktloch pro Gate-Elektrode wird nachstehend mit Bezug auf die Fig. 27A bis 22G erläutert.
Die in Fig. 22A gezeigte Struktur, die der in Fig. 17A gezeigten Struktur entspricht, wird den gleichen Verfahrensschritten zur Ausbildung der Metalloxidschicht unterzogen, wie sie zur Herstellung der in Fig. 17C gezeigten Struktur verwendet werden; auf diese Weise wird die in Fig. 22B gezeigte Struktur hergestellt. Diese Struktur wird danach nacheinander im wesentlichen den gleichen Verfahrensschritten unterzogen, wie sie zur Herstellung der in den Fig. 17D bis 17F gezeigten Strukturen verwendet werden, um nacheinander die in den Fig. 22C bis 22E gezeigten Strukturen herzustellen. Der einzige Unterschied zwischen Beispiel 11 und diesem Beispiel 15 liegt darin, daß in diesem Beispiel nur ein Kontaktloch pro Gate-Elektrode 15 ausgebildet wird.
Danach wird die in Fig. 22E gezeigte Struktur in einer inerten Gasatmosphäre geglüht, um die Diffusion einer Verunreinigung der Siliciumschicht 22 in das Substrat 11 zu bewirken. Als Ergebnis wird die in Fig. 22F gezeigte Struktur mit einem konzentrierten Verunreinigungsbereich 24 im Substrat 11 erhalten. Die in Fig. 22F gezeigte Struktur wird nacheinander den gleichen Verfahrensschritten unterzogen, wie sie zur Herstellung der in den Fig. 17G und 13 gezeigten Strukturen verwendet werden, so daß die in Fig. 22G gezeigte Struktur und schließlich die in Fig. 15 gezeigte Struktur erhalten werden. Ein Teil der Siliciumschicht 22 wird als Zellenplattenelektrode 25 verwendet.
Die Verfahrensschritte der Ausbildung der in Fig. 22F gezeigten Struktur und die Reihenfolge der Verfahrensschritte zur Ausbildung der in Fig. 22G gezeigten Struktur können vertauscht werden.
Beispiel 16
Nachstehend wird das Verfahren zur Herstellung des in Fig. 16 gezeigten Halbleiterbauelementes mit einem Kontaktloch pro Gate-Elektrode und einem Kontaktloch pro Zellenplattenelektrode mit Bezug auf die Fig. 23A bis 23 näher erläutert.
Auf dem Substrat 11 wird die hochschmelzende Metallschicht ausgebildet, wobei dazwischen die Gate-Oxidschicht 14 angordnet ist. Die hochschmelzende Metallschicht wird zur Herstellung der in Fig. 23A gezeigten Struktur bearbeitet, die die Gate-Elektrode 15 und die Zellenplattenelektrode 26 auf dem Substrat 11 und die dazwischen angeordnete Gate-Oxidschicht 14 aufweist. Die in Fig. 23A gezeigte Struktur wird nacheinander im wesentlichen den gleichen Verfahrensschritten unterzogen, wie sie zur Herstellung der in den Fig. 17B bis 17G gezeigten Strukturen verwendet werden, so daß nacheinander die in den Fig. 23B bis 23F und 16 gezeigten Strukturen hergestellt werden.
Dieses Beispiel unterscheidet sich von Beispiel 11 nur darin, daß das Kontaktloch 23 nur an der Seite der Gate-Elektrode 15 ausgebildet wird, die an der der Zellenplattenelektrode abgewandten Seite der Gate-Elektrode 15 liegt.
Das mit Bezug auf die Fig. 21A bis 21G und 14 beschriebene Verfahren gemäß Beispiel 14 und das mit Bezug auf die Fig. 23A bis 23F und 16 beschriebene Verfahren gemäß Beispiel 16 können auch entsprechend denjenigen Verfahren modifiziert werden, die mit Bezug auf die Fig. 18A und 18B, die Fig. 19A bis 19C und die Fig. 20A und 20B beschrieben wurden. Das mit Bezug auf die Fig. 22A bis 22G und 15 beschriebene Verfahren gemäß Beispiel 15 kann ebenfalls entsprechend denjenigen Verfahren modifiziert werden, die mit Bezug auf die Fig. 19A bis 19C und die Fig. 20A und 20B beschrieben wurden.
Wie vorstehend erläutert, wird erfindungsgemäß eine innere SiO₂-Schicht selektiv nur auf der Oberfläche einer hochschmelzenden Metallschicht ausgebildet und weist im wesentlichen die gleiche Qualität auf wie übliche, durch thermische Oxidation hergestellte SiO₂-Schichten. Im Zusammenhang mit diesem Vorteil werden auch die nachstehenden Vorteile erzielt:
  • (1) Die Gate-Elektrode und das Kontaktloch können über die dazwischen angeordnete innere SiO₂-Schicht miteinander ausgerichtet angeordnet werden, beispielsweise nur durch die Dicke der inneren SiO₂-Schicht voneinander getrennt bzw. um sie versetzt, so daß ein Halbleiterbauelement zur Herstellung integrierter Schaltkreise mit hoher Integrationsdichte hergestellt werden kann.
  • (2) Auf Grund des geringen Abstands zwischen der Gate-Elektrode und dem Kontaktloch kann ein sehr schnelles Halbleiterbauelement hergestellt werden.
  • (3) Die innere SiO₂-Schicht hat auch bei dünner Ausbildung ausgezeichnete Isolationseigenschaften.
  • (4) Die innere SiO₂-Schicht wird, nachdem die Gate-Elektrode mit der Siliciumschicht bedeckt ist, durch gleichmäßige Oxidation der Siliciumschicht nur an der Grenzfläche zur hochschmelzenden Metallschicht ausgebildet, so daß ein Halbleiter-Bauelement ohne Kurzschluß und ohne Unterbrechung mit hoher Ausbeute hergestellt werden kann.
  • (5) Die innere SiO₂-Schicht ist homogen und gleichförmig ausgebildet, ohne Überhängen oder Vorspringen, bei stufenförmigen Abschnitten
  • (6) Eine Mehrlagen-Verdrahtungsstruktur kann einfach hergstellt werden.
  • (7) Die innere SiO₂-Schicht und die Metalloxidschicht aus dem Oxid eines hochschmelzenden Metalls sind widerstandsfähig gegen Behandlung mit Säure, so daß die Oberfläche des Elements im Verlauf des Verfahrens leicht durch Behandlung mit Säure gereinigt werden kann, auch wenn bei einem Zwischenschritt des Verfahrens die innere SiO₂- Schicht und/oder die Metalloxidschicht eine ungeschützte Lage aufweisen.

Claims (5)

1. Verfahren zur Herstellung einer Siliciumoxidschicht auf einer hochschmelzenden Metallschicht, bei dem auf einer Basis die hochschmelzende Metallschicht aufgebracht und anschließend die Siliciumoxidschicht ausgebildet wird, dadurch gekennzeichnet,
  • a) daß nach dem Aufbringen der hochschmelzenden Metallschicht auf deren freier Oberfläche eine Metalloxidschicht aus einem Oxid des hochschmelzenden Metalls ausgebildet wird,
  • b) daß anschließend eine Siliciumschicht aus Polysilicium oder amorphen Silicium auf die Metalloxidschicht aufgebracht wird, und
  • c) daß anschließend die derart hergestellte Struktur in einer Wasserstoff enthaltenden Atmosphäre geglüht wird zur Ausbildung der Siliciumoxidschicht an den Grenzflächen zwischen der hochschmelzenden Metallschicht und der Siliciumschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Verfahrensschritt a) die folgenden Teilschritte aufweist:
  • a₁) Oxidieren der Oberfläche der hochschmelzenden Metallschicht in einer Sauerstoff enthaltenden Atmosphäre bei niedriger Temperatur, und
  • a₂) Glühen der so hergestellten Struktur in einer inerten Gasatmosphäre bei hoher Temperatur zur Ausbildung der Metalloxidschicht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Verfahrensschritt a) die Oberfläche der hochschmelzenden Metallschicht in einer Atmosphäre aus einem mit Sauerstoff gemischten inerten Gas oxidiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen den Verfahrensschritten b) und c) auf der Oberfläche der Siliciumschicht eine SiO₂-Schicht ausgebildet wird.
5. Verwendung der mit dem Verfahren nach einem der Ansprüche 1 bis 4 hergestellten Siliciumoxidschicht bei der Herstellung von Halbleiterbauelementen.
DE19833311635 1982-03-31 1983-03-30 Halbleiterbauelement und verfahren zu dessen herstellung Granted DE3311635A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5138382A JPS5941869A (ja) 1982-03-31 1982-03-31 半導体装置の製法
JP5138282A JPS58175869A (ja) 1982-03-31 1982-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3311635A1 DE3311635A1 (de) 1983-10-13
DE3311635C2 true DE3311635C2 (de) 1988-09-22

Family

ID=26391919

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833311635 Granted DE3311635A1 (de) 1982-03-31 1983-03-30 Halbleiterbauelement und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (1) US4557036A (de)
DE (1) DE3311635A1 (de)
FR (1) FR2524709B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4325706C2 (de) * 1992-07-31 2002-08-29 Toshiba Kawasaki Kk Verfahren zur Herstellung einer Halbleiteranordnung

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116571A (ja) * 1984-07-03 1986-01-24 Ricoh Co Ltd 半導体装置の製造方法
JPH0628315B2 (ja) * 1984-12-24 1994-04-13 株式会社日立製作所 半導体装置
US5296405A (en) * 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
EP0211634B1 (de) * 1985-08-02 1994-03-23 Sel Semiconductor Energy Laboratory Co., Ltd. Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
JP2910064B2 (ja) * 1989-07-06 1999-06-23 ソニー株式会社 半導体装置の製造方法
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
US5012306A (en) * 1989-09-22 1991-04-30 Board Of Regents, The University Of Texas System Hot-carrier suppressed sub-micron MISFET device
US5093275A (en) * 1989-09-22 1992-03-03 The Board Of Regents, The University Of Texas System Method for forming hot-carrier suppressed sub-micron MISFET device
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
US5585288A (en) * 1990-07-16 1996-12-17 Raytheon Company Digital MMIC/analog MMIC structures and process
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
USRE36314E (en) * 1991-03-06 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US6778231B1 (en) 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US5561082A (en) * 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
TW297142B (de) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
CN100367461C (zh) 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
US5633202A (en) * 1994-09-30 1997-05-27 Intel Corporation High tensile nitride layer
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW384412B (en) 1995-11-17 2000-03-11 Semiconductor Energy Lab Display device
TW309633B (de) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
GB2342775B (en) * 1998-07-06 2000-12-27 United Microelectronics Corp Method fabricating local interconnect
US6528856B1 (en) * 1998-12-15 2003-03-04 Intel Corporation High dielectric constant metal oxide gate dielectrics
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6312378B1 (en) * 1999-06-03 2001-11-06 Cardiac Intelligence Corporation System and method for automated collection and analysis of patient information retrieved from an implantable medical device for remote patient care
US6228777B1 (en) 1999-06-08 2001-05-08 Intel Corporation Integrated circuit with borderless contacts
DE10010821A1 (de) * 2000-02-29 2001-09-13 Infineon Technologies Ag Verfahren zur Erhöhung der Kapazität in einem Speichergraben und Grabenkondensator mit erhöhter Kapazität
TW531803B (en) * 2000-08-31 2003-05-11 Agere Syst Guardian Corp Electronic circuit structure with improved dielectric properties
AT4290U1 (de) * 2000-12-27 2001-05-25 Plansee Ag Verfahren zur herabsetzung des spezifischen widerstandes einer elektrisch leitenden schicht
US7144783B2 (en) * 2004-04-30 2006-12-05 Intel Corporation Reducing gate dielectric material to form a metal gate electrode extension

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566517A (en) * 1967-10-13 1971-03-02 Gen Electric Self-registered ig-fet devices and method of making same
GB1244013A (en) * 1967-10-13 1971-08-25 Gen Electric Fabrication of semiconductor devices
US3614829A (en) * 1969-12-08 1971-10-26 Gen Electric Method of forming high stability self-registered field effect transistors
US3679492A (en) * 1970-03-23 1972-07-25 Ibm Process for making mosfet's
US3967981A (en) * 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US4149307A (en) * 1977-12-28 1979-04-17 Hughes Aircraft Company Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
GB2061615A (en) * 1979-10-25 1981-05-13 Gen Electric Composite conductors for integrated circuits
JPS5679449A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Production of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4325706C2 (de) * 1992-07-31 2002-08-29 Toshiba Kawasaki Kk Verfahren zur Herstellung einer Halbleiteranordnung

Also Published As

Publication number Publication date
FR2524709B1 (fr) 1985-12-13
DE3311635A1 (de) 1983-10-13
US4557036A (en) 1985-12-10
FR2524709A1 (fr) 1983-10-07

Similar Documents

Publication Publication Date Title
DE3311635C2 (de)
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE3119886C2 (de)
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2922016A1 (de) Vlsi-schaltungen
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE4321590A1 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE19853684A1 (de) Verfahren zur Herstellung eines Lastwiderstands
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: VOSSIUS, V., DIPL.-CHEM. DR.RER.NAT. TAUCHNER, P., DIPL.-CHEM. DR.RER.NAT. HEUNEMANN, D., DIPL.-PHYS. DR.RER.NAT. RAUH, P., DIPL.-CHEM. DR.RER.NAT., PAT.-ANWAELTE, 8000 MUENCHEN

8328 Change in the person/name/address of the agent

Free format text: TAUCHNER, P., DIPL.-CHEM. DR.RER.NAT. HEUNEMANN, D., DIPL.-PHYS. DR.RER.NAT. RAUH, P., DIPL.-CHEM. DR.RER.NAT., PAT.-ANWAELTE, 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee