DE2616857A1 - Verfahren zur herstellung von halbleiterbauelementen - Google Patents

Verfahren zur herstellung von halbleiterbauelementen

Info

Publication number
DE2616857A1
DE2616857A1 DE19762616857 DE2616857A DE2616857A1 DE 2616857 A1 DE2616857 A1 DE 2616857A1 DE 19762616857 DE19762616857 DE 19762616857 DE 2616857 A DE2616857 A DE 2616857A DE 2616857 A1 DE2616857 A1 DE 2616857A1
Authority
DE
Germany
Prior art keywords
layer
polycrystalline
areas
polycrystalline silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762616857
Other languages
English (en)
Inventor
Motoaki Abe
Teruaki Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2616857A1 publication Critical patent/DE2616857A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

I >ΛΙ I FM I /ί J VV^-a 1 I
IL-H MLLH - M(JLLEH - STEINMEISTER
D-tlüOÜ Mlmchtiii 2.ί D-4ÜOO Bielefeld
IiitU.lralJc! A Siu-kurwail 7
S76P1 15. April 1976
SONY CORPORATION
Tokio/Japan
Verfahren zur Herstellung von Halbleiterbauelementen
Gegenstand der Erfindung ist ein Verfahren zur Herstellung von Halbleiterbauelementen und/oder Halbleiterbauelementegruppen, die insbesondere selektiv mit einer polykristallinen Siliciumschicht überdeckt werden.
Es ist bekannt, die Oberfläche eines Halbleiterbauelements zum Schutz gegen Umgebungseinflüsse mit einer passivierenden Schicht zu überdecken. Als Passivierungsschicht oder Passivierungsfilm werden im allgemeinen SiO2 r Si3NH4 oder reines polykristallines Silicium verwendet. Eine SiO^-Schicht wird verhältnismäßig leicht durch äußere Ionen, beispielsweise Na ,beeinflußt; diese externen
609844/0919
Ionen induzieren eine Inversionsschicht an der Oberfläche des j Substrats, woraus eine schlechte Widerstandsfähigkeit gegen , FeuchtigkeitsGinf lüsse resultiert. Bei einer Si.,N4-Schicht dagegen wird der Überflächenbereich des Siliciums verhältnismäßig leicht verformt oder unterliegt Spannungen aufgrund der ünter- ! schiede im thermischen Ausdehnungskoeffizienten von Si^N, und dem Halbleitersubstrat. Ist das Bauelement dagegen mit reinem ! polykristallinem Silicium insbesondere an den PN-Übergängen bedeckt, so fließen merkliche Leckströme zwischen zwei einen PN-Übergang bildenden Bereichen, wenn dieser im Betrieb in Sperrrichtung gepolt ist.
Bei einem bekannten Aufbau eines Halbleiterbauelements, beispielsweise einem IG-FET (Feldeffekttransistor mit isoliertem Gate), wie er in Fig. 1A gezeigt ist, werden der Source-Bereich und der Drain-Bereich 2 aus hochdotiertem N-leitendem Halbleitermaterial durch Diffusion in einem gemeinsamen P-leitenden Siliciumsubstrat 3 hergestellt. Eine Sauerstoff enthaltende polykristalline Siliciumschicht 4 mit einer Dicke von 5000 A wird durch ein chemisches Dampfniederschlagsverfahren auf dem Substrat 3 erzeugt und auf der Epitaxialschicht 4 erfolgt die Ausbildung einer Si0o-Schicht 5 mit einer Stärke von 5000 8.
Gemäß Fig. 1B wird die als Ätzmaske dienende SiO2-Schicht 5 selektiv nach einer Photoätztechnik geätzt, so daß ein Fenster 6 entsteht.
Durch Bezugshinweis 7 in Fig. IC ist das selektive Ätzen der durch das Fenster 6 freigelegten polykristallinen Schicht 4 angedeutet. Da das polykristalline Silicium 4 und das Siliciumsubstrat gemeinsame chemische Eigenschaften besitzen, ätzt das Ätzmittel sowohl das Substrat 3 als auch die polykristalline Siliciumschicht 4, so daß beim öffnen des Fensters 7 in der polykristallinen Siliciumschicht 4 auch das Substrat 3 leicht angeätzt wird.
Gemäß Fig, 1D wird auf der Oberfläche des im Fenster 7 freiliegenden Substrats 3 ein zur Ausbildung des isolierten Gates geeignetes Oxid, beispielsweise ein überzug 8 aus SiO2 durch thermische
6098^4/091 9
Oxidation in einer Stärke von ΊΟΟϋ biß 1500 ϊ Die (nicht gezeigten) Kontaktierungslöcher für den Source-Bereich ;
1 und den Drain-Bereich 2 werden durch Ätzen durch die SiO2- ■ Schicht 5 und die polykristalline Siliciumschicht 4 hindurch bis ! zum hochdotierten N-leitenden Source-Bereich 1 bzw. Drain-Bereich
2 hergestellt. '
Dieses bekannte Verfahren zur Herstellung von IG-FETen, wie es kurz anhand der Fig. 1A bis 1D beschrieben wurde, hat jedoch Nächteile insofern, als es äußerst schwierig ist, den Ätzgrad ι der polykristallinen Siliciumschicht 4 unter Kontrolle zu halten, da die Schicht 4 und das Substrat 3 weitgehend die gleichen ehe- ; mischen Eigenschaften besitzen. Da die Oberfläche des Substrats
3 beim Ätzen der polykristallinen Siliciumschicht 4 ebenfalls
j gleichzeitig leicht überätzt wird, wird die Oberfläche für das ; Gate oder die ohmschen Kontakte sehr leicht zu rauh. Dies führt zu einer starken Konzentration von bestimmten Oberflächenzuständen in der Verbindungs- oder Zwischenfläche zwischen der thermisch erzeugten Oxidschicht 8 und dem Substrat mit der Folge, daß die ! Schwellenspannung V+, unstabil wird. Bei Übergängen geringer Tiej fe tritt leicht der Fall ein, daß Alluminium durch den PN-Über- I gang zwischen dem einen und dem anderen Bereich hindurchdiffun- j diert, so daß die aneinandergrenzenden Bereiche kurzgeschlossen werden. j
Der Erfindung liegt damit zur Vermeidung der aufgezeigten Nachteile die Aufgabe zugrunde, ein Verfahren zur Herstellung von ! Halbleiterbauelementen beispielsweise IG-FETen, Bipolartransisto- ! ren und dergleichen zu schaffen, bei dem sich gute ohm'sche Kon- : takte und eine stabile Schwellenspannung ergeben und bei dem das I erwähnte Durchdiffundieren eines Kontaktmetalls durch einen PN- j Übergang nicht mehr zu befürchten ist.
Erfindungsgemäße Lösungen für diese Aufgabe sowie vorteilhafte Weiterbildungen sind in den Patentansprüchen und der nachfolgenden Beschreibung angegeben.
609844/0919
Die Erfindung besteht im wesentlichen in einem Verfahren zur Herstellung eines Halbleiterbauelements, das mit einer Passivierungsschicht aus polykristallinem Silicium versehen ist, das 2 bis 4 5 Atomprozent an Sauerstoffatomen und eine über der polykristallinen Siliciumschicht auf dem Substrat liegenden Siliciumdioxidschicht aufweist. Das Verfahren sieht die Oxidation eines Abschnitts des polykristallinen Siliciumfilms vor, der in einem Fenster freiliegt, das in einer Maske aus einem dicken Oxid ausgespart wird. Die polykristalline Siliciumschicht ; wird also lokal elektrisch durch Oxidation über die Dicke der
! Schicht isoliert.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in beispielsweisen Ausführungsformen erläutert. Es zeigen:
Fig. 1A bis 1D in schematischen Schnittdarstellungen die aufi
j einanderfolgenden Stufen eines bekannten Herstellungs-
Verfahrens für Halbleiterbauelemente, insbesondere ί
IG-FETen;
Fig. 2A bis 2E ebenfalls in schematischer Schnittansicht die ' aufeinanderfolgenden Stufen für eine Durchführungsform ; eines erfindungsgemäßen Verfahrens zur Herstellung von
[ Halbleiterbauelementen;
Fig. 3 in schematischer Darstellung eine Dampfniederschlagsvorrichtung wie sie zur Durchführung des erfindungsgemäßen Verfahrens verwendet werden kann und
Fig. 4A bis 4E in schematischer Schnittdarstellung die Stufen einer anderen Durchführungsform des erfindungsgemäßen Verfahrens zur Herstellung von Halbleiterbauelementen.
Das Verfahren nach der Erfindung eignet sich besonders gut zur ί
Herstellung von komplementären integrierten Metalloxid-Halbleiter·- schaltkreisen sowie Bipolartransistoren.
SiO2-Schichtenf SinN^-Schichten sowie polykristalline Silicium-
609BU/0919
schichten, die keine Verunreinigungen enthalten, sind als Passivierungsschichten zur Stabilisierung der Oberfläche von Halbleiterbauelementen bekannt. Die SiO^-Schicht jedoch wird leicht durch externe elektrische Ladungen beeinflußt, wodurch die Sperr-J oder Durchbruchspannung des Halbleiterbauelements erniedrigt ■wird; sie ist darüber hinaus nicht beständig gegen Feuchtigkeitseinflüsse. Eine polykristalline Siliciumschicht, die keine Verunreinigung enthält, zeigt den Nachteil, daß leicht Leckströme durch leine solche Schicht auftreten,
;In der deutschen Patentanmeldung P 25 13 459.2 ist bereits er-
j wähnt, daß eine 2 bis 45 Atomprozent an Sauerstoff enthaltende j polykristalline Siliciumschicht eine gute Passivierungswirkung iund ein Ansteigen der Durchbruchspannung bei wesentlich erhöhter Betriebszuverlässigkeit der Halbleiterbauelemente ergibt. Eine IDiffusionsschicht für einen Kanalbegrenzer (Kanal-Stopper) wird bei Verwendung der 2 bis 45Atomprozent Sauerstoff enthaltenden poly- !kristallinen Siliciumschicht für komplementäre integrierte Me-Italloxid-Halbleiterschaltkreise nicht benötigt. Dadurch läßt sich
'die Integrations- oder Packungsdichte erhöhen und der für einen ■solchen Schaltkreis erforderliche Flächenbereich auf einem Chip läßt sich auf etwa die Hälfte des Flächenbedarfs bei herkömmjlichem Aufbau vermindern. Halbleiterbauelemente dieser Bauart jhaben den großen Vorteil, daß hinsichtlich der Zuverlässigkeit j insbesondere beim Betrieb unter höherer Spannung praktisch keine
!Probleme auftreten.
Als Hintergrund für die vorliegende Erfindung sei zunächst kurz jdas Verfahren nach der erwähnten Patentanmeldung P 25 13 459.2 ;erläutert:
jWie in Fig. 1A angegeben ist, wird auf einem P-leitenden Halbleitersubstrat 3,in das N-leitende Halbleiterbereiche 1 bzw, 2 •;als Source- bzw. Drain-Bereich durch ein Diffusionsverfahren eingelagert sind, eine polykristalline Siliciumschicht 4 durch ein JDampfwachstumsverfahren in einer Stärke von etwa 5000 8 niedergeschlagen, die eine bestimmte Menge an Sauerstoffatomen enthält. Sodann wird - ebenfalls durch ein Dampfwachstumsverfahren - eine
609844/0919
SiO2-Schicht 5 in einer Stärke von etwa 5000 8 auf der poly- j kristallinen Siliciumschicht 4 niedergeschlagen. Anschließend ; wird die SiO2-SChIClIt 5 an einem bestimmten Bereich mittels
eines herkömmlichen Photoresist-Maskierungsverfahrens geätzt,
i so daß eine öffnung 6 für ein Gate in der SiO?-Schicht 5 frei- j i ^ ί
j gelegt wird (vgl. Fig. 1B). j
Daraufhin wird die polykristalline Siliciumschicht 4 unter Ver-
; wendung der SiO-j-Schicht 5 als Maskierungsschicht geätzt. Da
; polykristallines Silicium und das Material des Halbleitersub- ' : strats (Silicium) ähnliche chemische Eigenschaften besitzen, j ! erodiert die Ätzflüssigkeit auch den entsprechenden Oberflächen- ; ! bereich des Halbleitersubstrats 3. Es tritt also sehr leicht : ι ein sogenanntes "überätzen" auf. Wie die Fig. 1C erkennen läßt,
wird in den Schichten 4 und 5 eine öffnung 7 ausgebildet. Der
I Oberflächenbereich des Halbleitersubstrats 3 ist im Bereich der · ι öffnung 7 - wie angedeutet - etwas überätzt.
i Das in der öffnung 7 freiliegende Halbleitersubstrat 3 wird so- , dann im Bereich der öffnung 7 thermisch oxidiert, um eine SiO2-
' Schicht 8 als Gate-Oxidationsschicht auf dem freiliegenden HaIb-■ leitersubstrat bis zur Tiefe von 1000 bis 1500 8 zu erzeugen (vgl. Fig. 1D). ' Obgleich nicht gezeigt, werden anschließend zur Ausbildung einer
:Source- und einer Drain-Elektrode in der SiO2-Schicht 5 und der j J polykristallinen Siliciumschicht 4 öffnungen freigelegt, die bis ; j zu den N-leitenden Halbleiterbereichen 1 und 2 reichen.
!Für eine einwandfreie Führung des soweit beschriebenen Herstel- j ί ,
ίlungsprozesses ist eine sehr hohe Geschicklichkeit und Vorsicht
ι erforderlich, um zu erreichen, daß nur die polykristalline SiIi- ; I ciumschicht 4 geätzt wird, wobei es besonders schwierig ist, den !
i !
,ÄtzVorgang genau zu überwachen. Da der Oberflächenbereich des j j Halbleitersubstrats 3 und die polykristalline Siliciumschicht 4
ι hinsichtlich ihrer chemischen Eigenschaften ähnlich sind, tritt
'das erwähnte Überätzen durch die Ätzflüssigkeit auf und der dem ; Gate-Bereich entsprechende Oberflächenbereich wird rauh, so daß j die Reproduzierbarkeit schlechter wird und die ExemplarStreuungen
609844/0919
verhältnismäßig groß werden.
Die Erfindung ist darauf gerichtet, daß in der genannten Patentanmeldung P 25 13 459.2 vorgeschlagene Verfahren insbesondere hinsichtlich der erwähnten Gefahr des Überätzens zu verbessern, ohne die mit diesem vorgeschlagenen Verfahren erreichten Vorteile einzubüßen. Das erfindungsgemäße Verfahren umfaßt folgende Verfahrensstufen: Ausbilden einer polykristallinen oder amorphen Siliciumschicht, die Sauerstoff enthält, auf einem halbleitenden Einkristallsubstrat, beispielsweise einem Silicium-Einkristallsubstrat; Erzeugen einer Maskierungsschicht, beispielsweise einer SiO9-Schicht auf der Sauerstoff enthaltenden polykristalli- j z !
nen oder amorphen Siliciumschicht; teilweises Entfernen der Maskiejrungsschicht und Oxidieren des freigelegten Bereichs der poly- i kristallinen oder amorphen Siliciumschicht. !
Mit diesem Verfahren lassen sich Halbleiterbauelemente herstellen, die sehr gut passiviert sind; der Herstellungsprozess wird ver- \
einfacht und die Reproduzierbarkeit wird verbessert . \
Die erwähnte polykristalline oder amorphe Siliciumschicht enthält vorzugsweise 2 bis 45 Atomprozent an Sauerstoff, insbesondere 10 bis 30 Atomprozent Sauerstoff. Enthält die polykristalline oder amorphe Siliciumschicht 13 bis 20 Atomprozent an Sauerstoff, so läßt sich der gewünschte Effekt besonders wirkungsvoll erreichen. Ist die Menge an Sauerstoffatomen in dieser Siliciumschicht zu klein, so tritt ein Sperr-Leckstrom auf. Wird andererseits der Sauerstoffanteil zu groß, so ist der Effekt nicht anders als bei einer reinen SiO2 -Schicht. Die polykristalline oder amorphe Siliciumschicht weist Korngrößen unter 1000 A* auf. Wird die Korngröße zu groß, so werden leicht Ladungen in der Passivierungsschicht eingefangen und es tritt ein meistens unerwünschtes Speicherphänomen auf. In diesem Fall wird es schwierig, einen befriedigenden Passivierungseffekt zu erreichen.
Nachfolgend werden Ausführungsformen der Erfindung unter Bezug auf die Fig. 2 bis 4 beschrieben. Die erste Durchführungsform
609844/0919
des erfindungsgemäßen Verfahrens bezieht sich auf die Herstellung eines IG-FETs; es wird auf die Fig. 2 und 3 Bezug genommen: Als Source- und Drain-Bereiche werden in einem P-leitenden Halbleitersubstrat 13 durch ein Diffusionsverfahren, bei dem eine Diffusionsmaske verwendet wird, N-leitende Halbleiterbereiche 11 und 12 ausgebildet. Anschließend wird die Diffusionsmaske entfernt, so daß sich die in Fig. 2A schematisch angegebene Anordnung ergibt. Unter Verwendung der DampfWachstumsvorrichtung nach Fig. 3 wird sodann durch chemisches Wachstum eine polykristalline SiIiciumschicht 14 auf dem Halbleitersubstrat 13 bis zu einer Tiefe von etwa 1000 A erzeugt, die etwa 35 Atomprozent Sauerstoff enthält (vgl. Fig. 2B). In ähnlicher Weise wird sodann durch Wachstum auf der polykristallinen Siliciumschicht 14 bis zu einer Tiefe von etwa 9000 8 eine SiO2-Schicht 15 erzeugt (vgl. Fig. 2B). Da die polykristalline Siliciumschicht 14 später zum Teil die Gate-Oxidationsschicht bildet,wie weiter unten beschrieben ist, wird die Stärke dieser Schicht 14 vorzugsweise zwischen 500 und 1500 S, insbesondere zwischen 1000 bis 1200 S gewählt. Die gesamte Stärke der SiO2-Schicht 15 und der polykristallinen Siliciumschicht 14 sind bei dieser Ausfuhrungsform zu etwa 1 Mikron gewählt. Diese Gesamtstärke sollte vorzugsweise unter 2 Mikron liegen im Hinblick auf eine zufriedenstellende Ausbildung der die öffnungen in den Schichten 14 und 15 ausfüllenden Elektroden. [Anschließend wird nur die SiO2-Schicht 15 mittels eines herkömmlichen Photoätzverfahrens teilweise entfernt, um öffnungen 19 und 16 freizulegen (vgl. Fig. 2C). Die in der polykristallinen Siliciumschicht 14 erzeugten öffnungen 19 und 16 werden zur Ausbildung von SiO2-Schichten 29, 13 und 18 bis zu einer Tiefe von etwa 1000 8 in den durch die öffnungen 19 und 16 umgrenzten Flächenbereichen thermisch oxidiert. Die Geschwindigkeit der thermi- ' sehen Oxidation für die polykristalline Siliciumschicht 14 zur j Erzeugung der SiO2-Schicht 29, 13 und 18 liegt niedriger als j die der thermischen Oxidation des Silicium-Halbleitersubstrats zu SiO2. Da die polykristalline Siliciumschicht 14 jedoch zuvor mit etwa 35 Atomprozent Sauerstoffatomen dotiert wurde, wird die Stärke dieser Schicht 14 bei der beschriebenen thermischen Oxidation kaum erhöht.
609844/0919
Da das durch chemisches Dampfniederschlagsverfahren erzeugte ] polykristalline Silicium vergleichsweise niedrige Dichte be- ■ sitzt, wird die Oxidschicht des Siliciums in der Stärke um etwa '
20% vermindert. ;
Es ist bekannt, daß Siliciumdioxid in der Dicke oder Stärke um * etwa 35% zunimmt verglichen mit einkristallinem Silicium. Dem- j entsprechend kann eine Oxidschicht etwa gleicher Stärke wie die '
i . oben erwähnte polykristalline Siliciumschicht unter mäßigen Oxi- :
j dationsbedingungen erzielt werden.
I Es ist eine niedrige Konzentration von Qberflächenzuständen in
■ der Grenze oder Zwischenfläche zwischen der Oxidschicht und dem
; Substrat zu beobachten. Zur Ausbildung der öffnungen für eine
■ Source- und eine Drain-Elektrode werden anschließend vorbestimmte Bereiche der SiO^-Schichten 29 bzw. 30 durch ein herkömmli-
i ches Photoätzverfahren entfernt. Die so erhaltenen öffnungen
werden mit einer Source-Elektrode 19 und einer Drain-Elektrode
ι
I 20 ausgefüllt und weiterhin wird eine Gate-Elektrode 21 auf der
Gate-Oxidationsschicht 18 über die öffnung 16 niedergeschlagen l I (vgl. Fig. 2E).
j Bei dem Herstellungsverfahren gemäß dieser ersten Durchführungs-
i form der Erfindung läßt sich die Gate-Oxidationsschicht durch
j Oxidation der in der öffnung 16 freigelegten polykristallinen
j Siliciumschicht 14 erreichen. Der Ätzvorgang sollte so überwacht
! werden, daß der Oberflächenbereich des Halbleitersubstrats nicht ; ι geätzt wird. Da die Gate-Oxidationsschicht auf dem Halbleiter- :
I substrat ohne Freilegen des Halbleitersubstrats erzeugt werden
ι kann, bleibt jedoch erfindungsgemäß der Oberflächenbereich des
I Halbleitersubstrats unter der SiO^-Schicht 18 unberührt, wird
I also nicht aufgerauht. j
ί [
' Die polykristalline Siliciumschicht 14 überdeckt alle an der ; ;Oberfläche des HalbleiterSubstrats freiliegenden Übergänge, also
j den Source-Übergang Jc und den Drain-Übergang Jn abgesehen von | idem im Gate-Bereich liegenden Source-Übergang Jg und Drain-Über-
609844/0919
gang J . In anderen Worten: Die polykristalline Siliciumschicht 14 überdeckt den Feldbereich des Halbleitersubstrat t
Wird nun'ein weiterer IG-FET vom entgegengesetzten Leitfähigkeitstyp (nicht gezeigt) angrenzend an den IG-FET gemäß Fig. 2E in dem Halbleitersubstrat erzeugt r um ein komplementäres IG-FETen-Paar zu erzeugen, so wird ein unerwarteter und unerwünschter Kanal aufgrund einer Inversionsschicht im Oberflächenbereich des Halbleitersubstrats verhindert. Da die eine bestimmte Menge an Sauerstoff enthaltenden polykristallinen Siliciumschicht durch externe elektrische Ladungen kaum beeinfluß wirdf läßt sich auch das erwähnte Speicherphänomen verhindern. Es ist also nicht erforderlich, einen Diffusionsbereich als Kanalbegrenzer (Kanal-Stopper) zwischen den beiden IG-FETen vorzusehen, so daß auch in diesem Fall die Integrationsdichte wesentlich gesteigert werden kann. Da die j Stärke der polykristallinen Siliciumschicht 14 des Feldbereichs relativ dünn ist, liegt auch die parasitäre oder Stör-Schwellen-I spannung niedriger. Diese Stör-Schwellenspannung liegt jedoch !über 30 Volt, so daß die Stärke der polykristallinen Silicium-I schicht 14 in dieser Hinsicht von untergeordneter Bedeutung ist.
!Da jedoch über der polykristallinen Siliciumschicht 14 die 2 I Schicht 15 liegt, läßt sich eine bessere Isolation zwischen j den Elektroden 19f 20 und 21 oder deren Anschlüssen und dem Halbleitersubstrat 13 erreichen. Die Zuverlässigkeit wird also verbessert und außerdem steigt die Durchbruch- oder Sperrspannung lan.
!
■Unter Bezug auf die Fig, 3 wird nachfolgend das Verfahren zur !Erzeugung der polykristallinen Siliciumschicht gemäß einer Ausführungsform der Erfindung erläutert;
j Die in Fig. 3 schematisch angedeutete Vorrichtung wird normalerweise für chemischen Dampfniederschlag verwendet (CVD-Verfahren), Ein Ofen 22 ist zur Einspeisung bestimmter Gase über einstellbare Ventile und Strömungsmesser mit Behältern 23, 24 f 25 und J26 verbunden. In den Ofen 22 ist beispielsweise das gemäß Fig. 2A !vorbereitete Halbleitersubstrat 13 eingesetzt ( das durch eine den
609844/0 919
Ofen 22 umgebende Heizvorrichtung auf eine Temperatur von etwa 65O°C gebracht wird. Die Temperatur von etwa 650 C gilt für den Fall, daß Monosilan (SiH4) als Siliciumspeisequelle vorgesehen wird. Wenn irgend ein anderes Silangas als Monosilan verwendet wird, so bestimmt sich die Heiztemperatur nach der Reaktionstemperatur eines solchen Silangases. Dem Ofen 22 werden vom ersten Tank 23 Monosilan (SiH4), vom zweiten Tank 24 Stickstoffoxid, beispielsweise (Di) stickstoffmonoxid (N2O) , vom dritten Tank 25 Ammoniak (NH3) und vom vierten Tank 26 ein Trägergas, beispielsweise Stickstoff (N2) zugeführt. Zur Erzeugung der polykristallinen Siliciumschicht 14 werden Monosilan (SiH4) und Stickr stoffmonoxid (N2O) sowie das Trägergas über das Substrat 13 geleitet. Das Monosilan (SiH4) und das Stickstoffmonoxid (N2O) werden thermisch zersetzt und bilden die polykristalline Siliciumschicht 14, die mit Sauerstoff von dem Stickstoffmonoxid (N2O) dotiert ist. Die Konzentration an Stickstoffatomen in der polykristallinen Siliciumschicht läßt sich durch das Strömungsverhältnis von N3O zu SiH4 bestimmen. Bei dieser Ausführungsform wird das Strömungsverhältnis von N2O zu SiH4 zu etwa 2/3 gewählt und die erzeugte polykristalline Siliciumschicht 14 enthält etwa 35 Atomprozent an Sauerstoffatomen, Anstelle von N2O können auch NO2 oder NO als Sauerstofflieferant für die polykristalline Siliciumschicht vorgesehen werden. Das Strömungsverhältnis von NO2 oder NO läßt sich leicht so überwachen, daß die zu bevorzugende Sauerstoffkonzentration erreicht wird. Zur anschließenden Erzeugung der SiO2-Schicht 15 auf der polykristallinen Siliciumschicht 14 wird Sauerstoffgas anstelle des N2O-Gases in den Ofen 22 eingeleitet,
i Unter Bezug auf die Fig. 4A bis 4E wird nachfolgend eine andere j Durchführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Bipolartransistors beschrieben: Zunächst werden (vgl. Fig, 4A) ein P-leitender Halbleiterbereich 31 als Basis und ein N -leitender Bereich 32 als Emitter in einem N-leitenden Halbleitersubstrat 33 durch ein herkömmliches. Diffusionsverfahren unter Verwendung einer SiO2~Schicht (nicht gezeigt) als Maske erzeugt. Die maskierende SiO2-<Schicht wird
609844/0919
entfernt. Sodann wird eine eine bestimmte Menge an Sauerstoff enthaltende polykristalline Siliciumschicht 34 auf der Oberfläche des Halbleitersubstrats 33 erzeugt, gefolgt von der Ausbildung einer polykristallinen Siliciumschicht 44, die eine bestimmte Menge an Stickstoff enthält. Die polykristalline SiIisiumschicht 34 weist vorzugsweise eine Stärke von etwa 5000 8 auf und enthält etwa 15 Atomprozent an Sauerstoff, Die polykristalline Siliciumschicht 44 ist etwa 2000 A* stark und enthält 50 Atomprozent an Stickstoff,
Anschließend werden bestimmte Bereiche der polykristallinen Siliciumschicht 44 unter Verwendung einer maskierenden SiO2-Schicht (nicht gezeigt) und Pyrophosphorsäure (H3PO4) als Ätzlösung entfernt. Die Fig. 4B läßt die so in der polykristallinen Siliciumschicht 44 erzeugten Öffnungen 36 und 37 erkennen.
Anschließend werden die auf der polykristallinen Siliciumschicht 34 in den Öffnungen 36 und 37 freiliegenden Bereiche thermisch oxidiert, um SiO2-Schichten 38 und 39 zu erzeugen (vgl. Fig, 4C), jEs ist erforderlich, den am Halbleitersubstrat 33 freiliegenden ■Abschnitt des PN-Übergangs Jp zwischen der Basis und dem Kollektor ider beim späteren Betrieb des Transistors in Sperrichtung gepolt ist durch die polykristalline Siliciumschichten 34 und 44 bedeckt zu halten. Es ist jedoch nicht notwendig, daß der am Halbleitersubstrat 33 freiliegende PN-Übergang J zwischen dem Emitter und der Basis mit den polykristallinen Siliciumschichten 34 und 44 bedeckt ist. Der freiliegende Abschnitt des PN-Übergangs J kann mit einer SiO2-Schicht überdeckt sein.
Anschließend werden die SiOp-Schichten 38 und 39 in den Öffnungen 36 und 37 zur Ausbildung von Öffnungen 40 und 41 geätzt, die bis zum N -leitenden Halbleiterbereich 32 im P-leitenden Halbleiterbereich 31 reichen (vgl. Fig. 4D). Da die SiO2-Schicht£n 38 und, 39 hinsichtlich ihrer chemischen Eigenschaften vom Halbleitersubstrat 33 unterschieden sind, besteht praktisch keine Möglichkeit, daß das Halbleitersubstrat 33 durch den zuvor beschriebenen Ätzvorgang überätzt wird.
609844/0919
Wie die Fig. 4E erkennen läßt, werden die öffnungen 40 und 41 mit
einer Emitterelektrode 42 bzw. einer Basiselektrode 43 ausgefüllt. Damit ist ein NPN-Transistor fertiggestellt.
Zur Erzeugung der polykristallinen Siliciumschicht 44 (vgl. Fig.
4A) werden Ammoniakgas (NH3) vom Behälter 25 (anstelle von N2O
vom Behälter 24), Monosilan (SiH4) sowie das Trägergas in den
Ofen 22 der Vorrichtung nach Fig. 3 eingeleitet. Auch in diesem
Fall wird das Halbleitersubstrat 33 nach Fig. 4A auf eine Tempera-r tür von etwa 65O°C aufgeheizt, um die Stickstoff (N) vom Ammoniak-r gas (NH3) enthaltende polykristalline Siliciumschicht 44 zu erzeugen. Die Konzentration an Stickstoffatomen in der polykristallinen Siliciumschicht 44 kann in einem Bereich von 10 bis 57
Atomprozent durch Einstellung des Strömungsanteilsverhältnisses
von NH3 zu SiH4 gewählt werden. Bei dieser Ausführungsform beträgt^ das Strömungsverhältnis von NH3 zu SiH4 etwa 100/30 und die er- ι zeugte polykristalline Siliciumschicht 44 enthält etwa 50 Atompror zent Stickstoff.
Für die soweit beschriebene Ausbildung der etwa 15 Atomprozent ι Sauerstoff enthaltenden polykristallinen Siliciumschicht 34 ' wird das Strömungsverhältnis von N9O zu SiH7, zu etwa 1/6 gewählt. J Enthält die polykristalline Siliciumschicht 34 eine größere Men- | ge an Sauerstoffatomen, so ist sie widerstandsfähiger und stabiler gegen eine höhere Weiterverarbeitungstemperatur.
Der Anteil an Stickstoff in der polykristallinen Siliciumschicht ! 44 sollte vorzugsweise über 10 Atomprozent liegen. Ist dieser ' Stickstoffanteil kleiner, so verhält sich die Schicht annähernd
so wie eine reine polykristalline Siliciumschicht, bei der verhältnismäßig leicht ein dielektrischer Durchbruch auftritt und
ι die außerdem nur eine geringe Widerstandfähigkeit gegen Feuch- i tigkeitseinflüsse besitzt. Wird eine (nicht gezeigte) SiO-j-Schichtj als dritte Passivierungsschicht über der polykristallinen SiIi- ; ciumschicht 44 erzeugt, so läßt sich die zuverlässige Durchschlagsfestigkeit zwischen den Elektroden oder den Anschlüssen des | Halbleitersubstrats weiter steigern.
609844/0919
Obgleich oben zwei zu bevorzugende Durchführungsformen für das erfindungsgemäße Verfahren beschrieben wurden, lassen sich eine Reihe Abwandlungen vorsehen. Beispielsweise können die Öffnungen in der SiO~-Schicht 15 und der polykristallinen Siliciumschicht 44 durch ein Plasma-Ätzverfahren erzeugt werden. Auch kommen andere Materialien als geeignet für die Maskierungsschicht in j Frage. Die Erfindung läßt sich selbstverständlich auch auf Halb- ; j leiterbauelemente in Mesa-Technik anwenden. j
Gemäß der Erfindung ist das selektive Oxidieren der polykr istall i-r nen Siliciumschicht durch die Öffnung der Maskierungsschicht vor- ■ \ gesehen; dieser oxidierte Bereich der polykristallinen Silicium-Schicht läßt sich gut als Gate-Ox.idationsschicht verwenden oder ] dieser Bereich kann auch geätzt werden, um die Öffnung für eine Elektrode freizulegen.
Da keine oder eine praktisch nur sehr beschränkte Möglichkeit besteht, daß das Halbleitersubstrat überätzt wird, läßt sich der Ätzvorgang wesentlich besser überwachen, d.h. das Verfahren wird einfacher, besser reproduzierbar und die Exemplarstreuungen wer-. den wesentlich kleiner im Vergleich zu dem vorgeschlagenen Verfahren, bei dem die polykristalline Siliciumschicht selbst durch den Ätzvorgang entfernt wird. '·
Da die verbleibende Sauerstoff enthaltende polykristalline SiIi- \ ciumschicht im fertiggestellten Halbleiterbauelement auf dem Halb-f ■ leitersubstrat liegt, sind die Einflüsse durch externe elektrische
Ladungen weiter verringert, die Sperr- oder Durchbruchspannung ; wird erhöht und die Werte für den Leckstrom sinken ab, so daß ins-' < gesamt die Zuverlässigkeit eines durch dieses Verfahren erzeugten ' ' Halbleiterbauelements noch besser ist.
6098 4 4/0919

Claims (6)

SONY CORPORATION j Patentansprüche
1.!verfahren zur Herstellung von Halblexterbeuelementen, gekennzeichnet durch folgende Verfahrensschritte:
a) Ausbilden einer polykristallinen Siliciumschicht '
(Si-Schicht) mit einem Gehalt von 2 bis 45 Atomprozent i
i an Sauerstoffatomen auf einem Halbleiter-Exnkristall- \
substrat;
b) Erzeugen einer Maskierungsschicht auf der polykristalli- j
nen Si-Schicht;
c) teilweises Entfernen der Maskierungsschicht an bestimmten Bereichen zur Preilegung einzelner Fenster durch die
Maskierungsschicht auf die polykristalline Si-Schicht und',
d) Oxidation der freiliegenden Abschnitte der polykristalli- '. nen Si-Schicht.
2. Verfahren nach Anspruch "!,dadurch gekenn- '
zeichnet, daß auf den oxidierten Bereichen unter ei- ; nem der Fenster eine Elektrode erzeugt wird, I
3. Verfahren nach Anspruch "!,dadurch gekennzeichnet , daß die oxidierten Bereiche unter wenigstens zwei der Fenster entfernt und an diesen freiliegenden
Bereichen Elektroden auf dem Substrat erzeugt werden,
4. Verfahren nach einem der vorstehenden Ansprüche, insbesondere
zur Herstellung von Feldeffekttransistoren mit isoliertem
Gate (IG-FETen) gekennzeichnet durch
folgende Verfahrensschritte:
609844/0919
a) Ausbilden von mindestens zwei getrennten Bereichen einer
zweiten Leitfähigkeit auf/in einem Halbleitersubstrat I einer ersten Leitfähigkeit; ί
b) Erzeugen einer polykristallinen Si-Schicht mit einem · Gehalt von 2 bis 45 Atomprozent Sauerstoffatomen auf ί dem Substrat; ι
c) Ausbilden einer Maskierungsschicht auf der polykristalli-j nen Si-Schicht;
d) Entfernen der Maskierungsschicht über den j beiden getrennten Bereichen zur Freilegung γοη Fenstern | durch die Maskierungsschicht und Entfernen der Maskie- \ rungsschicht über der Oberflächenschicht zwischen diesen ; beiden Bereichen; '
e) Oxidieren der freiliegenden Bereiche der polykristallinen Si-Schicht} ;
f) Entfernen der den beiden Bereichen entsprechenden Oxidationsschicht und
g) Ausbilden von Elektroden zu den beiden freiliegenden Bereichen und auf dem oxidierten Abschnitt in einer über- j deckung, die mindestens der Oberflächenschicht zwischen ■ den beiden Bereichen entspricht. \
5, Verfahren nach einem der Ansprüche 1 bis 3 insbesondere zur ■ Herstellung von Bipolartransistoren, gekennzeich- j net durch folgende Verfahrensschritte: |
a) Ausbilden von mindestens einem Bereich einer zweiten
Leitfähigkeit auf/in einem Halbleitersubstrat einer
ersten Leitfähigkeit;
b) Erzeugen eines weiteren Bereichs mit erster Leitfähigkeit in dem einen Bereich;
c) Erzeugen einer polykristallinen Siliciumschicht mit einem Gehalt von 2 bis 45 Atomprozent an Sauerstoffatomen auf
dem Substrat;
d) Ausbilden einer Maskierungsschicht auf der polykristalli-
609844/0919
nen Siliciumschicht;
e) Entfernen der Maskierungsschicht entsprechend dem einen und dem anderen Bereich;
f) Oxidation der freiliegenden Bereiche der polykristalli- j nen Siliciumschicht? !
g) Entfernen der Oxidationsschicht in Abschnitten, die den ί erwähnten Bereichen entsprechen und j
h) Ausbilden von Zuführungselektroden zu den genannten Bereichen,
6, Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet , daß die Maskierungsschicht ei-I ne Schicht aus Siliciumdioxid ist und dicker ausgebildet wird als die polykristalline Si-Schicht,
7, Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet r daß als Maskierungsschicht ei-ι ne polykristalline Siliciumschicht mit einem Gehalt an Stickstoffatomen von 10 bis 57 Atomprozent vorgesehen wird.
6 0 9 8 '« Ä / 0 9 1 9
DE19762616857 1975-04-17 1976-04-15 Verfahren zur herstellung von halbleiterbauelementen Withdrawn DE2616857A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50046698A JPS51121263A (en) 1975-04-17 1975-04-17 Method of manufacturing a semiconductor divice

Publications (1)

Publication Number Publication Date
DE2616857A1 true DE2616857A1 (de) 1976-10-28

Family

ID=12754582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762616857 Withdrawn DE2616857A1 (de) 1975-04-17 1976-04-15 Verfahren zur herstellung von halbleiterbauelementen

Country Status (7)

Country Link
US (1) US4114254A (de)
JP (1) JPS51121263A (de)
CA (1) CA1052476A (de)
DE (1) DE2616857A1 (de)
FR (1) FR2308199A1 (de)
GB (1) GB1520051A (de)
NL (1) NL7603732A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2376513A1 (fr) * 1976-12-31 1978-07-28 Radiotechnique Compelec Dispositif semiconducteur muni d'un film protecteur
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
US4364078A (en) * 1978-08-15 1982-12-14 Synertek Edge barrier of polysilicon and metal for integrated circuit chips
US4242697A (en) * 1979-03-14 1980-12-30 Bell Telephone Laboratories, Incorporated Dielectrically isolated high voltage semiconductor devices
US5804485A (en) * 1997-02-25 1998-09-08 Miracle Technology Co Ltd High density metal gate MOS fabrication process
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
US5969382A (en) 1997-11-03 1999-10-19 Delco Electronics Corporation EPROM in high density CMOS having added substrate diffusion
US6068928A (en) * 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US7323422B2 (en) * 2002-03-05 2008-01-29 Asm International N.V. Dielectric layers and methods of forming the same
DE102007054484B3 (de) * 2007-11-15 2009-03-12 Deutsche Cell Gmbh Strukturier-Verfahren
US11171039B2 (en) * 2018-03-29 2021-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Composite semiconductor substrate, semiconductor device and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541431B2 (de) * 1973-12-26 1979-01-24

Also Published As

Publication number Publication date
CA1052476A (en) 1979-04-10
NL7603732A (nl) 1976-10-19
FR2308199B1 (de) 1981-10-09
GB1520051A (en) 1978-08-02
FR2308199A1 (fr) 1976-11-12
JPS51121263A (en) 1976-10-23
US4114254A (en) 1978-09-19

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE3311635C2 (de)
DE3019850C2 (de)
DE69031543T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2916364C2 (de)
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2617397A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2615754C2 (de)
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination