DE2623009C2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE2623009C2
DE2623009C2 DE2623009A DE2623009A DE2623009C2 DE 2623009 C2 DE2623009 C2 DE 2623009C2 DE 2623009 A DE2623009 A DE 2623009A DE 2623009 A DE2623009 A DE 2623009A DE 2623009 C2 DE2623009 C2 DE 2623009C2
Authority
DE
Germany
Prior art keywords
silicon
layer
silicon nitride
oxide layer
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2623009A
Other languages
English (en)
Other versions
DE2623009A1 (de
Inventor
Else Kooi
Joseph Gijsbertus Van Eindhoven Lierop
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2623009A1 publication Critical patent/DE2623009A1/de
Application granted granted Critical
Publication of DE2623009C2 publication Critical patent/DE2623009C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/112—Nitridation, direct, of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1.
Ein Verfahren dieser Art ist aus der DE-OS 24 14 982 bekannt.
Unter »Siliciumoxidschichten« sind hier Schichten zu verstehen, wie sie vielfach in der Haibleitertechnik, z. B. als Maskierung bei der Diffusion von Dotierungsstoffen, zum Passivieren von PN-Übergängen, als Dielektrikum und zur Isolierung von Leiterbahnen auf der Siliciumoberfläche, verwendet werden.
Das aus Silicium bestehende Halbleitergebiet kann durch einen einkristallinen Körper gebildet werden, aber kann auch ein Teil eines solchen Körpers, z. B. eine homo- oder heteroepitaktische Schicht auf einem Substrat, sein. Das Gebiet kann auch aus polykriitallinem Silicium bestehen.
Die genannten Siliciumoxidschichten werden oft durch thermische Oxidation eines einkristallinen Siliciumkörpers erhalten. An oder in der Nähe von der Grenzfläche zwischen dem Silicium und dem Siliciumoxid können Unvollkommenheiten auftreten, die die elektrischen Eigenschaften der herzustellenden Halbleiteranordnung beeinträchtigen können. Es ist üblich, die Unvollkommenheiten in zwei Arten zu unterteilen; erstens Oxidladungen, die gewöhnlich positiv sind, und zweitens Zentren, die Ladung mit dem Silicium austauschen können.
Es sei bemerkt, daß für die obigen und für andere Anwendungen in der Halbleitertechnik außer siliciumoxidhaltigen Schichten auch Schichten mit anderer Zusammensetzung, z. B. aus Siliciumnitrid, beschrieben sind. Solche Schichten werden z. B. beim Maskieren von Siliciumoberflächen während Oxidationsbehandluneen
verwendet.
Aus der US-PS 37 98 061 ist es bekannt, zum Erzeugen eines elektrisch isolierenden Nitrid-Oberzuges auf einem Siliciurnsubstrat die Oberfläche des Substrates zunächst mit einem, eine große Zahl freier Siliciumatome enthaltenden »stain film« zu bedecken und diesen Film dann durch Erhitzen in einer stickstoffhaltigen Atmosphäre auf eine Temperatur über 600" C in einen Nitridfilm umzuwandeln.
Die Bildung von Siliciumnitrid auf einer Siliciumoberfläche, die meist durch Ablagerung aus der Gasphase erfolgt, läßt sich jedoch schwer derart durchführen, daß eine Siliciumoberfläche mit den gewünschten Eigenschaften erhalten wird. In der Praxis hat sich z.B. herausgestellt, daß unter dem Einfluß elektrischer Felder Ladungsaustausch zwischen dem Silicium und Unvollkommenheiten an oder nahe der Siliciumoberfläche möglich ist Dies beruht möglicherweise darauf, daß die Siliciumoberfläche in der Praxis wenigstens teilweise mit einer unerwünschten Oxidschicht überzogen ist, die sich schwer völlig entfernen läßt
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so auszugestalten, daß die Oberflächenzustände an der Grenzfläche zwischen der Siliciumoxidschicht und dem Siliciumgebiet unwirksam gemacht werden.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Aus Nachstehendem geht hervor, daß die gebildete Siliciumnitridzwischenschicht Eigenschaften aufweist die oft von Siiiciumnitridschichten schon bekannt sind. Die gebildete Schicht wird nachstehend also als si Siliciumnitridzwischenschicht bezeichnet, obgleich nicht auszuschließen ist, daß das Material in der Zone auch Wasserstoff oder Stickstoff enthalten kann. Hier kann bereits bemerkt werden, daß die Qualität der Siliciumnitridzwischenschicht sowohl durch die geringe Anzahl von Unvollkommenheiten an der Grenzfläche zwischen dem Silicium und der Siliciumnitridzwischeiuchicht als auch durch ihre homogene Bildung unter einer absichtlich angebrachten Siliciumoxidschicht reproduzierbar und homogen ist. 4;
Die Erfindung wird nachstehend anhand der Zeichnungen an einigen Ausführungsbeispielen näher erläutert. Dabei werden häufig Eigenschaften benutzt, die an sich für Siliciumnitrid bekannt sind, wie Maskierung bei Oxidations- und Diffusionsvorgängen. ">n
So werden vorzugsweise in der Siliciumoxidschicht mit Hilfe einer einzigen Maske mindestens zwei Öffnungen gebildet, die bei aufeinanderfolgenden Behandlungen verwendet werden, während die bei der betreffenden Behandlung nicht verwendete^) Offnung(en) von der Siliciumnitridzwischenschicht maskiert wird (werden). Es wird sich u. a. ergeben, daß die Herstellung von Halbleiteranordnungen durch das erfindungsgemäße Verfahren oft einfacher wird und daß Techniken Anwendung finden können, die wegen bisher so bestehender Nachteile nahezu nicht verwendet wurden.
So wird vorzugsweise die Siliciumnitridzwischenschicht als Maske beim Einführen und/oder beim Heraustreten eines Dotierungsmaterials verwendet. Dotieriingsmaterialien, bei denen Siliciumoxid nicht als c,5 Maske wirkt, können nun verwendet werden.
Vorzugsweise wird die Siliciumnitridzwischenschicht als Maske bei Eindiffusion eines Dotierungsmaterials in das Siliciumgebiet verwendet oder wird vor der Anwendung der Siliciumnitridzwischenschiclu als Austrittsmaske das Dotierungsmaterial durch Ionenimplantation über die Siliciumnitridzwischenschicht in das Siliciumgebiet eingeführt Als Dotierungsmaterial wird dann insbesondere ein zu der durch Bor, Aluminium, Gallium, Gold und Platin gebildeten Gruppe gehöriger Stoff verwendet
Mit Hilfe des Verfahrens nach der Erfindung können Halbleiteranordnungen mit sehr günstigen Eigenschaften hergestellt werden, in denen die Siliciumnitridzwischenschicht eine dauernde Funktion erfüllt
F i g. 1 bis 3 zeigen schematisch im Schnitt einen Teil einer ersten nach dem Verfahren mit den beanspruchten Merkmalen hergestellten Halbleiteranordnung in einer Anzahl aufeinanderfolgender Herstellungsstufen.
F i g. 4 bis 8 zeigen schematisch im Schnitt einen Teil einer zweiten nach dem Verfahren mit den beanspruchten Merkmalen hergestellten Halbleiteranordnung in einer Anzahl aufeinanderfolgender ?ri:rstellungsstufen.
F ϊ g. 9 bis 12 zeigen schematisch im Schnitt einen Teil einer dritten nach dem Verfahren mit den beanspruchten Merkmalen hergestellten Halbleiteranordnung in einer Anzahl aufeinanderfolgender Herstellungsstufen.
Fig. Π bis 16 zeigen schematisch im Schnitt einen Teil einer vierten nach dem Verfahren mit den beanspruchten Merkmalen aufgestellten Halbleiteranordnung in einer Anzahl aufeinanderfolgender Herstellungsstufen.
Fig. 17 und 18 zeigen schematisch im Schnitt einen Teil einer fünften nach dem Verfahren mit den beanspruchten Merkmalen hergestellten Halbleiteranordnung in einer Anzahl aufeinanderfolgender Herstellungsstufen.
Fig. 19 zeigt schematisch im Schnitt einen Teil einer sechsten nach dem Verfahren mit den beanspruchten Merkmalen hergestellten Halbleiteranordnung in einer Stufe der Herstellung, und
F i g. 20 zeigt schematisch im Schnitt einen Teil einer siebenten nach dem Verfahren mit den beanspruchten Merkmalen hergestellten Halbleiteranordnung in einer Stufe der Herstellung.
Beispiel I
In diesem Beispiel (siehe F i g. 1 bis 3) wird die Herstellung einer Ladungsübertragungsanordnung beschrieben, die ein Elektrodensystem enthält das durch eine Anzahl durch ein siliciumoxidhaltiges isolierendes Schichtensystem 2, 3 von einem Siliciumgebiet 1 getrennter Elektroden 4, 5, 6, 7, 8 gebildet wird. Mit Hilfe dieser Elektroden kann Ladung in dem Siliciumgebiet gespeichert und von einer Speicherstelle zu der andern Speicherstelle in dem Siliciumgebiet transportiert werden.
Bei der Herstellung einer solchen Anordnung sind die Kapazität der Elektroden in bezug auf das Gebiet und das Erzielen eines kleinen Abstandes zwischen den Elektroden von Bedeutung.
Bei einer üblichen Herstellung, bei der die Schicht 2 nicht vorhanden ist, werden, um die Elektroden 4,5,6,7, 8 in kleinen gegenseitigen Abständen anbringen zu können, die Elektroden 5 und 7 auf übliche Weise aus polykristallinem Silicium, durch Ablagerung aus der Gasphase und Photoätzen, hergestellt. Dann wird das poSykristalline Silicium durch Oxidation mit einer Siliciumoxidschicht 9 versehen und auf der Siliciumoxidschicht die Elektroden 4, 6, 8 angebracht. Die Elektroden 4,6 und 8 können ebenfalls aus polykristalli-
hem Silicium oder aus Metall bestehen.
Zur Bildung der Siliciumoxidschicht 9 auf dem polykristallinen Silicium muß die Schicht 3 zwischen den Elektroden 5 und 7 mit einer Oxidationsmaske abgeschirmt werden, was außer einem Aufdampfschritt auch einen Ausricht- und Photoätzschritt erfordert, während, wenn nicht maskiert wird, auch die Siliciumoxidschicht 3 zwischen den Elektroden 5 und 7 und außerhalb dieser Elektroden anwächst, wodurch das Dielektrikum unter den Elektroden 4,6 und 8 eine Dicke erhält, die von der des Dielektrikums unter den Elektroden 5 und 7 verschieden ist. Dadurch ist die Kapazität der Elektroden 4, 6 und 8 in bezug auf das Gebiet kleiner als die der Elektroden 5 und 7, was die Wirkung der Anordnung beeinträchtigen kann.
Um mit einer Mindestanzahl von Bearbeitungsschritten dennoch ein gleichmäßig dickes Dielektrikum zu erhalten, wird eine Oberfläche 10 des Siliciumgebietes 1 mii einer smciumoxKÜiaiiigen Seinem 3 versehen umi das Siliciumgebiet 1 anschließend einer Nitridationsbe- :o handlung unterworfen, wobei zwischen der Siliciumoxidschicht 3 und dem Siliciumgebiet 1 eine Siliciumnitridzwischenschicht 2 gebildet wird.
Die Schicht 3 wird z. B. durch thermische Oxidation des Gebietes 1 während 45 Minuten in Sauerstoff bei 11000C gebildet und weist eine Dicke von 0,1 μηι auf. Die Siliciumnitridzwischenschicht 2 erstreckt sich als Schicht unter der ganzen Schicht 3 und wird dadurch gebildet, daß über das Gebiet 1 und die Schicht 3 bei 10000C während 16 Stunden ein Gasstrom mit 5% NHj in N2 als Träger geführt wird. Die gebildete Schicht 2 weist dann eine Dicke von etwa 1 nm auf.
Nachdem die Elektroden 5 und 7 gebildet sind, können nun ohne Maskierung die Sciiicht 3 und die Elektroden 5 und 7 einer üblichen Oxidationsbehand- ss lung zur Bildung der Schicht 9 unterworfen werden, ohne daß dabei die Schicht 3 zwischen den Elektroden 5 und 7 anwächst. In diesem Falle maskiert nämlich die Siliciumnitridzwischenschicht 2 gegen weitere Oxidation des Gebietes 1. -Ό
In der so hergestellten Halbleiteranordnung ergibt das Vorhandensein der Siliciumnitridzwischenschicht 2 außerdem den Vorteil, daß die Anzahl von Zentren an oder nahe bei der Oberfläche 10. die die Wirkung einer derartigen Halbleiteranordnung beeinträchtigen kön- ·*5 nen, gering ist. Der verwendete Ammoniakstrom kann einen höheren Prozentsatz an Ammoniak enthalten. Aus Sicherheitserwägungen bleibt dieser Prorentsatz vorzugsweise unterhalb 50.
Beispiel Il
50
In diesem Beispiel (siehe Fig.4 bis 8) wird die Herstellung einer planaren Halbleiteranordnung mit einem PN-Übergang beschrieben, desser Durchschlagspannung an der Stelle, an der er eine Oxidschicht berührt, dadurch erhöht wird, daß das Konzentrationsprofil des PN-Übergangs bei der Oxidschicht auf geeignete Weise verschieden von dem des mittleren Teiles des PN-Libergangs gewählt wird. Obgleich es an sich bekannt ist, daß durch passende Wahl des *o Konzentrationsprofils die Durchschlagspannung günstig beeinflußt werden kann, bietet das Verfahren mit den beanspruchten Merkmalen die Möglichkeit mit groüer Genauigkeit eine derartige Anordnung auf eirrache W'pjse herzustellen Bei dieser Herstellung wird *5 auf einem η-leitenden Siliciumgebiet 40 in üblicher Weise eine 0,05 μπι dicke Siliciumoxidschicht 41 gebildet, und auf der Schicht 41 eine 0,15 μιη dicke Siliciumnitridschicht 42 aus einer Gasphase abgelagert.
Die Schichten 41 und 42 bilden ein Muster, das als Maske bei Oxidation mit Dampf des Siliciumgebietes zum Erhalten eines versenkten Oxidmusters 43 dient. Dabei wird unter der Siliciumnitridschicht 42 und der Siliciumoxidschicht 41 und in geringer Entfernung von dem Rand der Maske eine schmale Siliciumnitridzwischenschicht 44 gebildet, wonach diese Schicht 44 in einer folgenden Stufe der Herstellung verwendet wird.
Es sei bemerkt, daß, obgleich die Schicht 42 die eigentliche Maskierungsschicht ist, meistens auch die Oxidschicht 41 ve wendet wird, weil eine direkt auf Silicium niedergeschlagene Siliciumnitridschicht eine Vielzahl von Unvollkommenheiten an der Silicium-Siliciumnitrid-Grenzfläche hervorruft.
Bei der Oxidation mit Dampf, z. B. während 16 Stunden bei 1000°C, wobei das Muster 43 mit einer Dicke von 2 μιτι gebildet wird, reagiert Dampf, wenn ajch in erheblich geringerem iviaße als mit ueiti Silicium, auch mit dem Siliciumnitrid an der Oberfläche der Schicht 42, z. B. an der Grenzfläche 45 zwischen der Schicht 42 und der Schicht 41 bzw. dem Muster 43.
Dabei wird aktiver Stickstoff gebildet, der durch das Oxid zu dem Gebiet 40 transportiert wird und sich durch die Bildung der Siliciumnitridzwischenschicht 44 bemerkbarmacht.
Die Siliciumnitridzwischenschicht 44 hat eine Breite von etw«.- 1 μπι und liegt in einem Abstand von etwa 2 μηι von dem Rand der Siliciumnitridschicht 42. Die Dicke der Schicht kann nicht direkt gemessen werden, aber ihre Eigenschaften sind denen der Siliciumnitridzwischenschicht im vorhergehenden Beispiel ähnlich, so daß ihre Dicke zu etwa der gleichen Größenordnung liegen wird.
Wie bemerkt wurde, ist die Reaktion von Dampf mit Siliciumnitrid beschränkt. Die Schicht 44 wird sich also nicht weit unterhalb der Schicht 42 erstrecken, aber auch nicht aus der Schicht 42 hervorragen, weil dort die konkurrierende Reaktion von Dampf mit Silicium vorherrschend ist.
In diesem Beispiel weist die Oxidationsmaske eine Öffnung auf, durch die in dem Siliciumgebiet eine Mesa gebildet wird, die von versenktem Oxid umgeben ist. wonach die Siliciumnitridschicht 42 entfernt wird. Danach wird aufs neue eine Oxidationsbehandlung durchgeführt, wobei die Siliciumnitridzwischenschicht 44 auf gleiche Weise wie im vorhergehenden Beispiel, und zwar bei einem Oxidationsschritt in Sauerstoff während 45 Minuten bei 1100°C, verwendet wird, wobei die Dicke des Musters 43 und der Schicht 41 zunimmt (die Dicke der letzteren Schicht um 0,1 μιτι), jedoch mit Ausnahme des Teiles der Schicht 41, der oberhalb der Schicht 44 liegt
Dann wird auf übliche Weise die Schicht 41 teilweise entfernt, derart, daß die Siliciumnitridzwischenschicht 44 freigelegt und anschließend entfernt wird. Dabei entstehen Öffnungen 50 in der Schicht 41. über welche eine ringförmige dotierte Schicht 46 vom p-Typ, die an das versenkte Oxidmuster 43 grenzt, diffundiert wird.
Es kann auch ohne Entfernung der Siliciumnitridzwischenschicht 44 und ohne teilweise Entfernung der Schicht 41 mit der verdickten Siliciumoxidschicht als Maske ein Dotierungsmaterial in das Siliciumgebiet implantiert werden, um die Schicht 46 zu erhalten. Anschließend wird die Schicht 41 entfernt und wird aufs neue ein Dotierungsmaterial in das Siliciumgebiet eingeführt, um eine zweite dotierte Schicht 48 vom p-Typ mit einer geringeren Tiefe als die Schicht 46 zu
erhalten, wobei der pn-übergang 49 gebildet wird.
Die Schicht 46 wird niedriger dotiert und/oder ihr wird ein kleinerer Konzentrationsgradient als der der Schicht 48 gegeben, wodurch die Durchschlagspannung des pn-Übergangs an dem Muster erhöht wird.
Die Anwendung der Siliciumnitridzwischenschicht zum ^'halten der Schicht 46 hat den Vorteil, daß kein besonderer Ausrichtschritt erforderlich ist.
Statt die zweite dotierte Schicht zu bilden, können das Siliciumgebiet und die ringförmige Schient mit einer ι ο Elektrode versehen werden, die eine Schicht enthält, die mit dem Gebiet und der ringförmigen Schicht einen Schottky-Übergang bildet. Die Elektrodenschicht besteht z. B. aus Platin, Nickel oder Platinsilicid.
Aus Obenstehendem zeigt sich also, daß die π Siliciumnitridzwischenschicht 44 unter dem gegen Oxidation maskierenden Schichtensystem 41, 42 gebil-Hpt werden ksnn.
Wenn während einer Oxidationsbehandlung der oben beschriebenen Art die Bildung einer schmalen Nitridschicht nicht gewünscht wird, kann diese z. B. zugleich mit der Zone 41 entfernt werden.
Bei der Herstellung von Halbleiteranordnungen, bei denen ein versenktes Oxidmuster gebildet werden muß, ist die Bildung einer schmalen Siliciumnitridzwischenschicht jedoch nicht immer erwünscht. In diesem Falle kann das Verfahren nach der Erfindung auch verwendet werden, indem nach der Bildung der Oxidschicht 41 und vor dem Niederschlagen der Siliciumnitridschicht 42 das Gebi t 40 einer Nitridationsbehandlung unterworfen und das Schichtensystem der bei der Nitridationsbehandlung gebildeten Siliciumnitridzwischenschicht der Siliciumoxidschicht und der Siliciumnitridschicht als Maskierung bei der Oxidationsbehandlung verwendet wird. J5
Beispiel III
in diesem Beispiel (siehe Fig.9 bis 12) werden an Hand der Beschreibung der Herstellung eines MOS-Transistors auch andere Eigenschaften als Oxidationsmaskierung der Siliciumnitridzone erläutert werden.
Auf gleiche Weise wie an Hand der Fig.4 und 5 beschrieben wird ein Siliciumgebiet 90 von p-Leitungstyp mit einem versenkten Oxidmuster 91 versehen.
Eine gegebenenfalls gebildete Nitridzone entlang des Randes des Musters 91 wird, wie bereits erwähnt wurde, durch Ätzen entfernt, wonach auf übliche Weise durch Oxidation und Ablagerung und anschließende Photoätzschritte die Oxidschicht 92 und die Polysiliciumschicht 93 gebildet werden.
Dann wird ein Halterungsmaterial in den freiliegendem Silicium abgelagert und während einer Oxidationsbehandlung Source- und Draingebiete gebildet wobei auch die Schicht 93 n-Ieitend wird.
Bei dieser oxidierenden Diffusionsbehandlung wird außerdem über das freiliegende Silicium Oxid gewachsen, in das dann Öffnungen zum Kontaktieren dieser Gebiete geätzt werden.
Zur Raumeinsparung auf dem Siliciumgebiet werden die Gebiete 94 und 95 möglichst schmal gehalten, was bedeutet, daß die Kontakte auf diesen Gebieten nahe bei oder auf dem Muster 91 liegen. Beim Ätzen gewachsenen Oxids entlang des Musters 91 muß jedoch darauf geachtet werden, daß nicht ein pn-übergang freigelegt wird.
Es empfiehlt sich daher, vor der oxidierenden Diffusionsbehandlung auf dem freiliegenden Silicium Kontaktfenster zu definieren.
Dies kann dadurch erfolgen, daß nach der Ablagerung der η-leitenden Verunreinigungen in freiliegendem Silicium eine bereits im Beispiel I beschriebene Nitridationsbehandlung durchgeführt wird, wobei die Siliciumnitridzwischenschicht 96 gebildet wird. Die Schicht 96 erstreckt sich unter dem Muster 91, teilweise unter der Schicht 92, über die Schicht 93 und teilweise zwischen der Schicht 92 und der Schicht 93. Auf übliche Weise werden mit Hilfe einer Photolackschicht 97 öffnungen 98 in die Schicht 96 geätzt und der auf der Schicht 93 liegende Teil der Schicht % entfernt.
Bei der anschließenden oxidierenden Diffusionsbehandlung werden die Oxidschicht 99, das Sourcegebiet 94 und das Draingebiet 95 gebildet, wonach die freiliegenden verbleibenden Teile der Siliciumnitridzwischenschicht 96 entfernt werden, wodurch an dem Muster 91 anliegende öffnungen 100 zum Kontaktieren
Q4 i
werden. Du
beschriebene Verfahren kann eine erhebliche Raumeinsparung auf der Siliciumoberfläche unter Vermeidung der beschriebenen Nachteile erreicht werden.
Die Siliciumnitridzwischenschicht 96 erfüllt vielerlei Funktionen. Erstens wird die Definition der Kontaktfenster besser, weil bei der Bildung der öffnungen 100 praktisch nicht die Gefahr besteht, daß das Muster 91 angegriffen wird und pn-Übergänge freigelegt werden.
Weiter passiviert die Schicht 96 unter dem Muster 91 den dort vorhandenen pn-übergang. Auch hemmt die Schicht 96 die Ausdiffusion üblicher Akzeptoren, wie Bor, über das Siliciumgebiet 90 zu dem Muster 91, wodurch Kanalbildung unter dem Muster verhindert wird, so daß die Schicht eine homogene Akzeptorkonzentration in dem Gebiet 90 bei Wärmebehandlungen fördert.
Ferner läßt sich leicht erkennen, daß, wenn von einem n-!eitenden Gebiet ausgegangen wird und bei einer oxidierenden Diffusionsbehandlung p-leitende Gebiete 94 und S5 gebildet werden müssen, das Vorhandensein der Siliciumnitridzwischenschicht % unter dem Muster 91 der Ausdiffusion von Bor im Muster entgegenwirkt und eine gute Kontaktierung entlang des Randes des Musters fördert.
Die Wirkung der Siliciumnitridzwischenschicht % unter der Siliciumoxidschicht 92 ist, wie dies auch bereits bei dem Beispiel I der Fall war, daß bei Oxidation der Polysiliciumschicht 93 das Siliciumgebiet 90 unter der Schicht 92 höchstens in geringem Maße oxidiert wird, wodurch der Kräuselung der Schicht 93 während der Oxidation entgegengewirkt wird.
Übrigens kann auch bereits sofort nach der Bildung des Musters 91 unter diesem Muster die Siliciumnitridzwischenschicht 96 gebildet werden. Dabei dient die Siliciumnitridschicht als Nitridationsmaske.
Beispiel IV
In diesem Beispiel (siehe Fig. 13 bis 16) wird die Herstellung eines Transistors kleiner Abmessungen beschrieben, wobei die Siliciumnitridzwischenschicht unter der Oxidschicht als Passivierung und der Teil der Zone außerhalb der Oxidschicht als Diffusionsmaske dient
Ein Siliciumgebiet 130 vom η-Typ wird mit einer Siliciumoxidschicht 131 versehen, durch die über eine öffnung ein Basisgebiet 132 vom p-Typ diffundiert und eine dünnere Oxidschicht 133 gebildet wird.
In der Schicht 133 werden mit Hilfe einer einzigen Maske Fenster 134 und 135 gebildet wonach über die Schichten 131 und 133 und in den Fenstern 134 und 135
durch eine Nitridationsbehandlung der im Beispiel I beschriebenen Art eine Siliciumnitridzwischenschicht 136 gebildet wird.
Danach wird der Teil der Schicht 136 im Fenster 135 entfernt und ein η-leitendes Emittergebiet 137 diffundiert, wobei der Teil der Schicht 136 im Fenster 134 gegen Diffusion maskiert.
Dann wiro auch der Teil der Siliciumnitridzwischenschicht 136 irn Fenster 134 entfernt, wonach die Gebiete 132 und 137 kontaktiert werden können.
Beispiel V
Im nachstehenden Beispiel (siehe Fig. 17 und 18) wird erläutert, wie eine Siliciumnitridzwischenschicht zur Passivierung, als Oxidationsmaske und zum Erhalten H eines gewünschten Dotierungsprofils angewendet wird.
Auf einem η-leitenden Siliciumgebiet 170 wird eine Siliciumoxidschicht 171 gebildet und einer Nitridations-
FrhnltAn f\αr
von der Teile über den entsprechenden Transistoren entfernt und ourch die Gate-Isolierschichten 196 und 197 ersetzt werden. Unter den Siliciumoxidschichten 195, 196 und 197 wird durch eine Nitridationsbehandlung die Siliciumnitridzwischenschicht 198 gebildet. Durch Ablagerung und eine Photoätzbehandlung wird über der Gate-Isolierschicht 197 eine Siliciumnitridschicht 199 angebracht.
Dann wird die erhaltene Struktur während einer Stunde bei 600" C in einer Sauerstoffatmosphäre gehalten, wodurch in die Gate-Isolierschicht 196 positive Ladungen eingeführt wurden; die Anzahl von Oberflächenzuständen (surface states) zwischen der Zone 198 und dem Gebiet 199 ändert sich dabei jedoch nicht wesentlich.
Durch die abschirmende Wirkung der Schicht !99 bleibt die Ladungskonzentration in der Schicht 197 unverändert. Anschließend wird die Schicht 199
71 im FrnaItAn Hap diirmimnitrifi-vii/tc/theM.. entfernt Auf tlnli^ho Weite U/Snnen Hiirr»
schicht 172 unterworfen.
In der Schicht 171 und der Schicht 172 wird ein Fenster 173 gebildet und ein n+-Emittergebiet 174 durch Diffusion von Arsen erzeugt. Dann wird eine Photolackschicht 175 mit einem breiten Fenster 176 auf der Schicht 171 angebracht. Die Schicht 175 dient als Maske für die Implantation von Borionen über die Schicht 171 und die Schicht 172. Anschließend wird die Schicht 175 entfernt, wonach durch eine oxidierende Diffusionsbehandlung das Basisgebiet 177 mit einer in Fig. 18 schematisch angegebenen Begrenzung gebildet wird. Über dem Emittergebiet 174 wächst dann durch die maskiererde Wirkung der Siliciumnitridzwischenschicht 172 eine verhältnismäßig dicke Oxidschicht. Unter dem Emittergebiet 174 ist durch Ausdiffusion in der Oxidschicht die Borkonzentration in dem Basisgebiet 177 nicht besonders hoch. Unter der Siliciumnitridzwischenschicht 172 weist das Basisgebiet 177 durch die maskierende Wirkung der Schicht 172 gegen Ausdiffusion eine höhere Borkonzentration als unter dem Emittergebiet auf.
Über die Schicht 171 oberhalb des Gebietes 174 und über die Schicht 171 u*;d die Schicht 172 oberhalb des Gebietes 177 können Kontaktierungen auf diesen Gebieten angebracht werden.
Beispie! VI 4'
In diesem Beispiel (siehe Fig. 19) wird eine Wärmebehandlung in oner Sauerstoffatmosphäre einer Siliciumoxidschicht auf einer Siliciumnitridzone illustriert, wobei die Ladung in der Oxidschicht geändert wird, ohne daß die Anzahl von Zentren zwischen der Oxidschicht und einem angrenzenden Siliciumgebiet wesentlich geändert wird.
Mit einer derartigen Behandlung kann ein MOS-Transistor vom Verarmungstyp hergestellt werden. In diesem Beispiel wird außerdem gezeigt, daß die genannte Behandlung für eine Anordnung, in der mehrere MOS-Transistoren vorhanden sind, einen Teil der MOS-Transistoren umfassen kann, wodurch MOS-Transistoren vom Verarmungstyp neben MOS-Transistören vom Anreicherungstyp erhalten werden.
In einem p-Ieitenden Siliciumgebiet 190 werden η-leitende Gebiete 191,192,193 und 194 diffundiert Die Gebiete 191 und 192 sind Source- und Draingebiete für einen ersten MOS-Transistor und die Gebiete 193 und t-194 sind Source- und Draingebiete für einen zweiten MOS-Transistor. Über die Oberfläche der Gebiete 190—194 wird eine Feldoxidschicht 195 angewachsen, rung der Gebiete 191 — 194 und die Anbringung von Gate-Metallisierungen MOS-Transistoren erhalten werden, wobei der erste MOS-Transistor vom Verarmungstyp und der zweite vom Anreicherungstyp ist. Bei passender Wahl der Dotierungskonzentration in dem Siliciumgebiet ist die Schwellwertspannung des MOS-Transistors vom Verarmungstyp z.B. — 3 V und die Schwellwertspannung des MOS-Transistors vom Anreicherungstyp +1 V.
Das Vorhandensein einer Siliciumnitridzwischenschicht unter einer aus Siliciumoxid bestehenden Gate-Isolierung ist im allgemeinen zweckmäßig, um Änderungen in der Anzahl von Zentren während Wärmebehandlungen bei der Herstellung der MOS-Transistoren zu vermeiden.
Im allgemeinen kann die elektrische Oberflächenleitung in dem Siliciumgebiet unter der Siliciumnitridzone z. B. durch Ionenimplantation in und/oder über die Siliciumoxidschicht und die Siliciumnitridzone geändert werden.
Beispiel VII
Bei Anwendung von Siliciumoxidschichten als Diffusionsmaske wird oft danach eine Wasserstoffbehandlung bei erhöhter Temperatur durchgeführt, wodurch die Anzahl von Zentren unter der Oxidschicht herabgesetzt wird. Bei dieser Anwendung als Diffusionsmaske werden auch häufig Ladungen, die z. B. durch Natriumionen herbeigeführt werden, in das Siliciumoxid eingeführt.
Um dieser Einführung von Ladungen entgegenzuwirken, wird die Siliciumoxidschicht von der Gasphase her von einer Siliciumnitridschicht abgeschirmt. Dies ist in F i g. 20 angegeben, in der das Siliciumgebiet 200 mit einer Siliciumoxidschicht 201 und einer Siliciumnitridschicht 202 versehen ist, wobei die letztere Schicht die Schicht 2Oi auch entlang der Ränder im Diffusionsfenster 203 abschirmt. Die Schicht 202 maskiert aber die Schicht 201 nicht nur gegen das Eindringen von Ladungen, sondern auch gegen Wasserstoff bei der genannten Wasserstoffbehandlung. Bei Anwendung des Verfahrens nach der Erfindung, bei dem nach der Bildung der Schicht 201 und vor der Bildung der Schicht 202 die Siliciumnitridzwischenschicht 204 gebildet wird, ist eine Wasserstoffbehandlung bei erhöhter Temperatur nicht notwendig, weil wegen der Schicht 204 die Anzahl von Zentren gering ist und bleibt
In den gegebenen Beispielen sind der Einfachheit halber oft Einzelheiten, z. B. in bezug auf Kontaktierung
und Umhüllung, fortgelassen, die üblicherweise verwendet werden müssen, um Halbleiteranordnungen herzustellen.
Die Siliciumoxidschicht kann, statt genetisch gebildet zu werden, auch aus der Gasphase niedergeschlagen werden und neben Siliciumoxid andere silikatbildende Stoffe, wie Aluminiumoxid und Phosphoroxid, enthalten. Als Siliciumoxid werden diese Schichten im wesentlichen Silicumdioxid (S1O2) enthalten, aber obendrein auch aus Siliciumoxid bestehen können. Gallium und Aluminium sind als Dotierungsstoffe für Silicium bekannt, aber werden nicht häufig verwendet, weil sie leicht über eine Oxidschicht diffundieren. Eine Siliciumnitridzwiscl.enschicht kann Anwendung finden, aber dann als Teil einer Diffusionsmaske bei Eindiffundieren von Gallium oder Aluminium. Mit Vorteil wird weiter nach Eindiffusion von Gallium, Aluminium oder Bor über Siliciumoxid aktiver Stickstoff zu der Siliciumober-
fläche transportiert, um eine Siliciumnitridzwischenschicht zu bilden, die einer Ausdiffusion entgegenwirkt.
Eine derartige Siiiciumnitridzwischenschicht eignet sich z. B. auch als Diffusionsmaske für Dotierung eines Siliciumgebietes mit Gold oder Platin.
Auch kann eine Siliciumnitridzwischenschicht als Maskierung bei Implantationsvorgängen verwendet werden.
Die Siliciumnitridzwischenschicht selbst kann durch Implantation aktiven Stickstoffs gebildet werden.
Die Siliciumnitridzwischenschicht fördert die Aufrechterhaltung der günstigen Oberflächeneigenschaften des darunterliegenden Siliciumgebietes, wenn in einer späteren Stufe der Herstellung auf der Siliciumoxidschicht eine oder mehrere Schichten aus z. B. Aluminiumoxid, Siliciumoxid, Siliciumnitrid oder Glas gebildet werden.
Hierzu 5 Blatt Zeichnungen

Claims (14)

Patentansprüche;
1. Verfahren zum Herstellen einer Halbleiteranordnung, bei dem eine Oberfläche eines aus Silicium bestehenden Halbleitergebiets zumindest teilweise mit einer SUiriumoxidschicht versehen wird und anschließend einer Nitridationsbehandlung unterworfen wird, dadurch gekennzeichnet, daß durch die Nitridationsbehandlung zwischen dem Siliciumgebiet (1) und der Siliciumoxidschicht (3) eine Siliciumnitridzwischenschicht (2) mit einer Dicke, die größer als 0,5 nm ist, gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die Siliciumoxidschicht eine Dicke von mehr als 10 nm gewählt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Siliciumoxidschicht (91) eine Schicht verwendet wird, die das Siliciumgebiet (90) teilweise bedeckt und wenigstens über einen Teil ihrer Dicke ö das Siliciumgebiet versenkt ist
4. Verfahren nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß die Nitridationsbehandlung eine Behandlung des Siliciumgebietes (1; 90; 130) und der Siliciumoxidschicht (2; 96; 131) bei erhöhter Temperatur in einer ammoniakhaltigen Atmosphäre umfaßt
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß bei der Nitridationsbehandlung ein Gasstrom mit einer Volumenkonzentration an Ammoniak von weniger als 50Vol.-% verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß auf der Siliciumoxidschicht (41) eine SJüciumruitridschicht (42) niedergeschlagen und in den beiden juletzt genannten Schichten ein Muster gebildet wird, das als Oxidationsmaske für die Oxidation des Siliciumgebietes mit Dampf zum Erhalt eines versenkten Oxidmusters (43) dient, wobei in geringer Entfernung von dem Rande der Oxidationsmaske die Siliciumnitridzwischenschicht (44) als schmale Zone gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Oxidationsmaske eine Öffnung aufweist, durch die in dem Siliciumgebiet (40) ein von versenktem Oxid umgebenes Gebiet mit Mesastruktur gebildet wird, wonach die Siliciumnitridschicht (42) entfernt und aufs neue eine Oxidationsbehandlung durchgeführt wird, bei der die Dicke der an die Siliciumnitridzwischenschicht (44) angrenzenden Siliciumoxidschicht zunimmt, und danach nach Entfernung der Siliciumnitridzwischenschicht mit dem darauf befindlichen Teil der Siliciumoxidschicht durch das so gebildete Fenster mit der verdickten Siliciumoxidschicht (41, 43) als Maske ein Dotierungsmaterial in das Siliciumgebiet (40) eingeführt wird, um eine an das Oxidmuster angrenzende ringförmige dotierte Zone (46) zu schaffen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß nach Entfernung des nicht versenkten Teiis der Siliciumoxidschicht (41) aufs neue ein Dotierungsmaterial in das Siliciumgebiet (40) eingeführt wird, um eine zweite dotierte Zone (48) über die ganze Mesastruktur zu erhalten.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß nach der Bildung der ringförmigen dotierten Zone mit einem gegenüber dem Siliciumgebiet entgegengesetzten Leitungstyp und nach Entfernung des nicht versenkten Teils der Siliciumoxidschicht auf der Mesastruktur eine Elektrode angebracht wird, die eine Schicht enthält, die mit dem Siliciumgebiet und der ringförmigen Zone einen Schottky-Obergang bildet
10. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Siliciumnitridschichi, die einen Teil der Siliciumoxidschicht bedeckt, als Nitridationsmaske bei der Nitridationsbehandlung verwendet wird.
11. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß nach der Nitridationsbehandlung auf der Siliciumoxidschicht (195, 197) eine Siliciumnitridschicht (199) gebildet und in einer folgenden Stufe des Verfahrens das durch die Siliciumnitridzwischenschicht (198), die Siliciumoxidschicht (195,197) und die Siliciumnitridschicht (199) gebildete Schichtensystem als Maskierung bei einer Oxidationsbehandlung verwendet wird.
12. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zumindest ein Teil der Siliciumnitridzwischenschicht in einer Stufe des Verfahrens als Oxidationsmaskierung verwendet wird.
13. Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch seine Verwendung zum Herstellen eines MOS-Transistors.
14. Verfahren nach einem der Ansprüche 1 bis 12, gekennzeichnet durch seine Verwendung zum Herstellen eines bipolaren Transistors.
DE2623009A 1975-06-04 1976-05-22 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2623009C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7506594A NL7506594A (nl) 1975-06-04 1975-06-04 Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze.

Publications (2)

Publication Number Publication Date
DE2623009A1 DE2623009A1 (de) 1976-12-09
DE2623009C2 true DE2623009C2 (de) 1983-06-30

Family

ID=19823876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2623009A Expired DE2623009C2 (de) 1975-06-04 1976-05-22 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (13)

Country Link
US (1) US4113515A (de)
JP (1) JPS51148362A (de)
AU (1) AU509006B2 (de)
BE (1) BE842511A (de)
BR (1) BR7603505A (de)
CA (1) CA1068010A (de)
DE (1) DE2623009C2 (de)
ES (1) ES448459A1 (de)
FR (1) FR2313770A1 (de)
GB (1) GB1550645A (de)
IT (1) IT1063373B (de)
NL (1) NL7506594A (de)
SE (1) SE7606171L (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
DE2742951A1 (de) * 1977-09-23 1979-04-05 Siemens Ag Verfahren zum herstellen von mehrlagen-silizium-gate-strukturen auf einer halbleitenden siliziumschicht
EP0154670B1 (de) * 1978-06-14 1991-05-08 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolierschicht
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5845177B2 (ja) * 1979-03-09 1983-10-07 富士通株式会社 半導体表面絶縁膜の形成法
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate
DE2921793A1 (de) * 1979-05-29 1980-12-04 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung mit ionenimplantation
JPS5621372A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
JPS5650532A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Manufacture of semiconductor device
JPS5694732A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor substrate
US4465705A (en) * 1980-05-19 1984-08-14 Matsushita Electric Industrial Co., Ltd. Method of making semiconductor devices
AT387474B (de) * 1980-12-23 1989-01-25 Philips Nv Verfahren zur herstellung einer halbleitervorrichtung
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS581878A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 磁気バブルメモリ素子の製造方法
EP0075875A3 (de) * 1981-09-28 1986-07-02 General Electric Company Verfahren zur Herstellung von integrierten Schaltungen mit dielektrischen Isolationszonen
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
US4600624A (en) * 1983-09-20 1986-07-15 International Business Machines Corporation Composite insulator structure
US4528211A (en) * 1983-11-04 1985-07-09 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4575921A (en) * 1983-11-04 1986-03-18 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4762728A (en) * 1985-04-09 1988-08-09 Fairchild Semiconductor Corporation Low temperature plasma nitridation process and applications of nitride films formed thereby
US4824795A (en) * 1985-12-19 1989-04-25 Siliconix Incorporated Method for obtaining regions of dielectrically isolated single crystal silicon
US4774197A (en) * 1986-06-17 1988-09-27 Advanced Micro Devices, Inc. Method of improving silicon dioxide
US4900396A (en) * 1987-08-19 1990-02-13 Agency Of Industrial Science And Technology Method of forming modified layer and pattern
US4960727A (en) * 1987-11-17 1990-10-02 Motorola, Inc. Method for forming a dielectric filled trench
US4825277A (en) * 1987-11-17 1989-04-25 Motorola Inc. Trench isolation process and structure
US5017515A (en) * 1989-10-02 1991-05-21 Texas Instruments Incorporated Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers
US5077230A (en) * 1990-08-03 1991-12-31 Intel Corporation Method for improving erase characteristics of buried bit line flash EPROM devices by use of a thin nitride layer formed during field oxide growth
US5254489A (en) * 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
JPH04192566A (ja) * 1990-11-27 1992-07-10 Terumo Corp 半導体装置およびその製造方法
US5369040A (en) * 1992-05-18 1994-11-29 Westinghouse Electric Corporation Method of making transparent polysilicon gate for imaging arrays
US5382533A (en) * 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection
KR970003837B1 (en) * 1993-12-16 1997-03-22 Lg Semicon Co Ltd Fabrication of mosfet
US5455204A (en) * 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing
US6607946B1 (en) * 1996-05-22 2003-08-19 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3
US7196929B1 (en) * 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6794255B1 (en) * 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US5886368A (en) 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
KR100379136B1 (ko) * 1998-10-02 2003-04-08 인터내셔널 비지네스 머신즈 코포레이션 반도체 소자 형성 방법과 반도체 소자
US6429101B1 (en) 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
US6498383B2 (en) * 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
US6610586B1 (en) * 2002-09-04 2003-08-26 Macronix International Co., Ltd. Method for fabricating nitride read-only memory
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
US8679936B1 (en) * 2005-05-26 2014-03-25 National Semiconductor Corporation Manufacturing resistors with tightened resistivity distribution in semiconductor integrated circuits
JP2007326620A (ja) * 2006-06-08 2007-12-20 Rengo Co Ltd 梱包箱
JP6086933B2 (ja) * 2015-01-06 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1696625C3 (de) * 1966-10-07 1979-03-08 Syumpei, Yamazaki Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
NL169121C (nl) * 1970-07-10 1982-06-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam, dat aan een oppervlak is voorzien van een althans ten dele in het halfgeleiderlichaam verzonken, door thermische oxydatie gevormd oxydepatroon.
DE2063726C3 (de) * 1970-12-24 1979-09-06 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen eines Halbleiterbauelements
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US3897274A (en) * 1971-06-01 1975-07-29 Texas Instruments Inc Method of fabricating dielectrically isolated semiconductor structures
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
CA1014830A (en) * 1972-11-15 1977-08-02 Klaus C. Wiemer Method of forming doped dielectric layers utilizing reactive plasma deposition
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US3924024A (en) * 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
US3874919A (en) * 1974-03-13 1975-04-01 Ibm Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body

Also Published As

Publication number Publication date
IT1063373B (it) 1985-02-11
US4113515A (en) 1978-09-12
AU1448976A (en) 1977-12-08
CA1068010A (en) 1979-12-11
JPS5435066B2 (de) 1979-10-31
FR2313770B1 (de) 1982-04-23
AU509006B2 (en) 1980-04-17
ES448459A1 (es) 1977-12-01
GB1550645A (en) 1979-08-15
JPS51148362A (en) 1976-12-20
BR7603505A (pt) 1977-01-11
BE842511A (fr) 1976-12-02
DE2623009A1 (de) 1976-12-09
NL7506594A (nl) 1976-12-07
FR2313770A1 (fr) 1976-12-31
SE7606171L (sv) 1976-12-05

Similar Documents

Publication Publication Date Title
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE3019850C2 (de)
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2916364C2 (de)
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE3312720A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee