DE3030385C2 - Verfahren zur Herstellung einer MOS-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer MOS-Halbleitervorrichtung

Info

Publication number
DE3030385C2
DE3030385C2 DE3030385A DE3030385A DE3030385C2 DE 3030385 C2 DE3030385 C2 DE 3030385C2 DE 3030385 A DE3030385 A DE 3030385A DE 3030385 A DE3030385 A DE 3030385A DE 3030385 C2 DE3030385 C2 DE 3030385C2
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor device
conductivity type
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3030385A
Other languages
English (en)
Other versions
DE3030385A1 (de
Inventor
Yoshihisa Tokyo/Tokio Mizutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3030385A1 publication Critical patent/DE3030385A1/de
Application granted granted Critical
Publication of DE3030385C2 publication Critical patent/DE3030385C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer MOS-Halbleitervorrichtung nach dem Oberbegriff des Patentanspruches 1.
Ein derartiges Verfahren ist aus der DE-OS 25 03 864 bekannt Die nach diesem bekannten Verfahren hergestellten Halbleitervorrichtung hat ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine über der Oberfläche des Halbleitersubstrats ausgebildete Isolierschicht, eine selektiv im Halbleitersubstrat ausgebildete Zone eines zweiten Leitfähigkeitstyps und eine über der Zone des zweiten Leitfähigkeitstyps ausgebildete und auf der Isolierschicht angeordnete Halbleiterschicht aus polykristallinem Silicium. Nähere Angaben über die Herstellung der Isolierschicht und der Zone des zweiten Leitfähigkeitstyps sind der DE-OS 25 03 864 nicht zu entnehmen. Es ist lediglich angedeutet, daß nach der Erzeugung der Isolierschicht auf dieser epitaktisch eine polykristalline Siliziumschicht aufgetragen wird.
Weiterhin ist aus der DE-OS 28 08 257 ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt, bei dem in einem Silizium-Halbleiterkörper Sauerstoffionen implantiert werden. Nach einer Wärmebehandlung bilden diese Sauerstoffionen im Halbleiterkörper eine Isolierschicht, die den Halbleiterkörper in ein Halbleitersubstrat und eine Halbleiterschicht teilt. Nach Herstellung der Isolierschicht werden im Halbleitersubstrat keine weiteren Dotierungen vorgenommen.
Es ist Aufgabe der vorliegenden Erfindung, das Verfahren der eingangs genannten Art auf einfache Weise so zu verbessern, daß eine nach diesem Verfahren hergestellte MOS-Halbleitervorrichtung gegenüber speziell der Gate-Elektrode zugeführten äußeren Verunreinigungen besonders unempfindlich ist.
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.
Eine vorteilhafte Weiterbildung der Erfindung ist im Patentanspruch 2 angegeben.
Bei der Erfindung wurde also die Gate-Zone durch die zuvor durch Ionenimplantation hergestellte Isoliers schicht hindurch ebenfalls durch Ionenimplantation erzeugt, was dazu führt, daß diese Gate-Zone gegenüber äußeren Verunreinigungen besonders unempfindlich ist ■ Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Hinweis auf die Zeichnungen
ίο näher erläutert Es zeigen
Fig. la bis If Schnittdarstellungen, die aufeinanderfolgend ein nicht erfindungsgemäßes Verfahren zur Herstellung einer Halbleitervorrichtung veranschaulichen; und
Fi g. 2a bis 2c Schnittdarstellungen, die aufeinanderfolgend ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung veranschaulichen.
Im folgenden wird eine Halbleitervorrichtung mit n-Kanal-MOS-Transistoren und einem Siliziumsubstrat beschrieben.
Ein bis zu 70 nm dicker Siliziumdioxidfilm 2 wird durch thermische Oxidation auf der Oberfläche eines p-leiienden Siliziumsubstrats 1 gebildet (Fig. la ). Mittels eines als Maske dienenden Resistfilms 3 werden Arsenionen in einer Dosis von 2 · lO'Vcm2 bei einer Beschleunigungsspannung von 180 KeV durch Ionenimplantation eindotiert (F i g. Ib). Die eindotierten Arsenionen durchdringen den Siliziumoxidfilm 2 und gelangen zu dessen Innenseite. Danach werden sie durch eine geeignete Wärmebehandlung aktiviert und bilden eine η-leitende Diffusionsschicht 4, die sich an den Siliziumoxidfilm anschließt (F i g. Ic). Der Resistfilm 3 wird entfernt, und auf der gesamten Oberfläche wird mit Hilfe des CVD-Verfahrens ein polykristalliner Siliziumfilm 5 ausgebildet. Nicht erforderliche Abschnitte 6 des Siliziumfilms 5 werden selektiv durch Ätzen entfernt oder alternativ beispielsweise durch selektive Oxidation in ein Isoliermaterial umgewandelt.
Falls erforderlich, kann die Schwellenwertspannung durch Kanaldotierung eingestellt werden (F i g. Id). Auf der Diffusionsschicht 4 wird ein Resistfilm 7 als Maske ausgebildet. Unter Verwendung dieses Resistfilms 7 werden Arsenionen in einer Dosis von 2 ■ lO'Vcm2 bei einer Beschleunigungsspannung von 200 KeV eindotiert (Fig. Ie). Die eindotierten Arsenionen werden durch eine Wärmebehandlung aktiviert, um n-leitende Source- und Drain-Zonen 9 zu bilden. Nach Entfernung des Resistfilms 7 wird auf der gesamten Oberfläche durch das CVD-Verfahren ein Siliziumdioxidfilm 10 mit einer Dicke von 1 μπι gebildet. In Kontaktöffnungen wird Al in einem entsprechenden Muster niedergeschlagen, um so Source- und Drain-Elektrodenleitungen 11 und 12 herzustellen (F i g. 1 f).
Obwohl die Elektrodenleitungen 12 und 12 als Verbindungen zu den Source- und Drain-Zonen 9 ausgebildet sind, können die Source- und Drain-Zonen 9 einfacher auch verlängert bzw. fortgeführt werden, so daß die Ausbildung getrennter Elektrodenleitungen entfällt Das gleiche gilt für die als Gate-Elektrode dienende Diffusionsschicht 4.
Da bei einem Transistor einer derartigen Konstruktion die Gate-Elektrode in das Siliziumsubstrat eingebettet ist und die polykristalline Siliziumschicht die An-Ordnung überdeckt, ist der MOS-Transistor sehr widerstandsfähig gegenüber Verunreinigungen, die von außen her der Gate-Elektrode zugeführt werden, was die Zuverlässigkeit wesentlich verbessert.
Im folgenden wird ein Ausführungsbeispiel der Erfindung erläutert:
In einen p-leitenden Siliziumkörper 20 werc.en Sauerstoffionen oder Stickstoffionen implantiert (Fig.2a). Die implantierten Sauerstoffionen oder Stickstoffionen werden anschließend durch Wärmebehandlung aktiviert Es wird dann eine eingebettete Isolierschicht 22 in dem Siliziumkörper 20 ausgebildet, und der Siliziumkör per 20 wird in .ein Substrat 21 auf der »Unterseite« und Siliziumschicht 25 auf der »Oberseite« aufgeteilt
Unter Verwendung einer Resistmaske 23, die selektiv auf der Anordnung ausgebildet wird, wird eine n-Leitfähigkeit erzeugende Verunreinigung, wie beispielsweise Phosphor oder Arsen, durch Ionenimplantation eingebracht Die Beschleunigungsspannung wird so ausgewählt, daß die implantierte Schicht etwas dichter bei dem Substrat 21 liegt als die Isolierschicht 22(Fig.2b). Die Ionen, die durch Ionenimplantation implantiert wurden, werden dann durch geeignete Wärmebehandlung aktiviert, um eine η-leitende Diffusionsschicht 24 neben der Isolierschicht 22 auszubilden.
Daran anschließend werden die oben anhand der Fig. ld—If erläuterten Verfahrensschritte durchgeführt so daß eine MOS-Halbleitervorrichtung erhalten wird.
Während dieses Prozesses kann die Siliziumschicht 25 an der Oberseite beispielsweise durch epitaxiales Aufwachsen oder durch das CVD-Verfahren dicker gemacht werden. Obwohl die vorliegende Erfindung anhand eines n-Kanal-MOS-Transistors erläutert wurde, sei darauf hingewiesen, daß auch ein p-Kanal-MOS-Transistor ausgehend von einem η-leitenden Siliziumsubstrat in der gleichen Weise hergestellt werden kann. Der Halbleiterkörper kann aus Germanium, GaAs usw. anstelle von Silizium hergestellt werden.
Da bei dem erfindungsgemäßen Verfahren die Gate-Zone innerhalb des Halbleiterkörpers eingebettet werden kann, läßt sich das Verdrahtungsmuster der Elektrodenanschlüsse und -leitungen stark reduzieren, was wiederum zur Folge hat, daß die Packungsdichte der Halbleitervorrichtung stark erhöht werden kann, wobei ein von außen kommende Verschmutzung oder ein Brechen der Elektrodenleitungen vermieden und die Zuverlässigkeit der Eigenschaften der Halbleitervorrichtung wesentlich erhöht wird.
Hierzu 2 Blatt Zeichnungen
50
60
65

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung einer MOS-Halbleitervorrichtung, die in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps eine Gate-Zone des zweiten Leitfähigkeitstyps, eine über dem Substrat angeordnete Isolierschicht und darüber eine wenigstens die Gate-Zone überdeckende Halbleiterschicht mit mindestens einer hochdotierten Zone aufweist, d a durch gekennzeichnet,
daß in einen Halbleiterkörper (20) des ersten Leitfähigkeitstyps Sauerstoffionen oder Stickstoffionen derart implantiert werden, daß durch die entstehende Isolierschicht (22) der Halbleiterkörper (20) in die Halbleiterschicht (25) und das Halbleitersubstrat (21) aufgeteilt wird,
daß zur Herstellung der Gate-Zone (24) Verunreinigungen des zweiten Leitfähigkeitstyps in das Halbleitersubstrat (21) implantiert werden und
daß die hochdotierte Zone in der Halbleiterschicht hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Halbleiterschicht (25) auf der dünnen Isolierschicht (22) durch epitaxiales Aufwachsen oder durch chemische Dampfabscheidung vergrößert wird.
DE3030385A 1979-08-10 1980-08-11 Verfahren zur Herstellung einer MOS-Halbleitervorrichtung Expired DE3030385C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10119279A JPS5626467A (en) 1979-08-10 1979-08-10 Semiconductor device and the manufacturing process

Publications (2)

Publication Number Publication Date
DE3030385A1 DE3030385A1 (de) 1981-02-19
DE3030385C2 true DE3030385C2 (de) 1986-05-22

Family

ID=14294079

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3030385A Expired DE3030385C2 (de) 1979-08-10 1980-08-11 Verfahren zur Herstellung einer MOS-Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US4396930A (de)
JP (1) JPS5626467A (de)
DE (1) DE3030385C2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683075A (en) * 1979-12-10 1981-07-07 Nippon Telegr & Teleph Corp <Ntt> Insulating gate type field-effect transistor circuit device
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof
DE3146981A1 (de) * 1981-11-26 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
NL8203870A (nl) * 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
CA1229426A (en) * 1984-04-19 1987-11-17 Yutaka Harada Superconducting device
US4683486A (en) * 1984-09-24 1987-07-28 Texas Instruments Incorporated dRAM cell and array
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
US4797373A (en) * 1984-10-31 1989-01-10 Texas Instruments Incorporated Method of making dRAM cell with trench capacitor
GB2169746B (en) * 1984-11-13 1988-09-14 Sharp Kk Thin film transistor
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5135888A (en) * 1989-01-18 1992-08-04 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5231296A (en) * 1989-12-19 1993-07-27 Texas Instruments Incorporated Thin film transistor structure with insulating mask
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
US5166084A (en) * 1991-09-03 1992-11-24 Motorola, Inc. Process for fabricating a silicon on insulator field effect transistor
JP2824719B2 (ja) * 1992-09-09 1998-11-18 三菱電機株式会社 半導体圧力センサおよびその製造方法
JP2875132B2 (ja) * 1993-02-25 1999-03-24 シャープ株式会社 電荷転送装置
BE1008052A3 (nl) * 1994-01-31 1996-01-03 Philips Electronics Nv Halfgeleiderinrichting.
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
JP3086906B1 (ja) * 1999-05-28 2000-09-11 工業技術院長 電界効果トランジスタ及びその製造方法
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503787A (de) * 1973-05-16 1975-01-16
DE2503864C3 (de) * 1975-01-30 1981-09-24 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement
US4085499A (en) * 1975-12-29 1978-04-25 Matsushita Electric Industrial Co., Ltd. Method of making a MOS-type semiconductor device
JPS5721856B2 (en) * 1977-11-28 1982-05-10 Nippon Telegraph & Telephone Semiconductor and its manufacture

Also Published As

Publication number Publication date
JPS5626467A (en) 1981-03-14
DE3030385A1 (de) 1981-02-19
US4396930A (en) 1983-08-02

Similar Documents

Publication Publication Date Title
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2745857C2 (de)
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3856545T2 (de) Halbleiterbauelement mit isoliertem Gatter
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2916364C2 (de)
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE3312720C2 (de)
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE69224009T2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit MOS- und Bipolar-Bauteilen
DE2926334C2 (de)

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee