DE2247975B2 - Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren - Google Patents

Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren

Info

Publication number
DE2247975B2
DE2247975B2 DE2247975A DE2247975A DE2247975B2 DE 2247975 B2 DE2247975 B2 DE 2247975B2 DE 2247975 A DE2247975 A DE 2247975A DE 2247975 A DE2247975 A DE 2247975A DE 2247975 B2 DE2247975 B2 DE 2247975B2
Authority
DE
Germany
Prior art keywords
areas
type
layer
semiconductor regions
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2247975A
Other languages
English (en)
Other versions
DE2247975C3 (de
DE2247975A1 (de
Inventor
Jeno Dipl.-Phys. 8021 Neuried Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2247975A priority Critical patent/DE2247975C3/de
Priority to GB3819173A priority patent/GB1417055A/en
Priority to US400329A priority patent/US3859716A/en
Priority to FR7334477A priority patent/FR2201541B1/fr
Priority to JP10830973A priority patent/JPS5550397B2/ja
Priority to LU68516A priority patent/LU68516A1/xx
Priority to NL7313426A priority patent/NL7313426A/xx
Priority to BE136187A priority patent/BE805480A/xx
Priority to IT29511/73A priority patent/IT993472B/it
Publication of DE2247975A1 publication Critical patent/DE2247975A1/de
Publication of DE2247975B2 publication Critical patent/DE2247975B2/de
Application granted granted Critical
Publication of DE2247975C3 publication Critical patent/DE2247975C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren, bei dem auf ein elektrisch isolierendes Substrat inselförmige Halbleitergebiete aufgebracht werden, diese Halbleitergebiete mit Source- und Drainzonen eines ersten und zweiten Leitungstyps versehen werden und auf die insetförmigen Halbleitergebiete Gate-Oxidschichten für die Transistoren aufgebracht werden.
Dünnschicht-Schaltungen mit komplementären MOS-Transistoren, und zwar speziell mit Silizium (ESFI-Komplementär-Kanal-MOS-Schaltkreise), und ihre Herstellungsverfahren sind bereits bekannt. Unter ESFI-Komplementär-MOS-Schaltkreisen (Epitaxial Silizium-Filme auf Isolatoren) werden Schaltkreise verstanden, bei denen Süiziunj-Rlme epitaktiseh auf Isolatoren, beispielsweise auf einem isolierenden Substrat aus Spinell oder Saphir abgeschieden werden. Zwischen den einzelnen Siliziuminseln befindet sich dabei Luft oder eine isolierende Zwischenschicht In den inselförmigen Siliziumhalbleiterschichten befinden sich durch Diffusion erzeugte Source- und Drainzonen. Ober dem Gebiet zwischen Source und Drain ist der Gateisolator, der gewöhnlich aus einer SiOrSchicht besteht, aufgebracht. Die Source- und Drainzonen und das Gate sind mit Elektroden, beispielsweise mit Aluminiumelektroden, versehen. Die Herstellung einer solchen Anordnung ist aus der Zeitschrift »Proceedings of the IEEE, Vol.57. No.9, September 1969 zu entnehmen. ESFI-Komplementär-MOS-Schaltkreise sind schneller als MOS-Schaltkreise in massivem Silizium, da die pn-Übergangskapazitäten und die Kapazitäten zwischen den Metallisationen und dem Substrat praktisch entfallet?.
Aber auch bei den herkömmlichen ESFI-MOS-Schaltkreisen treten noch immer parasitäre Kapazitäten auf Infolge dieser ÜbeHappungskapazitäten zwischen der Gateelektrode und der Drainzone und zwischen der Gateelektrode und der Sourcezone ist die Funktionsgeschwindigkeit solcher Schaltkreise kleiner als bei Schaltkreisen, bei denen diese Kapazitäten nicht auftreten. Weiterhin ist aus der Zeitschrift »Philips Technische Rundschau«, 31. Jahrgang, 1970/71, Seiten 278 — 281 zu entnehmen, daß zur Verminderung der parasitären Kapazitäten der Abstand zwischen Source- und Drainzone bei MOS-Transistoren sehr klein sein muß, weshalb zu deren Hersteilung das lonenimplantationsverfahren vorgeschlagen wird, wobei die Gateelektrode als Maske dient. Diese Erkenntnis macht sich die Erfindung zunutze.
Außerdem ist aus dem »IBM Technical Disclosure Bulletin«, VoI 12, No. 12, May 1970, die Herstellung von komplementären Feldeffekttransistoren in einer Massiv-Silizium-Technik zu entnehmen, bei der eine kombinierte Gallium-Phosphor-Diffusion durchgeführt wird. Dabei werden als Diffusionsmasken sowohl StOjals auch SijN< (Siliziumnitrid)-Schichten nebeneinander verwendet.
Die Aufgabe, die der Erfindung zugrunde liegt, besteht in der Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren, insbesondere nach der ESFI-Technologie, bei denen
1. parasitäre Kapazitäten der herkömmlichen
ESFI-MOS-Schaltungen vermieden werden können und
2. die Herstellung des Schaltkreises ohne eine Doppelmaskierung erfolgt
Diese Aufgabe wird durch ein Verfahren gelöst, das erfindungsgemäß dadurch gekennzeichnet Ut, daß auf den Gate-Oxidschichten und auf den freiliegenden Oberflächen der inselförmigen Halbleitergebiete eine Schicht aus Elektrodenmaterial aufgebracht wird, daß in einem ersten Ätzschritt über den Halbleitergebieten mit Source- und Drainzonen des ersten Leitungstyps erste öffnungen in der Schicht erzeugt werden, wobei der jeweils zwischen den Source- und Drainzonen verbleibende Teil der Schicht erste Gateelektroden bildet, daß durch eine erste Ionenimplantation mit Ionen einer is ersten lonenart in vorgegebener Dosis durch die ersten öffnungen hindurch erste Bereiche des ersten Leitungstyps erzeugt werden, daß in einem zweiten Ätzschritt über den Halbleitergebieten mit Source- und Drainzonen des zweiten Leitungstyps zweite öffnungen in der Scnichi erzeugt werden, wobei der jeweils zwischen den Source- und Drainzonen verbleibende Teil der Schicht zweite Gateelektroden bildet, und daß eine zweite Ionenimplantation mit Ionen einer zweiten lonenart, die einen zur ersten Sonenart entgegen- 2s gesetzten Leitungstyp ergibt und deren Dosis kleiner ist als die Dosis der ersten lonenart, durch die ersten und zweiten öffnungen hindurch vorgenommen wird, so daß unterhalb der zweiten Öffnungen zweite Bereiche des zweiten Leitungstyps entstehen, wogegen der Leitungstyp der ersten Bereiche unverändert bleibt.
Vorzugsweise werden zur η-Dotierung Phosphorionen implantiert und zur p-Dotierung Borionen implantiert.
Vorteilhafterweise kann für den selbstjustierenden Implantationsprozeß die Gateelektrode selbst als Maske verwendet werden.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß sowohl die Dotierung der n-Bereiche mit Donatoren als auch die Dotierung der p-Bereiche mit Akzeptoren aufeinanderfolgend durchgeführt werden kann, ohne daß bereits dotierte Bereiche wieder durch eine Schutzschicht abgedeckt werden müssen. Die Erfindung weist also den Vorteil auf, daß keine Doppelmaskierung erforderlich ist
Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den Figuren bevorzugter Ausführungsbeispiele des Verfahrens nach der Erfindung und seiner Weiterbildungen hervor.
In den F i g. I bis 3 sind einzelne Verfahrensschritte des erfindungsgemäßen Verfahrens schematisch dargestellt.
Zu der Erfindung führten die folgenden Überlegungen. Nachdem zunächst mit herkömmlichen ss Diffusions-, Oxydations- und photolithographischen Prozessen die ESFI-Komplemenlär-MOS-Schaltkreise nach Fig. 1 hergestellt werden, wird in einem Verfahrensschritt die Gateelektrodenschicht entweder über den mit Akzeptoren zu dotierenden oder den mit Donatoren zu dotierenden Halbleitergebieten teilweise entfernt, so daß an den dann freiliegenden Stellen durch Ionenimplantation Ionen einer ersten loncnarl einer vorgegebenen Dosis in die Bereiche unter den freiliegenden Sitllrn implantiert werden. In einem weiteren Verfahrensschritt wird die Metallschicht über den komplementär zu rotierenden Stellen der komplementären inselförmigen Halbleilcrgebieie entfernt. Alle nun freiliegenden Bereiche werden durch lonenimplan · tation mit Ionen einer zweiten lonensrt dotiert. Die Ionen der zweiten lonenart sind vom entgegengesetzten Dotierungstyp. Die Dosis der Ionen des zweiten Typs ist kleiner als die Dosis der Ionen des ersten Typs.
Die Gebiete, die zuerst implantiert wurden, enthalten nach den beiden abgeschlossenen Implantationsschritten die Ionen beider lonenarten. Da aber die Dosis der Ionen des ersten Dotierungstyps größer ist als die Dosis der Ionen des zweiten Dotierungstyps, wird der Dotierungstyp von der ersten lonenart bestimmt.
Für den selbstjustierenden Implantationsprozeß wird die Gateelektrodenschicht als Maske verwendet Die Ionenenergie muß so groß sein, daß die Ionen, die auf die Gateelektrodenschicht auftreffen, nicht in das Halbleitermaterial vordringen körnen, daß aber die Ionen, die auf den freiliegenden Gateisolator auftreffen, in das unter dem Gateisolator liegende Halbleitergebiet vordringen können.
Die endgültige Struktur der Metallisierungen läßt auch die Gebiete zwischen den einzelnen MOS-Transistoren frei Bei den vorliegenden ESFI-Komplementär-MOS-Schaltkreisen befindet sich zwischen den einzelnen inselförmigen Halbleitergebieten kein Halbleitermaterial, sondern Luft oder eine isolierende Zwischenschicht, auf die die beiden Implantationsschritte keinen Einfluß haben. Bei herkömmlichen Komplementär-MOS-Schaltkreisen in Massivsilizium wären jedoch zusätzliche Maskierungen und daher mehrere Prozeßschritte notwendig.
Im folgenden wird ein erfindungsgemäßes Verfahren zur Herstellung von Komplementär-MOS-Schaltungen an Hand der F i g, 1 bis 3 beschrieben. In der F i g. 1 ist eine mit einer Aluminiiimschicht als Gateelektrodenschicht bedeckte Komplementär-MOS-Struktur dargestellt die zwei verschiedene, herkömmliche Transistortypen enthält Dabei sind in an sich bekannter W?ise auf einem isolierenden Substrat 1, das vorzugsweise aus Spinell oder Saphir besteht, die inseiförmigen HaIblei'crgebiete 2 und 22 aufgebracht. Als Halbleitermaterial dient vorzugsweise Silizium. Das eine Halbleitergebiet beispielsweise das Halblei:ergebiet 2, enthält die beiden diffundierten p-leitenden Gebiete 5 und 6, die als Source- bzw. abs Drainzone dienen. Das andere Halbleitergebiet beispielsweise das Halblettergebiet 22, enthält als Source und Drain die n-leitenden diffundierten Gebiete 55 bzw. 66. Auf den Halbleitergebieten ist jeweils zwischen Source und Drain ein Gateisolator 3 bzw. 33 angeordnet. Ais Material für den Gateisolator wird beispielsweise SiO? verwendet. Zwischen den inselförmigen Halbleitergebieten ist vorzugsweise eine Zwischenschicht angeordnet die beispielsweise aus S1O2 oder SijN* besteht. Die Zwischenschicht ist mit 15 bezeichnet. Auf den freiliegenden Oberflächen der Zwischenschichten 15, der Gateoxidschicht 3,33 und der inselförmigen Halbleitergebiete 2, 22 befindet sich eine Elektrodenschicht, die vorzugsweise aus aufgedampftem Alumimium besteht. Die Dicke dieser Aluminium Aufdampfschicht beträgt vorzugsweise 1 μπι. Das Aluminium ist in elektrischem Kontakt mit den diffundierten Gebieten.
Bei einer weiteren Ausgestaltung des Verfahrens nach der Erfindung besteht die Elektrodenschicht aus einem hochschmelzeiiden Elektrodenmaterial, beispielsweise aus Silizium oder Molybdän.
Im folgenden werden nun diejenigen Stellen der Aluminiumschicht über denjenigen Stellen der Halb-
lederschicht entfernt, in die Ionen implantiert werden sollen. Beispielsweise werden, wie aus der I" i g. 2 ersichtlich, Aussparungen 7 und 8 in die Aluminiumschicht geätzt. Es werden nun durch die Aussparungen 7 und 8 hindurch beispielsweise Donatoren in die Bereiche Il und 12 des Halblcitcrgebietcs 22 implantiert. Dabei erfolgt die Ionenimplantation so lange, bis in dem Halbleitergebicl eine vorgegebene Konzentration der Donatoren erreicht ist. In den nicht diffundierten Bereichen 11 und 12 wird die Dotierungskonzentration von dem implantierten Dolierstoff bestimmt. Die Implantation beeinflußt die diffundierten Gebiete nicht. Wie aus der Fig. 3 ersichtlich ist, werden nun in einem weiteren Verfahrensschritt Aussparungen 9 und 10 in die Aluminiumschichi geätzt, gleichzeitig wird in demselben Ätzschritt die endgültige Metallisierung hergestellt. Die Implantation von Ionen in frei liegende Gebiete auch außerhalb der bereits implantierten Gebiete ist nicht störend. Nach diesem Ätzvorgang besitzt also die Leiterbahnanordnung ihre endgültige Form. Im nächsten Verfahrensschritt werden nun Akzeptoren mittels Ionenimplantation in die Struktur eingebracht. Dabei erfolgt die Implantation so lange, bis in den Gebieten 13 und 14 eine vorgegebene Konzentration der Akzeptoren erreicht ist. Die Dosis der Akzeptoren, die in die Gebiete 11 und \2 implantiert werden, ist kleiner als die Dosis der ursprünglich in die Gebiete Il und 12 implantierten Donatoren. Da nach der unten beschriebenen Aktivierung die Konzentration der Donatoren, die in die Gebiete 11 und 12 implantiert wurden, größer ist als die Konzentration der Akzeptoren, die in diese Gebiete implantiert wurden, sind diese Gebiete n-leitend.
Nach der Implantation werden die implantierten Bereiche aktiviert. Dazu wird die Halbleiteranordnung vorzugsweise 10 bis 20 min lang auf etwa 500"C erhitzt. Diese Temperung bewirkt, daß die implantierten Ionen, die zunächst elektrisch in-aktive /wischcngitlerplätze einnehmen, auf elektrisch aktive Gitterplätze übergehen.
Donatoren und Akzeptoren sind unterschiedlich aktivierbar, d. h. das Verhältnis der Anzahl der implantierten Ionen zu der Anzahl der Ionen, die elektrisch aktive Gitterpliitze einnehmen, ist nach der Aktivierung für Donatoren und Akzeptoren unterschiedlich. Deshalb wird die Akzeptorionen- und Donalorionendosis so ausgewählt, dall nach der Aktivierung in den Bereichen 11 und M die Uonatorcnkonzentration größer ist als die Akzeptorenkonzentration.
Mit Hilfe des erfindungsgemäßen Verfahrens ist es auch möglich, durch Ionenimplantation mit p-Dotierung zuerst die positiven Source- und Orainzoncn her/ustellen und anschließend nach dem zweiten Ätzvorgang durch weitere Ionenimplantation in den dazu komplementären Halbleitcrgebietcn die n-Gcbicic herzustellen. Die .»uerst implantierte Dosis des Dotierungsmaterial muß größer sein.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zur Herstellung von Dünn-Schicht-Schaltungen mit komplementären MOS-Transistoren, bei dem auf ein elektrisch isolierendes Substrat inselförmige Halbleitergebiete aufgebracht werden, diese Halbleitergebiete mit Source- und Drainzonen eines ersten und zweiten to Leitungstyps versehen werden und auf die inselförmigen Halbleitergebiete Gate-Oxidschichten für die Transistoren aufgebracht werden, dadurch gekennzeichnet, daß auf den Gate-Oxidschichten (3, 33) und auf den freiliegenden 'S Oberflächen der inselförmigen Halblettergebiete (2, 22) eine Schicht (4) aus Elektrodenmaterial aufgebracht wird, daß in einem ersten Ätzschritt über den Halbleitergebieten (22) mit Source- und Draiiizonen (55,66) äts ersten Leitungstyps erste öffnungen (7, S) in der Schicht (4) erzeugt werden, wobei der jeweils zwischen den Source- und Drainzonen (55, 66) verbleibende Teil der Schicht (4) erste Gateelektroden (4) bildet, daß durch eine erste Ionenimplantation mit Ionen einer ersten Ionenart in vorgegebener Dosis durch die ersten Öffnungen (7,8) hindurch erste Bereiche (11, 12) des ersten Leitungstyps erzeugt werden, daß in einem zweiten Ätzschritt über den Halbleitergebieten (2) mit Source- und Drainzonen (5, 6) des zweiten Leitungstyps zweite öffnungen l°i, 10) in der Schicht (4) erzeugt werden, wobei der jeweils zwischen den Source- und DrainzofKn (5, 6) verbleibende Teil der Schicht (4) zweite Gateelektroden (4) bildet, und daß eine /weite Ionenimplantation mii Ionen einer zweiten lonenart, die einen zur ersten lonenart entgegengesetzten Leitungstyp ergibt und deren Dosis kleiner ist als die Dosis der ersten lonenart, durch die ersten und zweiten öffnungen (7,8; 9,10) hindurch vorgenommen wird, so daß unterhalb der zweiten «0 öffnungen (9, IG) zweite Bereiche (13, 14) des zweiten Leitungstynis entstehen, wogegen der Leitungstyp der ersten Bereiche (U, 12) unverändert bleibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die implantierten Bereiche (II, 12,13, 14) nach der zweiten Ionenimplantation durch Tempern aktiviert werden.
3. Verfahren nach Anspruch I und 2. dadurch gekennzeichnet, daß das Substrat (1) aus Spinell oder so aus Saphir besteht.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die inselförmigen Halbleitergebiete (2,22) aus Silizium oder aus Galliumarsenid bestehen.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß als Gateelektrodenmaterial (4) Aluminium verwendet wird und daß die implantierten Bereiche (II, 12,13, 14) 10 bis 20 min bei etwa 500° C in einer Wasserstoffatmosphäre aktiviert werden.
6. Verfahren nach Anspruch I bis 4, dadurch gekennzeichnet, daß das Gateelektrodenmaterial (4) aus einem hochschmelzenden Material besteht und daß die implantierten Bereiche (U, 12, 13, 14) bei Temperaturen, die höher als 500° C sind, aktiviert werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Gateelektrodenmaterial (4) aus Silizium oder aus Molybdän besteht.
DE2247975A 1972-09-29 1972-09-29 Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren Expired DE2247975C3 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE2247975A DE2247975C3 (de) 1972-09-29 1972-09-29 Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
GB3819173A GB1417055A (en) 1972-09-29 1973-08-13 Thin-layer complementary-channel mos circuits
US400329A US3859716A (en) 1972-09-29 1973-09-24 Production of thin layer complementary channel mos circuits
JP10830973A JPS5550397B2 (de) 1972-09-29 1973-09-26
FR7334477A FR2201541B1 (de) 1972-09-29 1973-09-26
LU68516A LU68516A1 (de) 1972-09-29 1973-09-27
NL7313426A NL7313426A (de) 1972-09-29 1973-09-28
BE136187A BE805480A (fr) 1972-09-29 1973-09-28 Procede pour fabriquer des circuits a mos complementaires en couche mince
IT29511/73A IT993472B (it) 1972-09-29 1973-09-28 Procedimento per fabbricare circuiti mos con canali complemen tari a strati sottili

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2247975A DE2247975C3 (de) 1972-09-29 1972-09-29 Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren

Publications (3)

Publication Number Publication Date
DE2247975A1 DE2247975A1 (de) 1974-04-04
DE2247975B2 true DE2247975B2 (de) 1979-03-15
DE2247975C3 DE2247975C3 (de) 1979-11-15

Family

ID=5857826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2247975A Expired DE2247975C3 (de) 1972-09-29 1972-09-29 Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren

Country Status (9)

Country Link
US (1) US3859716A (de)
JP (1) JPS5550397B2 (de)
BE (1) BE805480A (de)
DE (1) DE2247975C3 (de)
FR (1) FR2201541B1 (de)
GB (1) GB1417055A (de)
IT (1) IT993472B (de)
LU (1) LU68516A1 (de)
NL (1) NL7313426A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
JPS5180178A (de) * 1975-01-10 1976-07-13 Hitachi Ltd
US4035829A (en) * 1975-01-13 1977-07-12 Rca Corporation Semiconductor device and method of electrically isolating circuit components thereon
DE2529951A1 (de) * 1975-07-04 1977-01-27 Siemens Ag Lateraler, bipolarer transistor
JPS5272184A (en) * 1975-12-12 1977-06-16 Matsushita Electric Ind Co Ltd Productuion of mos type transistor
US4402002A (en) * 1978-04-06 1983-08-30 Harris Corporation Radiation hardened-self aligned CMOS and method of fabrication
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
US4333224A (en) * 1978-04-24 1982-06-08 Buchanan Bobby L Method of fabricating polysilicon/silicon junction field effect transistors
JPS54158878A (en) * 1978-06-05 1979-12-15 Nec Corp Manufacture of semiconductor device
JPS559490A (en) * 1978-07-07 1980-01-23 Matsushita Electric Ind Co Ltd Production method of insulating gate type semiconductor device
DE2927824A1 (de) * 1978-07-12 1980-01-31 Vlsi Technology Res Ass Halbleitervorrichtungen und ihre herstellung
JPS5731907U (de) * 1980-08-01 1982-02-19
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US4960727A (en) * 1987-11-17 1990-10-02 Motorola, Inc. Method for forming a dielectric filled trench
US4825277A (en) * 1987-11-17 1989-04-25 Motorola Inc. Trench isolation process and structure
JP2831745B2 (ja) * 1989-10-31 1998-12-02 富士通株式会社 半導体装置及びその製造方法
JP2525707B2 (ja) * 1992-04-27 1996-08-21 セイコーエプソン株式会社 半導体集積回路
JP2525708B2 (ja) * 1992-04-27 1996-08-21 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH0832039A (ja) * 1994-07-12 1996-02-02 Nippondenso Co Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets

Also Published As

Publication number Publication date
LU68516A1 (de) 1973-12-10
NL7313426A (de) 1974-04-02
JPS4973983A (de) 1974-07-17
DE2247975C3 (de) 1979-11-15
FR2201541A1 (de) 1974-04-26
US3859716A (en) 1975-01-14
BE805480A (fr) 1974-01-16
DE2247975A1 (de) 1974-04-04
FR2201541B1 (de) 1977-09-09
GB1417055A (en) 1975-12-10
IT993472B (it) 1975-09-30
JPS5550397B2 (de) 1980-12-17

Similar Documents

Publication Publication Date Title
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3019850C2 (de)
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2056124C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2623009A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
EP0226892A2 (de) Verfahren zum Herstellen von bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
DE2926874A1 (de) Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE2539073A1 (de) Feldeffekt-transistor mit isolierter gate-elektrode
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2943435A1 (de) Halbleiterelement und verfahren zu dessen herstellung
DE3022565A1 (de) Halbleiteranordnung
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE2954543C2 (de)
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE10058031B4 (de) Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors

Legal Events

Date Code Title Description
BI Miscellaneous see part 2
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee