DE2623009A1 - Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Info

Publication number
DE2623009A1
DE2623009A1 DE19762623009 DE2623009A DE2623009A1 DE 2623009 A1 DE2623009 A1 DE 2623009A1 DE 19762623009 DE19762623009 DE 19762623009 DE 2623009 A DE2623009 A DE 2623009A DE 2623009 A1 DE2623009 A1 DE 2623009A1
Authority
DE
Germany
Prior art keywords
silicon
layer
silicon nitride
zone
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762623009
Other languages
English (en)
Other versions
DE2623009C2 (de
Inventor
Else Kooi
Joseph Gijsbertus Van Lierop
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2623009A1 publication Critical patent/DE2623009A1/de
Application granted granted Critical
Publication of DE2623009C2 publication Critical patent/DE2623009C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/112—Nitridation, direct, of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Description

Verfahren ζητ Herstellung einer Halbleiteranordniing und durch dieses Verfahren hergestellte Halbleiteranordnung
Die Erfindung bezieht sich auf ein Verfahren
zur Herstellung einer Halbleiteranordnung, bei dem eine Oberfläche eines aus Silicium bestehenden Kalbleitergebietes wenigstens teilweise mit einer siliciunioxidhaltigen Schicht versehen wird, sowie auf eine durch dieses Verfahren hergestellte Halbleiteranordnung, insbesondere eine mit einer genetischen Siliciumoxidschicht versehene Halbleiteranordnung» Als "genetisch" wird hier ein Teil der Halbleiteranordnung bezeichnet j der dxirch eine Behandlung
des Siliciuingebietes gebildet ist0 Im Falle einer Oxidschicht
609850/0951
ORIGINAL INSPECTED
PHN.
14.5.7-· . - 2 -
2G23Ü09
ist die Behandlung eine Oxidationsbehandlung»
Unter dem Ausdruck "siliciumoxidhaltige Schicht" sind hier Siliciumoxidschichten zu verstehen, wie sie vielfach in der Halbleitertcchnik, z.B. als Maskierung bei der Diffusion von Dotierungsstoffen, zum Passivieren von pn~Uebergangen, als Dielektrikum und zur Isolierung von Leiterbahnen auf dex" Siliciumoberflache, verwendet werden»
Das Siliciumgebiet kann durch einen einkristallinen Körper gebildet werden, aber kann auch ein Teil eines solchen Körpers, z»B. eine homo- oder heteroepitaktische Schicht auf einem Substrat, sein. Das Gebiet kann auch aus polykristallinem Silicium bestehen.
Die genannten Siliciumoxidschichten werden oft durch thermische Oxidation eines einkristallinen Siliciumkörpers erhalten. An oder in der Nähe von der Grenzfläche zwischen dem Silicium und dem Siliciumoxid können Unvollkornmenheiten auftreten, die die elektrischen Eigenschaften der herzustellenden Halbleiteranordnung beeinträchtigen können. Es ist üblich, die Unvollkommenheiten in zwei Arten zu unterteilen: erstens Oxidladungen, die gewöhnlich positiv sind, und zweitens Zentren ("surface states"), die Ladung mit dem Silicium austauschen können.
Es sei bemerkt, dass für die obigen und für andere Anwendungen in der Halbleitei'technik ausser
6098 50/0951
Ρϊϋ-ί". 80*4-0 ο
ί'4.5.76. - 3 -
siliciumoxidhaltigen Schichten auch Schichten mit anderer Zusammensetzung, z.B. aus Siliciumnitrid, beschrieben sind. Solche Schichten werden z.B. beim Maskieren von Siliciumoberflachen während Oxidationsbehandlungen verwendet.
Die Bildung von Siliciumnitrid auf einer Siliciumoberflache, die meist durch Ablagerung aus der Gasphase erfolgt, lässt sich jedoch schwer derart durchführen, dass eine Siliciumoberflache mit den gewünschten Eigenschaften erhalten wird. In der Praxis hat sich z.B. herausgestellt, dass unter dem Einfluss elektrischer Felder Ladungsaustausch zwischen dem Silicium und Unvollkommenheiten an oder nahe bei der Siliciumoberflache möglich ist. Dies beruht möglicherweise darauf, dass die Siliciumoberflache in der Praxis wenigstens teilweise mit einer unerwünschten Oxidschicht überzogen ist, die sich schwer völlig entfernen lässt.
Die Erfindung bezweckt u.a., ein Verfahren zu schaffen, bei dem an der Siliciumoberflache eine Schicht gebildet wird, durch die diese Oberfläche bessere Eigenschaften als die bisher vorhandenen Eigenschaften erhält. Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass, obgleich Siliciumnitrid bei der Oxidation von Silicium zu Siliciumoxid maskiert, das Umgekehrte, nämlich eine Maskierung durch Siliciumoxid bei KUtridation der Siliciumoberf lache, nicht zu erfolgen brauch c. *
609850/0951
PHN.8040. Ι4β5.76ο - 4 -
Das eingangs genannte Verfahren ist daher
dadurch gekennzeichnet, dass das Siliciumgebiet anschliessend einer Nitridationsbehandlung unterworfen wird, wobei zwischen der Siliciumoxidschicht und dem Siliciumgebiet eine funktioneile Zone gebildet wird, die aus einem stickstoffhaltigen Material besteht. Unter dem Ausdruck "funktioneile Zone" ist eine Zone zu verstehen, die in einer weiterenStufe der Herstellung und/oder in der hergestellten Halbleiteranordnung eine wesentliche Rolle spielt.
Aus Nachstehendem geht hervor, dass die gebildete genetische Zone Eigenschaften aufweist, die oft von Siliciumnitridschichten schon bekannt sind. Die gebildete Zone wird nachstehend also als Siliciumnitridzone bezeichnet, obgleich nicht auszuschliessen ist, dass das Material in der Zone auch Wasserstoff oder Stickstoff enthalten kann» Hier kann bereits bemerkt werden, dass die Qualität der Siliciumnitridzone sowohl durch die geringe Anzahl von Unvollkommenheiten an der Grenzflache zwischen dem Silicium und der Siliciumnitridzone als auch durch ihre homogene Bildung unter einer absichtlich angebrachten Siliciumoxidschicht reproduzierbar und homogen ist«
Es hat sich herausgestellt, dass das Verfahren nach der Erfindung bereits zweckmiissig verwendet werden kann, v:errn verhältnismMssig cV!lnne siliciumoxidhaltige Schichtsn auf der SiIiciuracberflache vorhanden sind.
60 9850/0 951
Vorzugsweise wird bei dem erfindungsgemässen Verfcihren für die siliciumoxic 'laltige Schicht eine Dicke von mehr als 100 A gewählt,,
Was die obere Grenze der Dicke der Siliciumoxidschicht anbelangt« lässt sich sagen, dass die normalerweise angewandten Dicken (bis zu etwa 4 /um) auch bei dem Verfahren nach der Erfindung vorteilhaft anwendbar sind» Vorzugsweise wird als Siliciumoxidschicht eine Schicht verwendet, die das Siliciumgebiet teilweise bedeckt und wenigstens über einen Teil ihrer Dicke in das Siliciumgebiet versenkt ist,
Wenn das Siliciumgebiet nur teilweise mit der Siliciumoxidschicht überzogen ist, kann sich die Siliciumnitridzone auch über den nicht mit Oxid überzogenen Teil des Gebietes erstrecken.
Günstige Eigenschaften werden bereits mit dünnen Siliciumnitridzonen erhalten. Vorzugsweise wird die Dicke der Siliziumnitridzone gtrösser als 5 ·& gewählto Silicittmnitridzonen mit einer Dicke, die von zeB, 5 A zu einigen Zehn A variiert und z.B. 50 A beträgt, werden besonders einfach bei einer bevorzugten Ausführungsform des Verfahrens nach der Erfindung erhalten, bei der die Nitridationsbehandlung eine Behandlring des Siliciumgebietes und der Oxidschicht bei erhöhter Temperatur in einer ammoniakhaltigen Atmosphäre umfasst. Die Atmosphäre enthält z,B. einige Vol.$ Ammoniak.
609850/0951
2623003
Das Verfahren nach e'er Erfindung- beschränkt sich nicht auf die obengenannten D: oken der Siliciumnitridzoneo Bei erhöhtem Druck der Gasatniospihäre können dickere Siliciumnitridzonen gebildet vrerdene
U.a. zur Erhöhung der Sicherheit wird vorzugsweise bei der Nitridationsbeliandlung ein Gasstrom mit einer Volvimenkonzentration an Ammoniak von weniger als 50 Vol.$ verwendet. Als Trägergas für das Ammoniak wird ein inertes Trägergas, z.B. Stickstoff, oder ein Edelgas verwendet. ·
Bei erhöhter· Temperatur zersetzt sich Ammoniak in erheblichem Masse und daher ist es wahrscheinlich, dass Stickstoff in einer aktiven Form durch das Siliciumoxid zu der Siliciumoberfläche transportiert wird und dort mit dem Silicium zu Siliciumnitrid reagiert.
Die Erfindung beschränkt sich daher nicht auf eine Nitridationsbehandlung mit Ammoniak oder z.B.Hydrazin; im allgemeinen kommen Bo-handlungen in Betracht, bei denen aktiver durch Siliciumoxid hindurchdiffundierender Stickstoff gebildet wird. Ein solcher aktiver Stickstoff wird z.B. über eine Gasentladung in einer stickstoffhaltigen Atmosphäre erhalten.
Es ist sogar nicht notwendig, dass die Quelle für den aktiven Stickstoff gasförmig ist^ Bei einem Oxidationsvorgang wird unter geeigneten Bedingungen
609850/0951
14.5.76· - 7 -
entlang des Randes einer Oxidationsmaske, die aus einer Siliciumnitridscliicht und einer Siliciumoxidschicht bestellt, eine verhältnismässig schmale Siliciumnitridzone gebildet. Daher wird bei einer anderen bevorzugten Ausführungsform des Verfahrens nach der Erfindung auf der Siliciumoxidschicht eine Siliciumnitridschicht niedergeschlagen und in den beiden zuletzt genannten Schichten ein Muster gebildet, das als Maske bei Oxidation mit Dampf des Siliciumgebietes zum Erhalten eines versenkten Oxidmusters dient, wobei unter der Maske und in geringer Entfernung von dem Rand der Maske eine schmale Siliciumnitridzone gebildet wird, wonach die Siliciumnitridzone in einer fo3.genden Stufe der Herstellung verwendet wird. Z.B. kann die Zone als Oxidationsmaske verwendet werden.
Dies geschieht bei einer Abwandlung der zuletzt genannten bevorzugten Ausführungsform des Verfahrens nach der- Erfindung, bei der die Oxidationsmaske eine Oeffnung aufweist, durch die in dem Siliciuingebiet eine Mesa gebildet wird, die von versenktem Oxid umgeben ist, wonach die Siliciumnitx-idschicht entfernt und aufs neue eine Oxidationsbehandlung durchgeführt wird, wobei angrenzend an die Siliciumnitridzone die Dicke der Siliciumoxidschicht zunimmt und mit der verdickten Silieiumoxidschicht als Maske ein Dotierungsstoff in das S:*."".icitrmgebiet eingeführt wird, um eine an das Oxidmuster grenr-ionde x-ing^örmi
609850/0951
ΡΙΙίί.8θ4θ.
14.5.76. - 8 -
dotierte Schicht zu erhalten. Die erhaltene ringförmige dotierte Schicht kann zweckmässig benutzt werden« Wenn diese Schicht den gleichen Leitfähigkeitstyp wie das Gebiet aufweist, kann die Schicht zur Verhinderung von Kanalbildung verwendet werden, Wenn der Leitfähigkeitstyp der ringförmigen dotierten Schicht dem des Gebietes entgegengesetzt ist, kann die Schicht Z0B. dazu benutzt werden, die Durchschlagspannung von UebergSngen an der Oberfläche z.B. von Schottky-Dioden zu erhöhen.
Vorzugsweise wird bei dev letzteren Abwandlung nach Entfernung der Siliciumoxidschicht aufs neue ein Dotierungsmaterial in das Siliciumgebiet eingeführt, um eine zweite dotierte Schicht über die ganze Mesa zu erhalten. Wird z.Bβ der ringförmigen und der zweiten dotierten Schicht ein dem des Siliciumgebietes entgegengesetzter leitfähigkeitstyp gegeben, wobei die erste ringförmige dotierte Schicht einen kleineren Konzentrationsgrädienten und/oder eine niedrigere Konzentration des Dotierungsmaterials als die zweite dotierte Schicht aufweist, so wird, wie noch näher erläutert werden wird, die Durchschlagspannung des gebildeten pn-Uebergangs durch das Vorhandensein der ersten dotierten Schicht in günstigem Sinne beeinflusst»
Bei einer weiteren Abwandlung des erfindungsgeinässeii Verfahrens wird nach der Bildung der ringförmigen
609850/09 51
Ik.5.76 - 9 -
dotierten Schicht mit einem dem des Siliciurngebietes entgegengesetzten -^eitfilhigked bstyp und nach Entfernung der Siliciumoxidschicht auf der Mesa eine Elektrode angebracht, die eine Schicht enthält, die mit dem Siliciuragebiet und der ringförmigen Schicht einen Schottky-Uebergang bildet ο
Die Bildung der genannten schmalen Siliciumnitridzone kann wie folgt annehmbar gemacht werden. Bei der Bildung des versenkten Oxidmusters wird Dampf durch das bereits gebildete Siliciumoxid zu der SiliciumoberflSche transportiert, an der das Silicium oxidiert. Dabei wird auch Silicium entlang des Randes unter der Maskierungs— schicht oxidiert» Obgleich Siliciumnitrid während der beschriebenen Oxidation maskiert, tritt meist eine gewisse Umwandlung auf0 Das Siliciumnitrid kann mit Dampf reagieren und aktiven Stickstoff bilden. Der aktive Stickstoff wird von dem Siliciumoxid unter der Maskierungsschicht zu der Siliciumoberflache transportiert, an der die schmale Siliciumnitridzone gebildet wird.
Diese Zone ist schmal, weil einerseits der aktive Stickstoff schon mit der Stickstoffoberfläche reagiert hat, bevor er weit entlang der Oberfläche von der Siliciumoxidschicht transportiert ist, und andererseits weil unter dem versenkten Oxidmuster die Dampf— konzentration zu hoch ist, um dort Nitridbildung an der
609850/0951
14.5.76. - 10 -
Siliciumoberflache zu ermöglichen<> Dies wird nachstehend an Hand der Beispiele noch veranschaulicht wurden.
Man bekommt den Eindruck, dass die gebildete Siliciumnitridzone das unterliegende Silicium gegen fortschreitende Nitridation abschirmt.
Die abschirmende ¥irkung von Siliciumnitrid
■wird bei einer Abwandlung des Verfahrens nach der Erfindung, bei der nicht entlang der ganzen Oberfläche zwischen der Oxidschicht und dem Siliciumgebiet die Siliciumnitridzone gebildet wird, dadurch benutzt, dass eine Siliciumnitridschicht» die einen Teil der SilicxTimoxidschicht bedeckt, als Nitridatxonsmaske verwendet wird. Dies erfolgt z.B. auf übliche Weise durch Ablagerung aus der Dampfphase und eine anschliessende Photoätzbehandlung.
Ein aus einer Siliciumoxidschicht und einer Siliciumnitridschicht bestehendes Schichtensystem kann als Oxidationsmaske verwendet werden» Da die Bildung einer schmalen Siliciumnitridzone nicht immer erwünscht ist, aber eine Siliciumnitx'idzone unter der ganzen Oxidationsmaske dann oft unbedenklich und manchmal sogar besonders zweckniässig ist, wird vorzugsweise /nach der Nitridationsbehandlung auf der Siliciumoxidschicht eine Silicium— nitridschicht gebildet und in einer folgenden Stufe der Herstellung das durch die Siliciumnitridzone, die Siliciumoxidschicht und die Siliciumnitridschicht gebildete
609850/0951
PIiN". 80^0. 14.5.76. - 11 -
Schichtensystem als Maskierung bei einer Oxidationsbehandlung verwendet»
Auch ohne eine Siliciumnitridschicht wird
vorzugsweise die Siliciumnitridzone, wenigstens ein Teil derselben, in einer Stufe der Herstellung als Oxidationsmaskierung verwendete
Da die Siliciumoberflache auch unter der dünnen Siliciumnitridzone eine hohe Güte aufweist, sind die gebildeten Siliciumnitridzonen für eine Passivierung besonders geeignet o
Auch Siliciumoxidschichten, die nicht auf thermischem Wege, sondern z.B» durch Ablagerung aus einer Gasphase erhalten sind (im allgemeinen nichtgenetische Oxidschichten) können verwendet werden.
Vor allem die aus der Gasphase niedergeschlagenen Siliciumoxidschichten weisen oft eine schlecht definierte Grenzfleiche mit dem Silicium auf»
Beim Vorhandensein einer Siliciumoxidschicht auf dem Siliciumgebiet kann die Oberflachenleitung des Siliciums durch Implantation von Ionen in die Siliciumoxidschicht und/oder in. das Siliciumgebiet beeinflusst werden. Dann ist eine Wärmebehandlung erforderlich, um Oberflächenbeschädigungen des Gebietes zu entfernen.
Bei einem anderen Vorgang zur Beeinflussung der Oberflächenleitung wird eine Wärmebehandlung bei
609850/0951
14.5.76. - 12 -
z.B. 6OO°C In Sauerstoff verwendet, wodurch sowohl die Ladung im Oxid als auch die Anzahl von Oberflächenzentren geändert werden.
Da bei Anwendung des Verfahrens nach der Erfindung eine Siliciumnitridzone mit einer gut definierten Grenzfläche erhalten wird, wird vorzugsweise nach der JNTitridationsbehandlung ein Vorgang zur Aenderung der elektrischen Oberflächenleitung in dem Siliciumgebiet unter der Siliciumnitridzone durchgeführt. Der genannte Vorgang umfasst vorzugsweise eine Wärmebehandlung. Es hat sich herausgestellt, dass bei einer Wärmebehandlung bei 600°C, die vorzugsweise in einer Sauerstoffatmosphäre durchgeführt wird, die Oxidladung positiver wird, aber die Anzahl von Oberflächenzentren gering bleibt. Vorzugsweise wird zur Aenderung der Oberflächenleitung nach der Nitridationsbehandlung eine Ionenimplantationsbehandlung durchgeführte Danach kann oft eine Wärmebehandlung weggelassen v/erden.
Eine so behandelte Siliciumoxidschicht wird vorzugsweise als Gate-Isolierung in einem MOS-Transistor verwendet·
Die Erfindung wird nachstehend an Hand der Zeichnungen an einigen Ausführungsbeispielen nähe** erläutert» Dabei werden häufig Eigenschaften benutzt, die an sich für Siliciumnitrid bekannt sind, wie Maskierung bei Oxidations- und Diffusionsvorgängen,
60 9850/0 95 1
PHN.8O4O. 14.5.76. - 13 -
So werden vorzugsweise in der Siliciumoxidschient mit Hilfe einer einzigen Maske mindestens zwei Oeffnungen gebildet, die bei aufeinanderfolgenden Behandlungen verwendet werden, während die bei der betreffenden Behandlung nicht verwendete(n) Oeffnung(en) von der Siliciumnitridzone maskiert wird (werden). Es wird sich u.a. ergeben, dass die Herstellung von Halbleiteranordnungen durch das erfindungsgemässe Verfahren oft einfacher wird und dass Techniken Anwendung finden können, die wegen bisher bestehender Nachteile nahezu nicht verwendet wurden.
So wird vorzugsweise die Siliciumnitridzone als Maske beim Einführen und/oder beim Heraustreten eines Dotierungsmaterial verwendet» Dotierungsmaterialien, bei denen Siliciumoxid nicht als Maske wirkt, können nun verwendet werden»
Vorzugsweise wird die Siliciumnitridzone als Maske bei Eindiffusion eines Dotierungsmaterials in das Siliciumgebiet verwendet oder wird vor der Anwendung der Siliciumnitridzone als Austrittsmaske das Dotierungsmaterial durch Ionenimplantation über die Siliciumnitridzone in das Siliciumgebiet eingeführte Als Dotierungsmaterial wird dann insbesondere ein zu der durch Bor, Aluminium, Gallium, Gold und Platin gebildeten Gruppe gehöriger Stoff verwendet.
Mit Hilfe des Verfahrens nach der Erfindung
6098 50/095 1
PHN.8040· 14.5 ο 76. - Il· -
können Halbleiteranordnungen mit sehr günstigen Eigenschaften hergestellt werden, in denen die Siliciumnitridzone eine dauernde Funktion erfüllte Die Erfindung bezieht sich daher auch auf eine durch das Verfahren gemäss der Erfindung hergestellte Halbleiteranordnung und insbesondere auch auf eine Halbleiteranordnung mit einem Siliciumgobiet, das wenigstens teilweise mit einer genetischen Siliciumnitridzone überzogen ist, auf der sich eine genetische Siliciumoxidschicht befindete
Vorzugsweise ist das Siliciuingebiet teilweise mit einer Sillciumoxidschicht überzogen, die wenigstens über einen Teil ihrer Dicke in das Siliciumgebiet versenkt und durch eine genetische Siliciurnnitridzone von dem Siliciumgebiet getrennt ist»
Fig. 1 bis 3 zeigen schematisch im Schnitt einen Teil eiixer ersten Halbleiteranordnung nach der Erfindung in einer Anzahl aufeinanderfolgender Herstellungsstufen,
Fig. K bis 8 zeigen schematisch im Schnitt einen Teil einer zweiten Halbleiteranordnung in einer Anzahl aufeinanderfolgender Herstellungsstufen des erflndvingsgemässen Verfahrens,
Fig. 9 bis 12 zeigen schematisch im Schnitt einen Teil einer dritten Halbleiteranordnung nach der Erfindung in einer Anza.hl aufeinanderfolgender Herstellungsstuf en,
609850/09 51
fun.8c4o. 14.5.76. - 15 -
Fig, 13 "bis 16 zeigen schematise!! im Schnitt einen Teil einer vierten Halbleiteranordnung nach der Erfindung in einer Anzahl aufeinanderfolgender Herstellungsstufen,
Fig. 17 und 18 zeigen schematisch im Schnitt einen Teil einer fünften Halbleiteranordnung nach der Erfindung in einer Anzahl aufeinanderfolgender Herstellungsstufen,
Fig, 19 zeigt schematisch im Schnitt einen Teil einer sechsten Halbloiteranordnimg nach der Erfindung in. einer Stufe der Herstellung, und
Fig. 20 zeigt schematisch im Schnitt einen Teil einer siebenten Halbleiteranordnung nach der Erfindung in einer Stufe der Herstellung,,
BEISPIEL I
In diesem Beispiel (siehe Fig. 1 bis 3) wird die Herstellung einer Ladungsübertragungsanordnung (charge transfer device) beschrieben, die ein Elektrodensystem enthält, das durch eine Anzahl durch ein siliciumoxidhaltiges isolierendes Schichtensystem 2, 3 von einem Siliciumgebiet 1 getrennter Elektroden k,5»6»7»8 gebildet wird ο Mit Hilfe dieser Elektroden kann Ladung in dem Siliciumgebiet gespeichert und von einer Speicherstelle zu der anderen Speicherstelle in dem Siliciumgebiet transportiert werden.
•609850/0951
PHN. 8O'iO 14.5.76ο - 16 -.
Bei der Herstellung einer solchen Anordnung sind die Kapazität der Elektroden in bezug auf das Gebiet und das Erzielen eines kleinen Abstandes zwischen den Elektx'oden" von Bedeutung.
Bei einer üblichen Herstellung, bei der die Schicht 2 nicht vorhanden ist, werden, um die Elektroden ^i5i6,7*8 in kleinen gegenseitigen Abständen anbringen zu können, die Elektroden 5 und 7 auf übliche Weise aus polykristallinen! Silicium, dux'ch Ablagerung aus der Gasphase und Photoatzen, hergestellt. Dann wird das poly— kristalline Silicium durch Oxidation mit einer Siliciumoxidschicht 9 versehen und werden auf der Siliciumoxidschicht die Elektroden 4,6,8 angebracht» Die Elektroden 4,6 und 8 können ebenfalls aus polykristallinen! Silicium oder aus Metall bestehen.
Zur Bildung der Siliciumoxidschicht 9 auf dem polykristallinen Silicium muss die Schicht 3 zwischen den Elektroden 5 und 7 mit einer Oxidationsmaske abgeschirmt werden, was ausser einem Aufdampfschritt auch einen Ausricht- und Photoätsschritt erfordert, während, wenn nicht maskiert wird, auch die Siliziumoxidschicht 3 zwischen den Elektroden 5 und 7 und ausserhalb dieser Elektroden anwächst, wodurch das Dielektrikum unter den Elektroden 4, 6 und 8 eine Dicke erhält, die von der des Dielektrikums unter den Elektroden 5 und 7 verschieden istt Dadurch ist
609850/0951
. & Qk Or
2623003
d±e Kapazität der Elektroden ht 6 und 8 in bezug auf das Gebiet kleiner als die der Elektroden 5 und 7i was die ¥irkung der Anoi^dnung beeinträchtigen kann»
Um mit einer Mindestanzahl von Bearbeitungsschritten dennoch ein gleichmassig dickes Dielektrikum zu erhalten, ist ein Verfahren, bei dem eine Oberflache des Siliciumgebietes 1 mit einer siliciumoxidhciltigen Schicht 3 versehen wird, dadurch gekennzeichnet, dass das Siliciumgebiet 1 anschliessend einer Nitridationsbehandlung unterworfen wird, wobei zwischen der Siliciunioxidschicht und dem Siliciumgebiet 1 eine funktionelle Zone 2 gebildet wird, die aus einem stickstoffhaltigen Material besteht ο
Die Schicht 3 wird z.B. durch thermische Oxidation des Gebietes 1 während 45 Minuten in Sauerstoff bei 1100°C gebildet und weist eine Dicke von 0,1 /um auf. Die Zone erstreckt sich als Schicht unter der ganzen Schicht 3 und wird dadurch gebildet, dass über das Gebiet 1 und die Schicht 3 bei 1000°C während 16 Stunden ein Gasstrom mit 5 $ NHo in N2 als Träger geführt wird» Die gebildete Schicht 2 weist dann eine Dicke von etwa 10 S. auf, Nachdem die Elektroden 5 und 7 gebildet sind,
können nun ohne Maskierung die Schicht 3 und die Elektroden 5 und 7 einer üblichen Oxidationsbehandlung zur Bildung der Schicht 9 unterworfen werden, ohne dass dabei die
609850/0951
PHN.8θ4θ c 14.5.76ο - 18 -
Schicht 3 zwischen den Elektroden 5 und 7 anwächst0 In diesem Falle maskiert namlich die Zone 2 gegen weitere Oxidation des Gebietes 1,
In der so hergestellten Halbleiteranordnung
ergibt das Vorhandensein der Siliciumnitridzone 2 ausserdem den Vorteil, dass die Anzahl von Zentren an odex* nahe bei der Oberfläche 10, die die Wirkung einer derartigen Halbleiteranordnung beeinti-achtigen können, gering ist«, Der verwendete Ammoniakstrom kann einen höheren Prozentsatz; an Ammoniak enthalten» Aus Sicherheitserwägungen bleibt!dieser Prozentsatz vorzugsweise unterhalb 50»
Wurde in diesem Beispiel die Nxtridationsbehandlung des Si3.iciumgebietes und der Siliciumoxidschicht bei erhöhter Temperatur in einer ammoniakhaltigen Atmosphäre durchgeführt, bei dem nächstfolgenden Ausführungsbeispiel wird eine andere Nitridationsbehandlung beschrieben» BEISPIEL II
In diesem Beispiel (siehe Fig« h bis 8) wird die Herstellung einer planaren Halbleiteranordnung mit einem pn-Uebergang beschrieben, dessen Durchschlagspannung an der Stelle, an der er eine Oxidschicht berührt, dadurch erhöht wird,dass das Konzentratioiisprofil des pn-Uebergangs bei der Oxidschicht auf geeignete Weise verschieden von dem des mittleren Teiles des pn-Uebergangs gewählt wird» Obgleich an sich bekannt ist, dass durch passende Wahl
609850/0951
PHN. 8Oi-O. 14.5.76. - 19 -
des Konzentrationsprofils die Durchschlagspannung günstig beeinflusst werden kann, "bietet das Verfahren nach der Erfindung die Möglichkeit, mit grosser Genauigkeit eine derartige Anordnung auf einfache Weise herzustellen. Bei dieser Herstellung wird auf einem η-leitenden Siliciumgebiet 40 in üblicher Weise eine 0,05/um dicke Siliciumoxidschicht 41 gebildet, und auf der Schicht 41 eine 0,15/U-111 dicke Siliciumnitrid schicht 42 aus einer Gasphase abgelagert β
Die Schichten 41 und 42 bilden ein Muster, das als Maske bei Oxidation mit Dampf des Siliciumgebietes zum Erhalten eines versenkten Oxidmusters 43 dient. Dabei wird unter der Siliciumnitridschicht 42 und der Siliciumoxidschicht 41 und in geringer Entfernung von dem Rand der Maske eine schmale Siliciumnitridzone 44 gebildet, wonach die Siliciumnitridzone 44 in einer folgenden Stufe der Herstellung verwendet wird»
Es sei bemerkt, dass, obgleich die Schicht 42 die eigentliche Maskierungsschicht ist, meistens auch die Oxidschicht 41 verwendet wird, weil eine direkt auf Silicium niedergeschlagene Siliciumn.itridschicht eine Vielzahl von Unvollkomme'nheiten an der Silicium~Silitxium~ nitrid-Grenzflache hervorruft.
Bei der Oxidation mit Dampf z,B, während 16 Stunden bei 10000C, wobei das Muster 43 mit einer Dicke von 2/um
6Ό9850/0951
PHN. 80^:0.
14.5.76.
α - 20 -
gebildet wird, reagiert Dampf, wenn auch in erheblich geringerem Masse als mit dem Silicium, auch mit dem Siliciumnitrid an der Oberfläche der Schicht 42, z.B. an der Grenzfläche 45 zwischen der Schicht 42 und der Schicht 4i bzw. dem Muster 43.
Dabei wird aktiver Stickstoff gebildet, der durch das Oxid zu dem Gebiet 40 transportiert wird und sich durch die Bildung der Siliciumnitridzone 44 bemerkbar macht·
Die Zone 44 hat eine Breite von etwa 1 /um und liegt in einem Abstand von etwa 2/tun von dem Rand der SiIiciumnitridschicht 42. Die Dicke der Zone kann nicht direkt gemessen werden, aber ihre Eigenschaften sind denen der Zone im vorhergehenden Beispiel ähnlich, so dass ihre Dicke in etwa der gleichen Gr8ssenordnung liegen wird.
Wie bemerkt wurde, ist die Reaktion von Dampf mit Siliciumnitrid beschränkt. Die Zone 44 wird sich also nicht weit unterhalb der Schicht 42 erstrecken, aber auch nicht aus der Schicht 42 hervorragen, weil dort die konkurrierende Reaktion von Dampf .mit Silicium vorherrschend ist.
In diesem Beispiel weist die Oxidationsmaske eine Oeffnung auf, durch die in dem Siliciumgebiet eine Mesa gebildet wird, die von versenktem Oxid umgeben ist,
609850/0951
pun.εο4ο. 14.5.76. - 21 -
wonach die Siliciumnitridschicht 42 entfernt wird. Danach wird aufs neue eine Oxidationsbehandlung durchgeführt, wobei die Zone 44 auf gleiche Weise wie im vorhergehenden Beispiel, und zwar bei einem Oxidationsschritt in Sauerstoff während 45 Minuten bei 11OO*C, verwendet wird, wobei die Dicke des Musters 43 und der Schicht 41 zunimmt (die Dicke der letzteren Schicht um 0,1 /um), jedoch mit Ausnahme des Teiles der Schicht 41, der oberhalb der Zone 44 liegt.
Dann, wird auf übliche Weise die Schicht 41 teilweise entfernt, derart, dass die Zone 44 freigelegt wird, wonach die Zone 44 entfernt wird. Dabei entstehen Oeffnungen 50 in der Schicht 41, über welche Oeffnungen eine ringförmige dotierte Schicht 46 vom p-Typ, die an das versenkte Oxidmuster 43 grenzt, diffundiert wird.
Auch kann ohne Entfernung der Zone 44 und ohne teilweise Entfernung der Schicht 41 mit der verdickten Siliciumoxidschicht als Maske ein Dotierungsmaterial in das Siliciumgebiet implantiert werden, um die Schicht zu erhalten. Anschliessend wird die Schicht 4i entfernt und wird aufs neue ein Dotierungsmaterial in das Siliciumgebiet eingeführt, um eine zweite dotierte Schicht 48 vom p-Typ mit einer geringeren Tiefe als die Schicht 46 zu erhalten, wobei der pn-Uebergang 49 gebildet wird.
Die Schicht 46 wird niedriger dotiert und/oder
6 0 9 8 5 0 / 0 9 5.1
PKN.8o40. 14.5.76. - 22 -
2623003
ihr wird ein kleinerer Konzentrationsgradient als der der Schicht 48 gegeben, wodurch die Durchschlagspannung des pn-Uebergangs an dem Muster erhöht wird.
Die Anwendung der Siliciumnitridzone zum Erhalten der Schicht 46 hat den Vorteil, dass kein besonderer Ausrichtschritt erforderlich ist.
Statt die zweite dotierte Schicht zu bilden, können das Siliciumgebiet und die ringförmige Schicht mit einer Elektrode versehen werden, die eine Schicht enthält, die mit dem Gebiet und der ringförmigen Schicht einen Schottky-Uebergang bildet. Die Elektrodenschicht besteht z.B. aus Platin, Nickel oder Platinsilicid, Aus Obenstehendem hat sich ergeben, dass die
Siliciumnitridzone 44 unter dem gegen Oxidation maskierenden Schichtensystem 41, 42 gebildet werden kann.
Wenn während einer Oxidationsbehandlung der
obenbeschriebenen Art die Bildung einer schmalen Nitridzone nicht gewünscht wird, kann diese Zone z.B. zugleich mit der Zone 41 entfernt werden.
Bei der Herstellung von Halbleiteranordnungen, bei denen ein versenktes Oxidmuster gebildet werden muss, ist die Bildung einer schmalen Siliciumnitridzone jedoch nicht immer erwünscht. In diesem Falle kann das Verfahren nach der Erfindung auch verwendet werden, indem nach der Bildung der Oxidschicht 4i und vor dem Niederschlag der
6098B0/0951
PHN.80to, 14.5.76. - 23 -
Siliciumnitridschicht 42 das Gebiet 4o einer Nitridationsbehandlung unterworfen und das Schichtensystem der bei der Nitridationsbehandlung gebildeten Siliciumnitridzone, der Siliciumoxidschicht und der Siliciumnitridschicht als Maskierung bei der Oxidationsbehandlung verwendet wird» BEISPIEL III
In diesem Beispiel (siehe Fig. 9 bis 12) werden
an Hand der Beschreibung der Herstellung eines MOS-Transistors auch andere Eigenschaften als Oxidationsmaskierung der Siliciumnitridzone erläutert werden.
Auf gleiche Weise wie an Hand der Fig. 4 und 5 beschrieben wird ein Siliciumgebiet 90 vom p-Leitfähigkeitstyp mit einem versenkten Oxidmuster 91 versehen.
Eine gegebenenfalls gebildete Nitridzone entlang des Randes des Musters 91 wird, wie bereits erwähnt wurde, durch Aetzen entfernt, wonach auf übliche Weise durch Oxidation und Ablagerung und anschliessende Photoätzschritte die Oxidschicht 92 und die Polysiliciumschicht 93 gebildet werden.
Dann wird eine η-leitende Verunreinigung in freiliegendem Silicium abgelagert und werden während einer Oxidationsbehandlung Source- und Draingebiete gebildet, wobei auch die Schicht 93 η-leitend wird»
Bei dieser oxidierenden Diffusionsbehandlung wird ausserdem über das freiliegende Silicium Oxid gewachsen,
60 98 50/095 1
PHN. 80*10. 14.5.76.
- Zh -
in das darm Oeffnungen zum Kontaktieren dieser Gebiete geätzt werden»
Zur Räumeinsparung auf dem Siliciumgebiet werden die Gebiete $k und 95 möglichst schmal gehalten, was bedeutet, dass die Kontakte auf diesen Gebieten nahe bei oder auf dem Muster 91 zu- liegen kommen. Beim Aetzen gewachsenen Oxids entlang des Musters 91 muss jedoch darauf geachtet werden, dass nicht ein pn-Uebergang freigelegt wird.
Es empfiehlt sich daher, vor der oxidierenden Diffusionsbehandlung auf dem freiliegenden Silicium Kontaktfenster zu definieren.
Dies kann dadurch erfolgen, dass nach der
Ablagerung der η-leitenden Verunreinigungen in freiliegendem Silicium eine bereits im Beispiel I beschriebene Nxtridationsbehandlung durchgeführt wird, wobei die Siliciumnitridzone 96 gebildet wird. Die Zone 96 erstreckt sich unter dem Muster 91» teilweise unter der Schicht 92, über die Schicht 93 und teilweise zwischen der Schicht 92 und der Schicht 93. Auf übliche Weise werden mit Hilfe einer Photolackschicht 97 Oeffnungen 98 in -die Zone 96 geätzt und der auf der Schicht■93 liegende Teil der Zone 96 entfernt
Bei der anschliessenden oxidierenden Diffusionsbehandlung werden die Oxidschicht 99» das Source-Gebiet $h und das Draingebiet 95 gebildet, wonach die freiliegenden
609850/0951
14.5.76. - 25 -
verbleibenden Teile der Zone 96 entfernt werden, wodurch an dem Muster ^Λ anliegende Oeffnungen 100 zum Kontaktieren der Gebiete 9^ u*10^ 95 erhalten werden. Durch das hier beschriebene Verfahren kann eine erhebliche Raumeinsparung auf der SiliciumoberflSche unter Vermeidung der beschriebenen Nachteile erhalten werden.
Die Siliciumnitridzone 96 erfüllt vielerlei
Punktionen. Erstens wird die Definition der Kontaktfenster besser, weil bei der Bildung der Oeffnungen 100 praktisch nicht die Gefahr besteht, dass das Muster 91 angegriffen wird und pn-UebergSnge freigelegt werden.
Weiter passiviert die Zone 96 unter dem Muster den dort vorhandenen pn-Uebergange Auch hemmt die Zone die Ausdiffusion üblicher Akzeptoren, wie Bor, über das Siliciumgebiet 90 zu dem Muster 91, wodurch Kanalbildung unter dem Muster verhindert wird, so dass die Zone eine homogene Akzeptorkonzentration in dem Gebiet 90 bei ¥armebehandlungen fördert.
Ferner lässt sich leicht erkennen, dass, wenn von einem η-leitenden Gebiet ausgegangen wird und bei einer oxidierenden Diffusionsbehandlung p-leitende Gebiete yh v&A 95 gebildet werden müssen, das Vorhandensein der Zone 96 unter dem Muster 91 der Ausdiffusion von Bor im Muster entgegenwirkt und eijie gute Kontaktierung entlang des Randes des Musters fördert.
6 0 9 8 5 0/0 9-5 1
1^.5.76. - 26 -
Der Effekt der Siliciumnltridzone 96 unter der Siliciumoxidschicht 92 ist, wr e dd.es auch, bereits bei dem Beispiel I der Fall war, dass bei Oxidation der PoIysiliciumschicb-t 93 das Siliciumgebiet 90 unter der Schiclit h.8ch.stens in geringem Masse oxidiert wird, wodurch, der Kräuselung der Schicht 93 während der Oxidation entgegengewirkt wird ·
Uebrigens kann auch, bereits sofort nach der Bildung des Musters 91 unter diesem Muster die.Zone 96 gebildet werden. Dabei dient die Siliciumnitridschicht als Nitridationsmaske,
BEISPIEL IV
In diesem Beispiel (siehe Fig. 13 bis 16) wird die Herstellung eines Transistors kleiner Abmessungen beschrieben, wobei die Siliciumnitridzone unter der Oxidschicht als Passivierung und der Teil der Zone ausserhalb der Oxidschicht als Diffusionsmaske dient·
Ein Siliciumge„biet 130 vom η-Typ wird mit einer Siliciumoxidschicht 131 versehen, durch, die über eine Oeffnung ein Basisgebiet 132 vom p~Typ diffundiert und eine dünnere Oxidschicht 133 gebildet wird.
In der Schicht 133 werden mit Hilfe einer
einzigen Maske Fenster 13^· und 135 gebildet, wonach über die Schichten 131 und 133 und in den Fenstern 134 und 135 durch eine Nitridationsbehandlung der im Beispiel I
6098 50/ 0 9.5 1
14.5.76.
- 27 -
beschriebenen Art eine Siliciumnitridzone 136 gebildet wird.
Danach wird der Teil der Zone 136 im Fenster entfernt und ein η-leitendes Emittergebiet 137 diffundiert, wobei der Teil der Zone 136 im Fenster 134 gegen Diffusion maskiert.
Dann wird auch der Teil der Zone I36 im Fenster entfernt, wonach die Gebiete I32 und 137 kontaktiert werden können.
BEISPIEL V
Im nachstehenden Beispiel (siehe Fig. 17 und 18) wird erläutert, wie eine genetische Siliciumnitridzone zur Passivierung, als Oxidationsmaske und zum Erhalten eines gewünschten Dotierungsprofils angewendet wird.
Auf einem η-leitenden Siliciumgebiet 17O wird
eine Siliciumoxidschicht 171 gebildet und einer Nitridationsbehandlung zum Erhalten der Siliciumnitridzone 172
unterworfen.
In der Schicht I7I und der Zone 172 wird ein Fenster 173 gebildet und ein n+-Emittergebiet 174 durch Diffusion von Arsen erzeugt. Dann wirdi-eine Photolackschicht 175 mit einem breiten Fenster', 176 auf der Schicht I7I angebracht. Die Schicht Ί75 dient als Maske für die
Implantation von Borionen über die Schicht I7I und die Zone 172. Anschliessend wird die Schicht 175 entfernt, wonach durch eine oxidierende Dif fus: ion sbe hand lung das
609850/0951
PIIN". 14.5.76. - 28 -
Basisgebiet 177 mit einer in Figo 18 schematisch angegebenen Begrenzung gebildet wird. Ueber dem Emittergebiet 17^ wächst dann durch die maskierende Wirkung der Zone 172 eine verhältnismässig dicke Oxidschicht. Unter dem Emittergebiet 17^ ist durch Ausdiffusion in der Oxidschicht die Borkonzentration in dem Basisgebiet 177 nicht besonders hoch. Unter der Zone 172 weist das Basisgebiet 177 durch die maskierende Wirkung der Zone 172 gegen Ausdiffusion eine höhere Borkonzentration als unter dem Emittergebiet auf.
Ueber die Schicht I7I oberhalb des Gebietes 17h und über die Schicht I7I und die Zone 172 oberhalb des Gebietes 177 können Kontaktierungen auf diesen Gebieten angebracht werden,
BEISPIEL VI
In diesem Beispiel (siehe Fig, 1<?) wird eine Wärmebehandlung in einer SauerstoffatmosphSre einer Siliciumoxidschicht auf einer Siliciumnitridzone illustriert, wobei die Ladung in der Oxidschicht geändert wird, ohne dass die Anzahl von Zentren zwischen der Oxidschicht und einem angrenzenden Siliciumgebiet wesentlich geändert wird«
Mit einer derartigen Behandlung kann ein MOS-Transistor vom Verarmungstyp hergestellt werden. In diesem Beispiel wird ausserdem gezeigt, dass die genannte Behandlung für eine Anordnung, in der mehrere
609850/0951
Hfl"".8o4O. 14.5.76. - 29 -
MOS-Transistoren vorhanden sind, einen Teil der MOS-Transistoren umfassen kann, wcdurch MOS-Transistoren vom Verarmungstyp neben MOS-Transistoren vom Anreicherungstyp erhalten werden, •
In einem p-leitenden Siliciumgebiet 190 werden η-leitende Gebiete 19I, 192, 193 und 194 diffundiert. Die Gebiete I9I und 192 sind Source- und Draingebiete für einen ersten MOS-Transistor und die Gebiete 193 und sind Source- und Draingebiete für einen zweiten MOS-Transistor. Ueber die Oberflache der bebiete I90 - 194 wird eine Feldoxidschicht 195 angewachsen, von der Teile über den entsprechenden Transistoren entfernt und durch die Gate-Isolierschichten I96 und 197 ersetzt werden. Ueber die Siliciumoxidschichten 195, 196 und 197 wird durch eine Nitridationsbehandlung die Siliciumnitridzone gebildet. Durch Ablagerung und eine Photoätzbehandlung wird über die Gate-Isolierschicht 197 eine Siliciumnitridschicht 199 angebracht.
Dann wird die erhaltene 9tru3ctur während einer Stunde bei 6000C in einer Sauerstoffatmosphäre gehalten, wodurch in die Gate-Isolierschicht I96 positive Ladungen eingeführt werden; die Anzahl von Oberflächenzuständen (surface states) zwischen der Zone I98 und dem Gebiet ändert sich dabei jedoch nicht wesentlich.
Durch die abschirmende Wirkung der Schicht 199
609850/0951
14.5.76. - 30 -
bleibt die Ladungskonzentration in der Schicht 197 unver ändert· Anschliessend wird dit Schicht 199 entfernt» Auf übliche ¥eise können durch. Kontaktierung der Gebiete 191 — 194 und die Anbringung von Gate-Metallisierungen MOS-Transistoren erhalten werden, wobei der erste MOS-Transistor vom Verarmungstyp und der zweite vom Anreicherungs· typ ist. Bei passender Wahl der Dotierungskonzentration in dem Siliciumgebiet ist die Schwellwertspannung des MOS-Transistors vom Verarmungstyp z.B. -3 V und die Schwellwert spannung des MOS-Transistors vom Anreicherungs — typ +1 V.
Das Vorhandensein einer Siliciumnitridzone unter einer aus Siliciumoxid bestehenden Gate-Isolierung ist im allgemeinen zweckmässig, um Aenderungen in der Anzahl von Zentren wahrend Wärmebehandlungen bei der Herstellung der MOS-Transistoren zu vermeiden.
Im allgemeinen kann die elektrische Oberflächenleitung in dem Siliciumgebiet unter, der Siliciumnitridzone z.B. durch Ionenimplantation in und/oder über die Siliciumoxidschicht und die Siliciumnitridzone geändert werden.
BEISPIEL VII
Bei Anwendung von Siliciumoxidschichten als
Diffusionsmaske wird oft danach eine Wasserstoffbehandlung bei erhöhter Temperatur durchgeführt, wodurch die Anzahl von
6098B0/0951
- 8GhO .
lh.5,76. ' - 3.1 -
Zentren tint er der Oxidschicht herabgesetzt wird. Bei dieser Anwendung als Diffusionsmaske werden auch häufig Ladungen, die Z0B. durch Natrium!onen herbeigeführt werden, in das Siliciumoxid eingeführt·
Um dieser Einführung von Ladungen entgegenzuwirken, wird die Siliciumoxidschicht von der Gasphase her von einer Silitiumnitridschicht abgeschirmt. Dies ist in Fig. 20 angegeben, in der das Siliciumgebiet 200 mit einer Siliciumoxidschicht 201 und einer Siliciumnitridschicht versehen ist, wobei die letztere Schicht die Schicht 201 auch entlang der Ränder im Diffusionsfenster 203 abschirmt. Die Schicht 202 maskiert aber die Schicht 201 nicht nur gegen das Eindringen von Ladungen, sondern auch gegen Wasserstoff bei der genannten Wasserstoffbehandlung. Bei Anwendung des Verfahrens nach der Erfindung, wobei nach der Bildung der Schicht 201 und vor der Bildung der Schicht 202 die Siliciumnitridzone 204 gebildet wird, ist eine Wasserstoffbehandlung bei erhöhter Temperatur nicht notwendig, weil wegen der Zone 204 die Anzahl von Zentren gering ist und bleibt.
Es wird dem Fachmann klar sein, dass die beschrie· benen Beispiele nur illustrativ für die sich im Rahmen der Erfindung ergebenden Möglichkeiten sind. In den Beispielen sind der Einfachheit halber oft Einzelheiten, z.B.. in bezug auf Kontaktierung und Umhüllung, fortgelassen, die
609860/0^51
PIIK. 80*! 0. 14.5.76. - 32 -
üblicherweise verwendet werden müssen, um Halbleiteranordnungen herzustellen© Manchmal ist sogar der herzustellende Halbleiteranordnungstyp nicht genannt} manche Beispiele beziehen sich aber auf mehrere Typen von Halbleiteranordnungen. Die Anordnungen nach der Erfindung können sowohl aktive Elemente (z.B. Transistoren) als auch passive Elemente (z.B. Widerstände oder integrierte Schaltungen, die diese Elemente enthalten) sein.
Die Siliciumoxidechicht kann, statt genetisch gebildet zu werden, auch aus der Gasphase niedergeschlagen werden und neben Siliciumoxid andere silikatbildende Stoffe, wie Aluminiumoxid und Phosphoroxid, enthalten. Als Siliciumoxid werden diese Schichten im v/esentliehen Siliciumdioxid (SiOp) enthalten, aber obendrein auch aus Siliciumoxid bestehen können. Gallium und Aluminium sind als Dotierungsstoffe für Silicium bekannt, aber werden nicht häufig verwendet, weil sie leicht über eine Oxidschicht diffundieren. Eine Siliciumnitridzone kann Anwendung finden, aber dann als Teil einer Diffusionsmaske bei Eindiffusion von Gallium oder Aluminium» Mit Vorteil wird weiter nach einem Eindiffusionsschritt von Gallium, Aluminium oder Bor über Siliciumoxid aktiver Stickstoff zu der Siliciumoberflache transportiert, um eine Siliciumnitridzone zu bilden, die einer Ausdiffusion ent gegenwirkt·
609850/0951
ΡΗϋϊ.8ΰ4θ, 14.5·76. - 33 -
Eine derartige Siliriumnitridzone eignet sich
z.B. auch als Diffusionsmaske für Dotierung eines Silicium-rgebietes mit Gold oder Platin.
Auch kann eine Siliciumnitridzone als Maskierung bei Implantationsvorgängen verwendet werden.
Die Siliciumnitridzone selbst kann durch Implantation aktiven Stickstoffs gebildet werden.
Die Siliciumnitridzone fördert die Aufrechterhaltung der günstigen Oberflächeneigenschaften des darunterliegenden Siliciumgebietesj wenn in einer späteren Stufe der Herstellung auf der Siliciumoxidschicht eine oder mehrere Schichten aus z.B. Aluminiumoxid, Siliciumoxid, Siliciumnitrid oder Glas gebildet werden.
609850/0951

Claims (1)

14.5.76. ■» - 3k -
PATENTANSPRÜCHE
1· Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Oberfläche eines aus Silicium bestehenden Halbleitergebietes wenigstens teilweise mit einer siliciumoxidhaltigen Schicht versehen wird, dadurch gekennzeichnet, dass das Siliciumgebiet dann einer Nitridationsbehandlung unterworfen wird, wobei zwischen der Siliciumoxidschicht und dem Siliciumgebiet eine funktioneile Zone gebildet wird, die aus einem stickstoffhaltigen Material besteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass für die siliciumoxidhaltige Schicht eine Dicke von mehr als 100 Ä gewählt wird.
3· Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Siliciumoxidschicht eine Schicht verwendet wird, die das Siliciumgebiet teilweise bedeckt und wenigstens über einen Teil ihrer Dicke in das Siliciumgebiet versenkt ist.
h» Verfahren nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass die Dicke der Siliciumnitridzone grosser als 5 α gewählt wird. \' 5· Verfahren nach einem der Ansprüche 1 bis h, dadurch gekennzeichnet, dass die Nitridationsbehandlung eine Behandlung des Siliciumgebietes und der Silicium— oxidschicht bei erhöhter Temperatur in einer ammoniakhaltigen Atmosphäre umfasst.
609850/0951
PHN.SOhO„
14.5.76. - 35 -
6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass bei der Nitridationsbehandlung ein Gasstrom mit einer Volumenlconzentration an Ammoniak von weniger als 50 VoIc^ verwendet wird,
7o Verfahren nach einem der Ansprüche 1 bis kt dadurch gekennzeichnet, dass auf der Siliciumoxidschicht eine Siliciumnitridschicht niederschlagen und in den beiden zuletzt genannten Schichten ein Muster gebildet wird, das als Maske bei Oxidation mit Dampf des Siliciumgebietes zum Erhalten des versenkten Oxidmusters dient, wobei unter der Maske und in geringer Entfernung von dem Rande der Maske eine schmale Siliciumnitridzone gebildet und anschliessend die Siliciumnitridzone in einer folgenden Stufe der Herstellung verwendet wird.
8» Verfahren nach Anspruch 7 * dadurch gekennzeichnet, dass die Oxidationsmaske eine Oeffnung aufweist, durch die in dem Siliciumgebiet eine von versenktem Oxid umgebende Mesa gebildet wird, wonach die Siliciumnitridschicht entfernt und aufs neue eine Oxidationsbehandlung durchgeführt wird, wobei an die Siliciumnitridzone grenzend die Dicke der Siliciumoxidschicht zunimmt und mit der verdickten Siliciumoxidschicht als Maske ein Dotierungsmaterial in das Siliciumgebiet eingeführt wird, um eine an das Oxidmuster grenzende ringförmige dotierte Schicht zu erhalten»
• 6O9.8S0/095 1
PHIi. 8o4O. 14.5.76. - 36 -
9· Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass nach Entfernung der Silic iumoxidschicht aufs neue ein Dotierungsmaterial in das Siliciumgebiet eingeführt wird, um eine zweite dotierte Schicht über die ganze Mesa zu erhalten.
10» Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass nach der Bildung einer ringförmigen dotierten Schicht mit einem dem des Siliciumgebietes entgegengesetzten Leitfähigkeitstyp und nach Entfernung der Siliciumoxidschicht auf dei- Mesa eine Elektrode angebracht wird, die eine Schicht enthalt, die mit dem Siliciumgebiet und der ringförmigen Schicht einen Schottky-Uebergang bildet. 11· Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass eine Siliciumnitridschicht, die einen Teil der Siliciumoxidschicht bedeckt, als Kitridationsmaske verwendet wird,
12. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass nach der Nitridationsbehandlung auf der Siliciumoxidschicht eine Siliciumnitridschicht gebildet und in einer folgenden Stufe der Herstellung das durch die Siliciumnitridzone, die Siliciumoxidschicht und die Siliciumnitridschicht gebildete Schichtensystem als Maskierung bei einer Oxidationsbehandlung verwendet wird.
6098S0/0951
PHN.8O40. 14.5.76. - 37 -
13» Verfahren nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet, dass wenigstens ein Teil der Siliciumnitridzone in einer Stufe der Herstellung als Oxidationsmaskierung verwendet wird,
14. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass nach der Nitridationsbehandlung ein Vorgang zur Aenderung der elektrischen Oberflächenleitung in dem Siliciumgebiet unter der Silicium— nitridzone durchgeführt wird*
15· Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der genannte Vorgang eine Wärmebehandlung umfasst» 16. Verfahren nach Anspruch 15» dadurch gekennzeichnet, dass die Wärmebehandlung in einer Säuerstoffatmosphäre durchgeführt wird.
17· Verfahren nach Anspruch 14 oder 15» dadurch gekennzeichnet, dass der genannte Vorgang eine Ionenimplantationsbehandlung umfasst.
18. Verfahren nach einem der Ansprüche 14 bis 17» dadurch gekennzeichnet, dass die Siliciumoxidschicht als Gate-Isolierung in einem MOS-Transistor verwendet wird» 19· Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in der Siliciumoxidschicht mit Hilfe einer einzigen Maske mindestens zwei Oeffnungen gebildet werden, die bei aufeinanderfolgenden Behandlungen verwendet werden, wobei die bei der betreffenden
6098BO/0951
FHN-. 8040., 14.5.76. - 38 -
Behandlung nicht verwendete(η) Oeffnung(en) von der Siliciumnitridzone maskiert w: rd (werden).
20. Verfahren nach eineiii der Ansprüche 1 bis 7» dadurch gekennzeichnet, dass die Siliciumnitridzone als Maske beim Einführen und/oder beim Heraustreten eines Dotierungsmaterials verwendet wird.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Silicimnitridzone als Maske bei Eindiffusion eines Dotierungsmaterials in das Siliciumgebiet verwendet wird.
22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass vor der Anwendung der Siliciumnitridzone als Austritt smaske das Dotierungsmaterial durch Ionenimplantation über die Siliciumnitridzone in das Siliciumgebiet eingeführt wird.
23· Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass ein Dotierungsmaterial verwendet wird, das zu der durch Bor, Aluminium, Gallium, Gold und Platin gebildeten Gruppe gehört.
24» Halbleiteranordnung, die durch das Verfahren nach einem oder mehreren der vorstehenden Ansprüche hergestellt ist.
25. Halbleiteranordnung mit einem Siliciumgebiet, das wenigstens zum Teil mit einer funktioneilen genetischen Siliciumnitridzone überzogen ist, auf der sich eine genetische Siliciumoxidschicht befindet,,
609860/0951
14.5·76. - 39 -
26» Halbleiteranordnung nach Anspruch 25» dadurch gekennzeichnet, dass das Siliciumgebiet teilweise mit einer Siliciumoxidschicht überzogen ist, die über wenigstens einen Teil ihrer Dicke in das Siliciumgebiet versenkt und durch eine genetische Siliciumnitridzone von dem Siliciumgebiet getrennt ist.
609850/0951
HO
Leerseite
DE2623009A 1975-06-04 1976-05-22 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2623009C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7506594A NL7506594A (nl) 1975-06-04 1975-06-04 Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze.

Publications (2)

Publication Number Publication Date
DE2623009A1 true DE2623009A1 (de) 1976-12-09
DE2623009C2 DE2623009C2 (de) 1983-06-30

Family

ID=19823876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2623009A Expired DE2623009C2 (de) 1975-06-04 1976-05-22 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (13)

Country Link
US (1) US4113515A (de)
JP (1) JPS51148362A (de)
AU (1) AU509006B2 (de)
BE (1) BE842511A (de)
BR (1) BR7603505A (de)
CA (1) CA1068010A (de)
DE (1) DE2623009C2 (de)
ES (1) ES448459A1 (de)
FR (1) FR2313770A1 (de)
GB (1) GB1550645A (de)
IT (1) IT1063373B (de)
NL (1) NL7506594A (de)
SE (1) SE7606171L (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
DE2742951A1 (de) * 1977-09-23 1979-04-05 Siemens Ag Verfahren zum herstellen von mehrlagen-silizium-gate-strukturen auf einer halbleitenden siliziumschicht
EP0154670B1 (de) * 1978-06-14 1991-05-08 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolierschicht
EP0072603B1 (de) * 1978-06-14 1986-10-01 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolierschicht aus Siliziumdioxid, die mit einer Schicht aus Siliziumoxynitrid bedeckt ist
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5845177B2 (ja) * 1979-03-09 1983-10-07 富士通株式会社 半導体表面絶縁膜の形成法
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate
DE2921793A1 (de) * 1979-05-29 1980-12-04 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung mit ionenimplantation
JPS5621372A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
JPS5650532A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Manufacture of semiconductor device
JPS5694732A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor substrate
US4465705A (en) * 1980-05-19 1984-08-14 Matsushita Electric Industrial Co., Ltd. Method of making semiconductor devices
AT387474B (de) * 1980-12-23 1989-01-25 Philips Nv Verfahren zur herstellung einer halbleitervorrichtung
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS581878A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 磁気バブルメモリ素子の製造方法
EP0075875A3 (de) * 1981-09-28 1986-07-02 General Electric Company Verfahren zur Herstellung von integrierten Schaltungen mit dielektrischen Isolationszonen
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
US4600624A (en) * 1983-09-20 1986-07-15 International Business Machines Corporation Composite insulator structure
US4528211A (en) * 1983-11-04 1985-07-09 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4575921A (en) * 1983-11-04 1986-03-18 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4762728A (en) * 1985-04-09 1988-08-09 Fairchild Semiconductor Corporation Low temperature plasma nitridation process and applications of nitride films formed thereby
US4824795A (en) * 1985-12-19 1989-04-25 Siliconix Incorporated Method for obtaining regions of dielectrically isolated single crystal silicon
US4774197A (en) * 1986-06-17 1988-09-27 Advanced Micro Devices, Inc. Method of improving silicon dioxide
US4900396A (en) * 1987-08-19 1990-02-13 Agency Of Industrial Science And Technology Method of forming modified layer and pattern
US4825277A (en) * 1987-11-17 1989-04-25 Motorola Inc. Trench isolation process and structure
US4960727A (en) * 1987-11-17 1990-10-02 Motorola, Inc. Method for forming a dielectric filled trench
US5017515A (en) * 1989-10-02 1991-05-21 Texas Instruments Incorporated Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers
US5077230A (en) * 1990-08-03 1991-12-31 Intel Corporation Method for improving erase characteristics of buried bit line flash EPROM devices by use of a thin nitride layer formed during field oxide growth
US5254489A (en) * 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
JPH04192566A (ja) * 1990-11-27 1992-07-10 Terumo Corp 半導体装置およびその製造方法
US5369040A (en) * 1992-05-18 1994-11-29 Westinghouse Electric Corporation Method of making transparent polysilicon gate for imaging arrays
US5382533A (en) * 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection
KR970003837B1 (en) * 1993-12-16 1997-03-22 Lg Semicon Co Ltd Fabrication of mosfet
US5455204A (en) * 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing
US6607946B1 (en) * 1996-05-22 2003-08-19 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3
US7154153B1 (en) * 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6794255B1 (en) 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6746893B1 (en) * 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US5886368A (en) 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US7196929B1 (en) 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
KR100379136B1 (ko) * 1998-10-02 2003-04-08 인터내셔널 비지네스 머신즈 코포레이션 반도체 소자 형성 방법과 반도체 소자
US6429101B1 (en) 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
US6498383B2 (en) 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
US6610586B1 (en) * 2002-09-04 2003-08-26 Macronix International Co., Ltd. Method for fabricating nitride read-only memory
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
US8679936B1 (en) * 2005-05-26 2014-03-25 National Semiconductor Corporation Manufacturing resistors with tightened resistivity distribution in semiconductor integrated circuits
JP2007326620A (ja) * 2006-06-08 2007-12-20 Rengo Co Ltd 梱包箱
JP6086933B2 (ja) * 2015-01-06 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798061A (en) * 1966-10-07 1974-03-19 S Yamazaki Method for forming a single-layer nitride film or a multi-layer nitrude film on a portion of the whole of the surface of a semiconductor substrate or element
DE2356926A1 (de) * 1972-11-15 1974-05-16 Texas Instruments Inc Verfahren zur dotierung einer auf einem substrat befindlichen dielektrischen schicht mit stoerstoffen
DE2414982A1 (de) * 1973-04-02 1974-10-10 Ncr Co Verfahren zur herstellung eines halbleiter-bauelementes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
NL169121C (nl) * 1970-07-10 1982-06-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam, dat aan een oppervlak is voorzien van een althans ten dele in het halfgeleiderlichaam verzonken, door thermische oxydatie gevormd oxydepatroon.
DE2063726C3 (de) * 1970-12-24 1979-09-06 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen eines Halbleiterbauelements
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US3897274A (en) * 1971-06-01 1975-07-29 Texas Instruments Inc Method of fabricating dielectrically isolated semiconductor structures
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US3874919A (en) * 1974-03-13 1975-04-01 Ibm Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798061A (en) * 1966-10-07 1974-03-19 S Yamazaki Method for forming a single-layer nitride film or a multi-layer nitrude film on a portion of the whole of the surface of a semiconductor substrate or element
DE2356926A1 (de) * 1972-11-15 1974-05-16 Texas Instruments Inc Verfahren zur dotierung einer auf einem substrat befindlichen dielektrischen schicht mit stoerstoffen
DE2414982A1 (de) * 1973-04-02 1974-10-10 Ncr Co Verfahren zur herstellung eines halbleiter-bauelementes

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"IEEE Transactions on Electron Devices", Bd. ED-21, Nr. 10 (Oktober 1974), Seiten 636-640 *
"J. Electrochem. Soc.: Solid- State Science and Technology", Bd. 127, Nr. 9 (September 1980), Seiten 2053-2057 *

Also Published As

Publication number Publication date
NL7506594A (nl) 1976-12-07
JPS5435066B2 (de) 1979-10-31
ES448459A1 (es) 1977-12-01
CA1068010A (en) 1979-12-11
SE7606171L (sv) 1976-12-05
BE842511A (fr) 1976-12-02
US4113515A (en) 1978-09-12
AU509006B2 (en) 1980-04-17
BR7603505A (pt) 1977-01-11
GB1550645A (en) 1979-08-15
FR2313770B1 (de) 1982-04-23
AU1448976A (en) 1977-12-08
FR2313770A1 (fr) 1976-12-31
JPS51148362A (en) 1976-12-20
DE2623009C2 (de) 1983-06-30
IT1063373B (it) 1985-02-11

Similar Documents

Publication Publication Date Title
DE2623009A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2745857C2 (de)
DE2933849C2 (de)
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE3019850C2 (de)
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3002051C2 (de)
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2916098A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE3312720C2 (de)
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee