DE2517690A1 - Verfahren zum herstellen eines halbleiterbauteils - Google Patents

Verfahren zum herstellen eines halbleiterbauteils

Info

Publication number
DE2517690A1
DE2517690A1 DE19752517690 DE2517690A DE2517690A1 DE 2517690 A1 DE2517690 A1 DE 2517690A1 DE 19752517690 DE19752517690 DE 19752517690 DE 2517690 A DE2517690 A DE 2517690A DE 2517690 A1 DE2517690 A1 DE 2517690A1
Authority
DE
Germany
Prior art keywords
layer
areas
donor
foreign matter
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752517690
Other languages
English (en)
Other versions
DE2517690B2 (de
Inventor
Donald Raymond Carley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2517690A1 publication Critical patent/DE2517690A1/de
Publication of DE2517690B2 publication Critical patent/DE2517690B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Dipl.-lng. H. Sauerland · Dn.-lng. R. Köniy · Dipl.-Ing. K. Bergen Patentanwälte · 4ODD Düsseldorf 30 · Cecilienallee 76 · Telefon 432732
21. April 1975 29 993 B
RCA Corporation, 30 Rockefeiler Plaza, New York. N.Y0 10020 (V.St.A.)
"Verfahren zum Herstellen eines Halbleiterbauteils"
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauteilen, wobei Silizium in kontrollierter Weise geätzt wird, insbesondere ein Verfahren zum Herstellen eines Schichtmusters aus polykristallinem Silizium in einem Halbleiterbauteil.
Bestimmte Lösungsmittel für Silizium sind selektiv hinsichtlich η-leitendem oder eigenleitendem Silizium, d.h. sie ätzen η-leitendes oder eigenleitendes Silizium wesentlich schneller und in größerem Umfang als sie p-leitendes Silizium angreifen«, Wässriges Hydrazin sowie eine Lösung aus Kaliumhydroxid und Propanol sind Beispiele solcher Lösungsmittel.
Schichten aus polykristallinem Silizium werden in integrierten Schaltungsbauteilen als Material für Leiter und Widerstände verwendet. Diese Schichten liegen gewöhnlich auf isolierendem Material, das entweder in Form von Siliziumdioxid als ein Überzug auf einem Siliziumkörper gebildet ist oder Saphir sein kann, Z0B0 bei der sogenannten "Silizium-auf-Saphirn-Technologie. Ein Beispiel der Verwendung von polykristallinem Silizium als Leiter sind die selbstabgleichenden Gate-MOS-Bauteile, bei denen eine polykristalline Silizium-
fu 509846/0742
schicht bestimmter Form als Gate-Elektrode dient.
Bei einem bekannten Verfahren zum Begrenzen der Form einer polykristallinen Siliziumschicht werden Teile der Siliziumschicht mit Bor diffusionsdotiert bis zu relativ hoher p-Leitung. Die gesamte Schicht wird dann mit einem der selektiv wirkenden Lösungsmittel in Berührung gebracht, um das undotierte Material zu entfernen. Dieses Verfahren ist für den beabsichtigten Zweck zufriedenstellend, jedoch führt es zu begrenzten Schichten, die größeis als die gewünschten Abmessungen haben, und bei denen die Kanten zum Überhang neigen, d.h. die Schichten sind an der Oberseite breiter als an ihrer Grundfläche. Dies ist eine Folge des Diffusionsverfahrens unter Verwendung von Masken, mit dessen Hilfe das verbleibende Material p-leitend gemacht wird. Nach seitwärts gerichtete Diffusion vergrößert den p-Bereich im Verhältnis zur Abmessung der Maskenöffnunge Die Form der Diffusionsfront führt zu den überhängenden Kanten„
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren vorzuschlagen, das die vorerwähnten Nachteile nicht aufweist, insbesondere eine bessere Kontrolle der Abmessungen des verbleibenden Materials sowie der Kantenform erlaubte Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in die zu entfernenden Bereiche Donator-Fremdstoffe eingebracht werden, um sie η-leitend zu machen, und daß die gesamte Oberfläche der Schicht so lange mit einem Lösungsmittel in Berührung gebracht wird, in dem sich η-leitendes Silizium löst, von dem jedoch p-leitendes Silizium nicht angegriffen wird, bis die Bereiche entfernt sind.
Anhand der Zeichnungen, in denen bevorzugte Ausführungsbeispiel des Verfahrens veranschaulicht sind, wird die
509846/0 742
Erfindung näher erläuterte Es zeigen:
Fig. 1 einen teilweisen Querschnitt durch ein Halbleiterbauteil mit einer polykristallinen Siliziumschicht, zu einem frühen Behandlungszeitpunkt nach einem bevorzugten Ausführungsbeispiel;
Fig. 2A und 2B die nächsten Verfahrensschritte in zwei alternativen Möglichkeiten, anhand von Querschnitten;
Fig. 3A und 5B Querschnitte s die die den in den Fig. 2A und 23 veranschaulichten Maßnahmen folgenden Behandlungsschritte darstellen;
Figo 4 einen Querschnitt, der den Aufbau aes Bauteils nach den vorangegangener!, rlt^mattven Maßnahmen darstellt ι
Fig» 5 einen ^uerschnitt eist» Baut-eilLs nach sinem sels&tiver Ätzschritt;
Fig. 6 einen Querschnitt durch -s.ln HalblciterfcauteiJ, ähnlich dem gemäß FIg3 1S in einem früiicu Herstellungsstadium nach oinciL anderen "bevorzugten Ausforxrungsbeispiel der Erfindung}
Fig. 7A und J7,B Querschnitte, an denen alternative Behandlungsschritte äts Bauteils" gesjäß Fig. 6 verdeutlicht werdenj
Fig. 8 das Bauteil nach DurchfüJi^en der in den Fig» 7A und 7B dargestellten Behandlirngsccbr-itte, im Querschnitt-5 U'id
Fig. 9 das Bauteil gemäß Fig* Q iiaoh selektivem Ätz^n. im Querschaitt.
Im Rahmen der vorliegenden Erfindung werden die
509846/0742
selektiven Lösungsmittel für Silizium verwendet» Das Verfahren zeichnet sich dadurch aus, daß Donator-Fremdstoffe in den Zonen eines Halbleiterkörpers eingebracht werden, die entfernt werden sollen, so daß diese Zonen η-leitend werden, während andere Teile des Körpers, die beibehalten werden sollen, p-leitend gemacht werden, und zwar kann dies entweder getrennt oder gleichzeitig geschehen. Wichtig ist dabei die Tatsache, daß das beizubehaltende Material in seinen geometrischen Abmessungen begrenzt wird durch das Einbringen von Donator-Fremdstoffen in den ihm benachbarten Bereichen, so daß die Folgen der seitlichen Diffusion hinsichtlich der Vergrößerung und Kantenform, wie sie bei den bekannten Verfahren .eingetreten sind, vermieden werden.
Gemäß einem Ausführungsbeispiel der Erfindung wird mit einem Bauteil 10 (Fig. 1) begonnen, das aus einer Schicht eigenleitendem, polykristallinem Silizium auf einem Isolator besteht,, Das Bauteil 10 kann einen Körper 12 aus monokristallinem Silizium enthalten, auf dessen oberer Oberfläche 14 eine Schicht 16 aus isolierendem Material angeordnet ist. Die Schicht 16 kann beispielsweise aus thermisch gewachsenem Siliziumdioxid bestehen. Auf der Schicht 16, die ein isolierendes Substrat darstellt, befindet sich eine Schicht 18, im vorliegenden Beispiel aus eigenleitendem, polykristallinem Silizium. Die Schicht 18 kann beispielsweise durch thermische Zersetzung von Silan (SiH^), verdünnt mit Wasserstoff, hergestellt werden, und zwar in der bei der Herstellung von Silizium-Gate-MOS-Bauteilen bekannten Weise,, Die Dicke der Schicht 18 kann ungefähr 8000 £ betragen.
Das Bauteil 10 wird sodann einer Behandlung unterzogen, bei der Donator-Fremdstoffe in die Teile eingebracht werden, die entfernt werden sollen, und bei der Akzep-
5098Λ6/07 42
tor-Fremdstoffe in die Teile eingebracht werden, die verbleiben sollen. Eine Art, dies zu erreichen, besteht darin, daß auf der Oberfläche 20 der Schicht 18 ein Überzug aus dotiertem Siliziumdioxid gebildet und diese Schicht dann fotolithographisch in eine Musterform gebracht wird, die dem zu entfernenden Material entspricht. Der Querschnitt des in dieser Weise behandelten Bauteils 10 ist in Figo 2A dargestellt, die zwei Blöcke 22 aus dotiertem Siliziumdioxid zeigt,, Eine Möglichkeit zur Bildung der Blöcke 22 besteht darin, das Bauteil 10 in einen geeigneten Ofen zu geben und die Oberfläche 20 bei erhöhter Temperatur Silan (SiH^)-Dämpfen und Sauerstoff auszusetzen. Ein derartiger Prozeß ist als chemisches Aufdampfen bekannt. Ein geringer Anteil an Phosphin (PH,) kann in der Silanatmosphäre enthalten sein, um Phosphor als Donator-Fremdstoff in die Blöcke 22 einzubringen. Nachdem die dotierte Oxidschicht hergestellt ist, kann sie mit Hilfe bekannter fotolithographischer Verfahren zu Blöcken 22 begrenzt werden,. Das Ergebnis dieser Behandlungsschritte führt dazu, daß ein Bereich 24 der Oberfläche 20 der Schicht 18 freiliegt.
Als nächstes wird der Bereich 24 der Oberfläche 20, der nicht von den Blöcken 22 bedeckt ist, mit einer Akzeptorquelle versehen. Dies kann beispielsweise dadurch geschehen, daß das Bauteil 10 einer Borquelle ausgesetzt wird, und zwar in oxydierender Atmosphäre in einem herkömmlichen Diffusionsofen, bis auf der Oberfläche des gesamten Bauteils 10 ein Borsilikatglasüberzug entstanden ist, wie er in Fig. 3A mit Ziffer 26 bezeichnet ist. Das Aufbringen des Borsilikatüberzugs 26 führt, sofern es in herkömmlicher Art bei erhöhter Temperatur ausgeführt wird, auch zum Entstehen eines Bereichs 28 mit hochdotierter p++-Leitung in der Schicht
509846/0 742
18ο Die Fläche des Bereichs 28 wird durch den Abdeckeffekt der Blöcke 22 bestimmte Tatsächlich werden zwei Fremdstoffquellen auf der Oberfläche 20 der Schicht vorgesehen, von denen eine aus den Blöcken 22 als Quelle für Donator-Fremdstoffe und die andere aus der Schicht 26 aus Borsilikatglas besteht.
Eine alternative Möglichkeit, die beiden Quellen für Donator- bzw«, Akzeptor-Fremdstoffe vorzusehen, ist in den Fig. 2B und 3B dargestellt» In diesem Beispiel wird auf der Oberfläche 20 der Schicht 18 zunächst eine Quelle für Akzeptor-Fremdstoffe gebildet, die die Form eines ; aufgebrachten Blocks 30 aus p+-dotiertem Siliziumdioxid haben kann. Der Block 30 kann in einer Weise hergestellt werden, die der Herstellung des Blocks 22 in Figa 2A ähnlich ist, wobei allerdings statt des Phosphins während der Niederschlagsreaktion Diboran (BpHg) verwendet wird, um den Block 30 p-leitend zu machen. Zur Herstellung des Blocks 30 kann zunächst eine durchgehende Schicht dotierten Oxids aufgebracht werden, die dann fotolithographisch bis zur Blockform begrenzt wird. Die Begrenzung des Blocks 30 führt dazu, daß das bordotierte Oxid über den Bereichen der Schicht 18 verbleibt, die erhalten bleiben sollen.
Als nächstes wird auf dem Bauteil 10 eine Quelle für Donator-Fremdstoffe gebildet; dies kann in irgendeiner gewünschten Weise geschehen. Bei dem in Fig«, 3B dargestellten Beispiel wird auf das Bauteil 10 eine Schicht 32 aus phosphordotiertem Siliziumdioxid aufgebracht. Dies kann durch chemisches Aufdampfen erreicht werden, und zwar ähnlich wie es im Zusammenhang mit der Bildung der Blöcke 22 gemäß Fig. 2A beschrieben wurde. Alternativ kann die Schicht 32 aus Phosphorsilikatglas gebildet werden, indem die Oberfläche 20 den Dämpfen von
509846/0742
phosphorigem Oxy-chlorid ausgesetzt wird.
Sobald die beiden Quellen für Donator- bzw. Akzeptor-Fremdstoffe auf der Oberfläche 20 der Schicht 18 gebildet sind, wird ein Wärmebehandlungsschritt durchgeführt, um die Fremdstoffe in das Material der Schicht 18 zu diffundieren, wodurch darin die n- und p-leitenden Bereiche gebildet werden» Das Ergebnis einer solchen , Wärmebehandlung ist in Fig. 4 dargestellt, die einen Querschnitt des Bauteils 10 nach der Diffusion sowohl aus den Quellen gemäß Fig. 3A als auch aus den Quellen gemäß Fig. 3B und nach dem Entfernen dieser Quellen zeigt. Die Schicht 18, die auf diese Weise hergestellt ist, besitzt zwei Zonen 34 und 36 mit n-Leitfähigkeit und eine zentrale Zone 38, die p-leitend ist. Zwischen der Zone 38 und den Zonen 34 bzw. 36 bestehen pn-Übergänge 40 und 42, die bei diesem Ausführungsbeispiel relativ steil ansteigend schräg verlaufen bezüglich der Oberfläche 20 der Schicht 18. Der Grund dafür liegt in der gleichzeitigen Diffusion der Akzeptor- und Donator-Fremdstoffe. Mit anderen Worten heißt dies, daß die Donator-Fremdstoffe von den entsprechenden Quellen aus in die Schicht 18 diffundieren und zusätzlich auch in Richtung auf das Zentrum. In ähnlicher Weise diffundieren die Akzeptor-Fremdstoffe von der entsprechenden Quelle nach außen, d.h„ seitlich in Richtung auf die Bereiche 34 und 36. Diese gleichzeitigen Diffusionen kompensieren einander und führen zu einer relativ steilen, schrägverlaufenden Grenze. Die Lage der Grenzen fällt recht genau mit den Kanten der fotolithographisch begrenzten Quellenbereiche zusammen.
Als nächstes wird die/gesamte Oberfläche der Schicht mit einem Lösungsmittel in Berührung gebracht, in dem sich η-leitendes Silizium löst, dem jedoch p-leitendes
509846/0742
Silizium völlig widersteht. Die Ätzzeit ist so bemessen, daß das Material der Zonen 34 und 36 entfernt wird, während das Material der Zone 38 im gewünschten Muster erhalten bleibt,, Geeignete Lösungsmittel sind wässriges Hydrazin oder Kaliumhydroxidpropanol0 Jedes dieser Lösungsmittel ist selektiv hinsichtlich relativ hochdotiertem, p-leitendem Silizium. Mit "relativ hochdotiert" wird in diesem Zusammenhang eine Dotierung mit einem Minimum von ungefähr 10 Atome/cm "bezeichnet. Die Diffusionsschritte zur Bildung der Zone 38 sollten daher unter Bedingungen stattfinden, die ein solches oder gar ein größeres Dotiemiveau erreichen lassen.
Das Ergebnis des Ätzschrittes führt zu dem fertigen Bauteil 10, wie es in Fig. 5 dargestellt ist. Die Zone 38 verbleibt mit relativ steilen Kantenbegrenzungen 40 und 42. Die Breite der Zone 38 entspricht sehr genau den ursprünglich fotolithographisch festgelegten Begrenzungen, da die seitliche Diffusion, wie bereits erwähnt, dadurch eingedämmt wird, daß die Diffusion der Akzeptoren in den Bereichen 38 durch die Diffusion der Donatoren in entgegengesetzter Richtung kompensiert wird» Die Form ist relativ steil, was ebenfalls auf diese sich quasi selbst steuernden Vorgänge zurückzuführen ist.
Beim zuvor beschriebenen Ausführungsbeispiel wird eine gleichzeitige Diffusion sowohl der Donator- als auch der Akzeptor-Fremdstoffe durchgeführt« Alternativ kann im Rahmen der Erfindung zu Anfang des Verfahrens die polykristalline Siliziumschicht über ihr ganzes Volumen p-dotiert werden. Ein Halbleiterbauteil 50 mit diesem Aufbau ist in Fig. 6 dargestellt» Das Bauteil 50 besteht aus einem Körper 52 aus halbleitendem Material, auf dessen Oberfläche 54 ein Isolierüberzug 56 vorge-
509846/0742
sehen ist. Diese Teile entsprechen dem Körper 12, der Oberfläche 14 und der Isolierschicht 16 des Bauteils 1O0
Auf dem Isolierüberzug 56 ist eine polykristalline Siliziumschicht 58 vorgesehen. Diese Schicht ist in ihrem gesamten Volumen p-leitend und kann durch Niederschlagen des Materials aus Silan (SiH^) in einer Weise hergestellt werden, die ähnlich der Bildung der Schicht 18 ist, wobei jedoch der Niederschlagsatmosphäre ein geeigneter Dotierstoff zugegeben wird, z.B. Bor in Form von Diboran. Alternativ kann die Schicht 58 als eigenleitendes Material aufgebracht werden und danach durch Diffusion oder andere bekannte Verfahren p-leitend gemacht werden« Wie die Schicht 18 so kann auch die Schicht 58 ungefähr 8000 2. dick sein. Sie besitzt eine Oberfläche 60, die mit Abstand und parallel zur Oberfläche 54 des Körpers 53 verläuft.
Als nächstes wird bei diesem Ausführungsbeispiel auf der Oberfläche 60 der Schicht 58 eine Quelle für Donator-Fremdstoffe vorgesehen, die in ihren Abmessungen so begrenzt ist, daß sie dem Muster der Bereiche der Schicht 58 entspricht, die entfernt werden sollen. Eine Möglichkeit, dies durchzuführen, ist in Fig. 7A dargestellt. Dabei werden dotierte Oxiddiffusionsquellen in Form von Blöcken 62 auf der Oberfläche der Schicht 58 gebildet. Die Blöcke 62 können in derselben Weise hergestellt werden, wie dies zuvor im Zusammenhang mit der Herstellung der Blöcke 22 bereits beschrieben wurde.
Als alternative Möglichkeit zur Bildung einer Donator-Diffusionsquelle kann der durch den Querschnitt gemäß Fig. 7B veranschaulichte Vorgang Verwendung finden.
509846/0 742
Dabei wird auf der Oberfläche 60 der Schicht 58 eine Diffusionsmaske gebildet, die beispielsweise aus einem Siliziumdioxidüberzug 64 bestehen kann. Der Überzug 64 wird dann fotolithographisch begrenzt, um über den Gebieten der Schicht 58 Teile, z.B. den dargestellten Teil, zu belassen, die von der Schicht 58 verbleiben sollen» Als nächstes wird eine Quelle für Donator-Fremdstoffe aufgebracht, z.B. als Überzug 66 aus Phosphorsilikatglas, und zwar über die gesamte Oberfläche des Bauteils 50, wozu bekannte Verfahren verwendet werden. Dieser Schritt führt ebenfalls zur Bildung hochdotierter n++-Bereiche 68 in der Schicht 58.
Als nächstes wird das Bauteil 50 erhitzt, um die Donator-Fremdstoffe aus der auf der Oberfläche 60 befindlichen Quelle in die Schicht 58 zu diffundieren. Das Ergebnis der Diffusion ist in Fig. 8 dargestellt, die eine Diffusion von Donator-Fremdstoffen durch die gesamte Dicke der Schicht 58 zeigt. Dadurch entstehen η-leitende Zonen 70 und 72, die an eine p-leitende Zone 74 grenzen. Zwischen der Zone 74 und den jeweils benachbarten Zonen 70 und 72 bilden sich die Begrenzungen 76 bzw. 78„ Die Form der Begrenzungen 76 und 78 ist zur Zone 74 hin konvex, was durch die aus der n-Diffusion resultierende Form der Diffusionsfront bedingt isto Es sei in diesem Zusammenhang darauf hingewiesen, daß bei diesem Ausführungsbeispiel eine gleichzeitige p-Diffusion nicht stattfindet. Der nächste Verfahrensschritt besteht bei diesem Beispiel darin, daß die gesamte Oberfläche der Schicht 58 mit einem der selektiv wirkenden Ätzmittel solange in Berührung gebracht wird, bis das gesamte Material der Zonen 70 und 72 entfernt ist. Dieser Verfahrensschritt führt dazu, daß das Bauteil 50 in die in Fig. 9 dargestellte Form gebracht wird,
509846/0742
bei der auf dem Isolierüberzug 56 die Zone 74 verbleibt. Die Begrenzungen 76 und 78 stellen dann die Kanten der Zone 74 dar und besitzen relativ geringe Steigung entsprechend der Form der Diffusionsfront der Zonen 70 und 72. Diese Kantenform wird für viele Anwendungszwecke bevorzugt, z.B. in den Fällen, in denen ein nicht dargestellter Isolator nachfolgend auf der Zone 74 gebildet und ein ebenfalls nicht dargestellter kreuzender Leiter über den Isolator geführt werden soll. Eine niedergeschlagene Schicht kann über eine Kante dieser Form leichter kontinuierlich verlaufend hergestellt werden, als über die mit Hilfe der bekannten Verfahren hergestellten, überhängenden Kanten.
509846/0742

Claims (10)

  1. RCA Corporation, 30 Rockefeller Plaza, New York, N0Y. 10020 (V0St.A.)
    Patentansprüche;
    Verfahren zum Ätzen einer Siliziumschicht in Form eines gewünschten Musters, wobei gewisse Bereiche der Siliziumschicht entfernt werden, während "benachbarte Bereiche, die p-leitend sind, verbleiben, dadurch gekennzeichnet , daß in die zu entfernenden Bereiche (34, 36) Donator-Fremdstoffe eingebracht werden, um sie η-leitend zu machen, und daß die gesamte Oberfläche (20) der Schicht (18) solange mit einem Lösungsmittel in Berührung gebracht wird, in dem sich nleitendes Silizium löst, von dem jedoch p-leitendes Silizium nicht angegriffen wird, bis die Bereiche (34, 36) entfernt sind.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß als Lösungsmittel wässriges Hydrazin oder Kaliumhydro3cidpropanol verwendet wird o
  3. 3. Verfahren nach Anspruch 1 oder 2g dadurch gekennzeichnet , daß die Schicht (18) aus auf einem Substrat (12) vorgesehenem polykristallinem Silizium besteht, und daß das Einbringen von Donator-Fremdstoffen über die gesamte Dicke dieser Schicht erfolgt.
  4. 4. Verfahren nach Anspruch 1 oder 29 dadurch gekennzeichnet , daß die Schicht zunächst
    5Q9846/0 742
    aus eigenleitendem Material "besteht, und daß in die zum Verbleib bestimmten Bereiche Akzeptor-Fremdstoffe eingebracht werden, und zwar gleichzeitig mit dem Einbringen von Donator-Fremdstoffen in die zu entfernenden Bereiche der Schicht.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß das Einbringen der Donator- und Akzeptor-Fremdstoffe durch Diffundieren dieser Fremdstoffe aus auf der Oberfläche angebrachten Spenderschichten bzw. Quellenbereichen in die Schicht erfolgt.
  6. 6. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß die Schicht zunächst über ihr gesamtes Volumen p-leitend ist und die Donator-Fremdstoffe in genügender Menge eingebracht werden, um die zu entfernenden Bereiche η-leitend zu machen.
  7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Donator-Fremdstoffe aus einer auf der Oberfläche angeordneten Quelle in die gewünschten Bereiche eindiffundiert werden„
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß die Donatorquelle durch eine auf der Oberfläche der Schicht vorgesehene Siliziumdioxidschicht gebildet wird, die einen Leitfähigkeitsmodifizierer enthält, daß diese Siliziumdioxidschicht fotolithographisch teilweise entfernt wird, um Teile beizubehalten, die über den zu entfernenden Bereichen der Schicht liegen, und daß das Einbringen der Fremdstoffe durch Erhitzen erfolgt.
    509846/0742
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet , daß die beizubehaltenden Bereiche der Schicht mit einer diffusionsresistenten Maske abgedeckt werden, daß danach die Fremdstoffquelle auf der Schicht vorgesehen wird, und daß dann ein Erwärmen zum Einbringen der Fremdstoffe erfolgt.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet , daß die diffusionsresistente Maske aus einer Siliziumdioxidschicht besteht, die einen Akzeptor-Fremdstoff enthält, wobei während des Einbringens der Donator-Fremdstoffe gleichzeitig Akzeptor-Fremdstoffe in die beizubehaltenden Bereiche der Schicht eingebracht werden.
    509846/0 742
    ■fs
    Leerseite
DE2517690A 1974-04-25 1975-04-22 Verfahren zum Herstellen eines Halbleiterbauelements Withdrawn DE2517690B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB18165/74A GB1501114A (en) 1974-04-25 1974-04-25 Method of making a semiconductor device

Publications (2)

Publication Number Publication Date
DE2517690A1 true DE2517690A1 (de) 1975-11-13
DE2517690B2 DE2517690B2 (de) 1979-05-17

Family

ID=10107783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2517690A Withdrawn DE2517690B2 (de) 1974-04-25 1975-04-22 Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (10)

Country Link
US (1) US3980507A (de)
JP (1) JPS50145081A (de)
BE (1) BE828188A (de)
CA (1) CA1050866A (de)
DE (1) DE2517690B2 (de)
FR (1) FR2269199A1 (de)
GB (1) GB1501114A (de)
IN (1) IN144756B (de)
IT (1) IT1037558B (de)
SE (1) SE407307B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026733A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for defining polycrystalline silicon patterns
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
DE2751481C2 (de) * 1976-11-22 1986-10-23 Mostek Corp. (n.d.Ges.d.Staates Delaware), Carrollton, Tex. Lastimpedanz für eine statische Halbleiterspeicherzelle
US4125854A (en) * 1976-12-02 1978-11-14 Mostek Corporation Symmetrical cell layout for static RAM
US4050967A (en) * 1976-12-09 1977-09-27 Rca Corporation Method of selective aluminum diffusion
US4239559A (en) * 1978-04-21 1980-12-16 Hitachi, Ltd. Method for fabricating a semiconductor device by controlled diffusion between adjacent layers
US4201603A (en) * 1978-12-04 1980-05-06 Rca Corporation Method of fabricating improved short channel MOS devices utilizing selective etching and counterdoping of polycrystalline silicon
US4354309A (en) * 1978-12-29 1982-10-19 International Business Machines Corp. Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon
US4249968A (en) * 1978-12-29 1981-02-10 International Business Machines Corporation Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
US4372803A (en) * 1980-09-26 1983-02-08 The United States Of America As Represented By The Secretary Of The Navy Method for etch thinning silicon devices
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
FR2515427A1 (fr) * 1981-10-27 1983-04-29 Efcis Procede de fabrication de resistances de forte valeur pour circuits integres
US4868631A (en) * 1985-11-18 1989-09-19 Texas Instruments Incorporated Bipolar transistor with shallow junctions and capable of high packing density
JPS63184364A (ja) * 1987-01-27 1988-07-29 Toshiba Corp 半導体装置の製造方法
KR900005871B1 (ko) * 1987-09-21 1990-08-13 삼성전자 주식회사 반도체 메모리소자의 제조방법
US5136344A (en) * 1988-11-02 1992-08-04 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
EP0413042B1 (de) * 1989-08-16 1992-12-16 International Business Machines Corporation Verfahren für die Herstellung mikromechanischer Messfühler für AFM/STM-Profilometrie und mikromechanischer Messfühlerkopf
KR0167271B1 (ko) * 1995-11-30 1998-12-15 문정환 비균등 도우프 채널 구조를 갖는 반도체소자의 제조방법
US5869399A (en) * 1997-08-07 1999-02-09 Mosel Vitelic Inc. Method for increasing utilizable surface of rugged polysilicon layer in semiconductor device
US7247578B2 (en) * 2003-12-30 2007-07-24 Intel Corporation Method of varying etch selectivities of a film
WO2017007554A2 (en) * 2015-06-09 2017-01-12 Georgia Tech Research Corporation Devices with organic semiconductor layers electrically-doped over a controlled depth

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3160539A (en) * 1958-09-08 1964-12-08 Trw Semiconductors Inc Surface treatment of silicon
US3675319A (en) * 1970-06-29 1972-07-11 Bell Telephone Labor Inc Interconnection of electrical devices
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
JPS498181A (de) * 1972-05-10 1974-01-24
US3846198A (en) * 1972-10-02 1974-11-05 Rca Corp Method of making semiconductor devices having thin active regions of the semiconductor material
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts
US3830665A (en) * 1972-12-07 1974-08-20 Motorola Inc Method for delineating semiconductor junctions

Also Published As

Publication number Publication date
IT1037558B (it) 1979-11-20
GB1501114A (en) 1978-02-15
DE2517690B2 (de) 1979-05-17
JPS50145081A (de) 1975-11-21
IN144756B (de) 1978-07-01
SE7504757L (sv) 1975-10-27
BE828188A (fr) 1975-08-18
CA1050866A (en) 1979-03-20
US3980507A (en) 1976-09-14
FR2269199A1 (de) 1975-11-21
SE407307B (sv) 1979-03-19

Similar Documents

Publication Publication Date Title
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2745857C2 (de)
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2916364C2 (de)
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE2823967A1 (de) Npn-transistor
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2436517A1 (de) Halbleiter-bauteil mit einem feldeffekt-transistor mit isolierter gateelektrode, sowie verfahren zur herstellung desselben
DE2814695A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE1918054A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen

Legal Events

Date Code Title Description
BHN Withdrawal