DE1918054A1 - Verfahren zur Herstellung von Halbleiter-Bauelementen - Google Patents

Verfahren zur Herstellung von Halbleiter-Bauelementen

Info

Publication number
DE1918054A1
DE1918054A1 DE19691918054 DE1918054A DE1918054A1 DE 1918054 A1 DE1918054 A1 DE 1918054A1 DE 19691918054 DE19691918054 DE 19691918054 DE 1918054 A DE1918054 A DE 1918054A DE 1918054 A1 DE1918054 A1 DE 1918054A1
Authority
DE
Germany
Prior art keywords
base
emitter
semiconductor
window
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691918054
Other languages
English (en)
Inventor
Jean-Pierre Pestie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent SAS
Original Assignee
Compagnie Generale dElectricite SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compagnie Generale dElectricite SA filed Critical Compagnie Generale dElectricite SA
Publication of DE1918054A1 publication Critical patent/DE1918054A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/173—Washed emitter

Description

Patentanwälte
-3. April 1963
Compagnie Generale d·Electricity, Paris (Prankreich)
Verfahren zur Herstellung von Halbleiter-Bauelementen
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiter-Bauelementen mit mehreren Zonen versohiedener Leitung und insbesondere zur Herstellung von Halbleiter-Bauelementen, die an einer ihrer Selten in Bertichen, deren Lage zueinander genau festge legt werden muß, einer Folge von Behandlungen zu unterziehen sind.
Die große Mehrheit derartiger Bauelemente hat einen sogenannten planeren Aufbau und 1st seit mehreren Jahren im Handel. Die zu ihrer Herstellung verwendeten technischen Verfahren sind allgemein bekannt· Mit diesen Verfahren ist jedoch die Herstellung von
909843/ UM
Transistoren hoher Frequenz nur beschränkt möglich· Dies ist auf die Schwierigkeiten zurückzuführen, die sich ergeben, wenn man Basisdicken von weniger als einige Zehntel /um erhalten will» Zur Verringerung dieser Dicke wurden bereits Verfahren vorgeschlagen, die sich von den gebräuchlichen Verfahren unterscheiden. Insbesondere wird in der franz. Patentanmeldung P.V. 1Λ2 8^7 vom 7.3,68 ein Verfahren zur Herstellung von Halbleiter-Bauelementen beschrieben, das im Fall der Herstellung eine» Transistors darin besteht, daß zunächst in dem als Kollektor dienenden halbleitenden Werkstoff der Emitter geschaffen und anschließend die Basis durch einen Diffusionsvorgang gebildet wird, in dessen Verlauf die diffundierende Verunreinigung, welche von einer die Emitteroberfläche enthaltenden und Über diese hinausgehenden Oberfläche aus eingeführt wird, durch den Emitter hindurch und über diesen hinaus bis zu einer bestimmten Tiefe zur Bildung des Basis-Kollektorübergangs des Transistors eindringt.
Durch dieses Verfahren zur Herstellung von Transistoren mit planerer Struktur kann die Basisdicke über die oben genannte Grenze hinaus verringert werden. Dieses Verfahren gestattet eine gute Steuerung der Tiefe des Kollektor-Basis -Übergangs, sofern zwei Verunreinigungen verwendet werden, deren Ausbreitungskoeffizienten in dem jeweiligem Halbleiter ziemlich stark voneinander abweichende Werte haben· Die Verunreinigung mit dem niedrigeren Koeffizienten wird als erste eingeführt. Bei diesem Verfahren ergibt sich Jedoch bei der Herstellung von planaren Transistoren sehr geringer Größe eine Schwierigkeit. Bekanntlich werden hierzu nämlieh isolierende Schichten (Oxyd) verwendet, in denen Öffnungen vorgesehen
-3-
909843/1284
sind, die eine Behandlung, beispielsweise eine Diffusionsbehandlung, auf einer auf diese Öffnungen beschränkten Fläche gestatten. Insbesondere zur Herstellung der Anschlüsse des Bauelements ist eine derartige Öffnung zu bilden, d.h. ist die Oberfläche des Halbleiters freizulegen. Wenn es sich hierbei um einen Transistor handelt, sind zwei Bereiche der Oberfläche des Halbleiters zur Herstellung von elektrischen Kontaktstellen auf dem Emitter und auf der Basis freizulegen. Die Schwierigkeit ergibt sich nun bei der Freilegung der Kontaktzone auf einem Emitter, der eine minimale Oberflächenausdehnung haben muß, wie es bei Transistoren der Fall 1st, die bei sehr hohen Frequenzen arbeiten sollen.
Zur Vermeidung dieser Schwierigkeit 1st Gegenstand der Erfindung ein Verfahren zur Herstellung Ton Halbleiter-Bauelementen mit mehreren Zonen verschiedener Leitung und insbesondere zur Herstellung von Halbleiter-Bauelementen, die an einer ihrer Selten in Bereichen, deren Lage zueinander genau festgelegt sein muß, nacheinander Behandlungen zu unterziehen sind, wobei auf dieser Seite eine Isolierschicht geschaffen wird, anschließend in dieser Isolierschicht durch Anwendung eines ersten Lithogravurvorgangs, der durch Verwendung einer Maske abgegrenzt 1st, Fenster ausgearbeitet werden, welche diese Seite an dem oder an den Oberflächenbereichen freilegen, an denen die erste Behandlung vorzunehmen ist, anschließend diese Behandlung durchgeführt wird und der Zyklus Lithogravur-Behandlung so oft wie nötig an den entsprechenden Bereichen wiederholt wird,
ORIGINAL INSPECTED
-Al·-
das dadurch gekennzeichnet Ist, daß vor der ersten Lithogravur eine Vorlithogravur vorgenommen wird, durch welche in der Isolierschicht in den Bereichen, in denen später Fenster durchzubrechen sind, Vertiefungen gebildet werden.
Gegenstand der Erfindung ist ferner ein derartiges Verfahren zur Herstellung von Halbleiter-Bauelementen mit mehreren Zonen verschiedener Leitung, bei denen eine dieser Zonen, die Basis, eine andere Zone, den Emitter,vollständig vom übrigen Halbleiterkörper dieses Halbleiter-Bauelements abtrennt, wobei die Behandlungen zur Bildung dieser beiden Zonen darin bestehen, daß Basis- und Emitterverunreinigungen von entsprechenden Bereichen der zu behandelnden Seite des Körpers aus in diesen eingeführt werden, wobei jeder Bereich bei der entsprechenden Einführung durch ein Fenster in der zu diesem Zweck vorgesehenen und diese Seite des Körpers bedeckenden Isolierschicht a^begrenzt ist, daß nach Herstellung des Emitters durch diesen Basisverunreinigungen eingeführt werden und daß ein ständiger elektrischer Basiskontakt zwischen der Basis und einem Anschlußelement sowie ein ständiger elektrischer Emitterkontakt nach Herstellung dieser beiden Zonen zwischen Emitter und einem weiteren Anschlußelement geschaffen wird, und reiches ferner dadurch gekennzeichnet ist, daß ein Teil der Basis, die sogenannte Umfangsbasis, durch Einführung von Verunreinigungen von einem dieser Bereiche, dem sogenannten Umfangsbereich, aus geschaffen wird, der von dem zur Einführung des Emitters dienenden Bereich getrennt ist, jedoch ausreichend nahe liegt, daß der durch den Emitter eingeführte Teil der Basis, die sogenannte aktive Basiss und die Umfangsbasls bei
909843/1244
den EinführungsVorgangen durch seitliche Diffusion in dem Halbleiter aneinanderstoßen, und daß nach Bildung der aktiven Basis durch das zur Herstellung des Emitters verwendete Fenster, das sogenannte Emitterfenster, ohne Verschiebung der Ränder dieses Fensters der Emitterkontakt und ferner an dem Umfangsbereich der Basiskontakt geschaffen wird.
Dieses Verfahren kann ferner dadurch gekennzeichnet sein, daß die Einführung der Verunreinigungen vom Um- '
fangsbereich aus vor Bildung des Mittelteils der Basis vorgenommen wird.
Gegenstand der Erfindung ist ganz allgemein ein Verfahren zur Herstellung von Halbleiter-Bauelementen mit mehreren Zonen abwechselnden Leitungstyps, das darin besteht, daß eine dieser Zonen durch entsprechende Einführung von Verunreinigungen in den Halbleiterkörper von einem Oberflächenbereich aus geschaffen wird, der von einem in einer die Oberfläche bedeckenden Isolierschicht vorgesehenen B'enster abgegrenzt wird und das im wesentlichen da&durch gekennzeichnet ist, daß dieser Oberflä- ä chenbereich aus zwei Bereichen besteht, die nicht zusammenstoßen, jedoch so nahe aneinanderliegen, daß die beiden durch die Einführung der Verunreinigungen von diesen beiden Bereichen aus gebildeten Teilzonen durch die diese Einführung begleitende seitliche Diffusion aneinander anschließen.
Gegenstand der Erfindung sind ferner die mit den obenbeschriebenen Verfahren hergestellten Halbleiter-Bauelemente.
-6-909843/1264
Ira folgenden wird ein Ausführungsbeispiel der Erfindung beschrieben, wobei auf die beiliegende Zeichnung Bezug genommen -wird. Auf dieser Zeichnung zeigts
Fig. la und Ib einen Schnitt durch einen gemäß einem bekannten Verfahren hergestellten Transistor in zwei verschiedenen Herstellungsphasen.
Fig. 2a und 2b einen Schnitt durch einen mit dem Verfahren gemäß der franz. Patentanmeldung P.V. IkZ 8*1-7 hergestellten Transistor in zwei verschiedenen Herstellungsphasen.
Fig. 3 bis 9 Schnitte durch ein erfindungsgemäßes Halbleiter-Bauelement in den einzelnen Herstellungsphasen.
Bei den bekannten Verfahren ergibt sich zum ZeitOuruct der Ausarbeitung des Kontaktes auf dem Emitter eine andere Situation als bei Anwendung des Verfahrens gemäß der oben erwähnten franz. Patentanmeldung.
Dieser Unterschied ist auf den Fig. la und 2a veranschaulicht.
Fig. la zeigt einen Schnitt durch einen in einem bekannten Verfahren hergestellten Transistor in der auf die letzte Diffusion folgenden und der Freilegung der Kontaktzone auf dem Emitter vorhergehenden Herstelltm 3ε-phase.
Fig. 2a zeigt einen Schnitt durch einen in dem Verfahren gemäß der franz. Patentanmeldung P.V. 142 8*1-7 hergestell-
-7-
909843/1284
ten Transistor in derselben Phase, d.h. nach der letzten Diffusion und vor Beilegung der Kontaktzone auf dem Emitter.
Auf diesen Figuren sind die Dicken des Oxyds zur Veran-schaulichuns der verschiedenen Materialzugaben und -entnahmen stark übertrieben dargestellt. Auch die Abmessungen von Emitter und Basis sind nur symbolisch und dienen der Veranschaulichung.
i'ig. Is, zeigt einen Halbleiter 1, beispielsweise Silizium, und eine Oxydschicht 2. Fig. 2a zeigt einen Halbleiter 21 und eine Oxydschicht 22.
3ei dem bekannten Verfahren wird die Oxydschicht durch Übereinanderlegen von Teilschichten gebildet. Sie besitzt somit dicke Abschnitte 2· (Fig. la), die die Oberfläche des Kollektors bedecken, Bereiche 2" geringerer Dicke, die die Austrittszone der Basis bedecken, und einen Teil f" von sehr geringer Dicke, der die Oberfläche des iimitters bedeckt. Der dicke Teil 2· entspricht einer Aus^angsschicht, die durch zwei Oxydierungen angereichert ist," von denen die erste mit der ersten und die zweite "'It der zweiten Diffusion verbunden ist. Die Schicht 2" entspricht zx*ei mit dem ersten und dem zweiten Diffusion svorgang verbundenen Oxydierungen. Die Schicht 21" ent: bricht einer nur durch die dritte Diffusion bewirkter; ^xydierung und ist somit sehr dünn.
Bei dem Verfahren gemäß der obenerwähnten Patentanmeldung, bei welchem der Emitter als erster hergestellt wird, muß nach dieser ersten Diffusion das den Emit-
-8-
909843/1264 BAD0R1QINAL
ter bedeckende Oxyd entfernt und in der dicken Schicht 22' (Fig. 2a) ein Fenster in den Abmessungen der Basis freigelegt werden, das während der Diffusion der Basis mit einer mit diesem letzten Diffusionsvorgang verbundenen Oxydschicht 22" bedeckt wird. Diese Schicht 22 " bedeckt nun, wie in Fig. 2a gezeigt, gleichermaßen die Basis und den Emitter.
Da bei dem Bekannten Verfahren der Abschnitt 2'"der auf Flg. la dargestellten Schicht der Teil mit minimaler Stärke ist und da durch seine Umgrenzung die Kontaktzone festgelegt wird, wobei der Austritt des Basis-Bmitter-Ubergangs geschützt ist, genügt zur Freilegung der Kontaktzone auf dem Emitter eine einfache Waschung, die sogenannte Emitterwaschung, bei welcher das Oxyd leicht angegriffen wird, so daß die gesamte Dicke der dünnen Schicht 21" entfernt wird.
Fig. Ib zeigt das Ergebnis der Emitterwaschung, durch welche die Kontaktzone 3 auf dem Emitter mit einer Breite bzw. einem Durchmesser d hergestellt wurde.
Auf dieselbe Weise kann nicht vorgegangen werden, wenn der Emitter als erster hergestellt wird. Um hierbei die Kontakte herzustellen, müssen in der auf Fig. 2a dargestellten Schicht 22' zwei Fenster 23 und Zk gebildet werden, von denen sich eines (23) auf dem Emitter und das andere (2^) auf der Basis befindet, so daß, wie auf Flg. 2b gezeigt 1st, der Austritt des Emitter-BasIs-Übergangs geschützt bleibt.
-9-
909843/1284
— Q—
Derartige Fenster werden im allgemeinen durch Fotollthogrävur und anschließender Ätzung der Gravur hergestellt. Diese Arbeitsgänge sind in der Industrie geläufig und stellen keine Schwierigkeit dar, solange die Abmessungen der zu bildenden Objekte die Feinheitsgrenzen der Fotolithogravur nicht unterschreiten. Dies trifft jedoch nicht mehr zu, wenn der Emitter bei Vervrendung des elektronischen Bauelements unter besonderen Bedingungen, beispielsweise unter Hochfrequenz, sehr geringe Abmessungen erhalten muß. Bei der Herstellung eines Emitters von minimaler Oberflächenausdehnung gemäß dem auf Fig. la und Ib dargestellten bekannten Verfahren bildet die Feinheit des Fotolithogravurverfahrens selbst die Grenze. Es ist somit möglich, den Durchmesser d (Fig. Ib) auf die Feinheit des Fotolithogravurverfahrens zu reduzieren. Wenn die durch Fotolithogravur zu erreichende kleinste Breite des Fensters beispielsweise 2,um beträgt, so kann die Briete oder der Durchmesser des Emitters bei dem bekannten Verfahren 2,um erreichen.
Bei dem Verfahren gemäß der obenerwähnten franz. Patentanmeldung kommt zu der Beschränkung, die durch Verwendung der Fotolithogravur zum Freilegen der Kontaktzone 23 (Fig. 2b) auf dem Emitter auferlegt wird, noch die durch die unvollkommene Zentrierung des Emitters gegebene Beschränkung* Die Zone Z3 muß nämlich vollständig innerhalb der Austrittslinie des Emitter-Basis-Übergangs bleiben, da diese durch das Oxyd geschützt sein muß. Deshalb muß eine Emitteroberfläche vorgesehen sein, deren Abmessungen der Summe dieser beiden beschränkenden Faktoren entsprechen, Wenn man bei dem oben angeführten Beispiel (minimale Breite eines Fensters 2 ,um) eine Zentrierungsabweichung von beispielsweise-2/U berücksichtigen muß, so muß die minimale Breite bzw. der minimale Durchmesser des Emitters mindestens 6 /um betragen.
-Ib-909843/120 4
-1 O-
Diese Schwierigkeit tritt bei dem erflnäungsqemäßen Yerfahren nicht auf. .
Auf Fig. 3, die das erfindungsgemäße Halbleiter-Bauelement nach der Ausgangsmaskierung und nachfolgenden Ätzung der i>iutzisollerschient zeigt, ist die Ausgan^smaske loo dargestellt, die aus einem lichtempfindlichen Lack "besteht und drei Öffnungen aufweist. Hierbei entspricht die öffnung iol dem üJmitterfenster und die beiden anderen Fenster Io2 und Io3 entsprechen den beiden Teilen des Umfangsfensters. Die Isolierschicht 32 wird nur teilweise unterhalb der öffnungen Iol, Io2 und L 03 angegriffen,d.h. das Emitterfenster und die Umfangsfenster werden nur teilweise in dieser Schicht äusgearbeitetj...Jlle sind jedoeh-von diesem Zeitpunkt an abgegrenzt, so daß anschließend jegliche Ungenauigkelt ihrer Stellungen zueinander vermieden wird, wenn sie für die entsprechenden Diffusionsvorgänge vollständig durchgebrochen werden,,
Fig. 4 zeigt das Halbleiter-■ Bauelement nach einer zweiten Maskierung und einer nachfolgenden zweiten Ätzung. Eine Maske Ho verdeckt das Fenster der Umfangsbasis und läßt das Emitterfenster frei, das durch die zweite Ätzung der Isolierschicht 32 vollständig durchgebrochen wird. Bei dieser Atzung wurde außerdem die Dicke dieser Schicht in Nähe des Emitterfensters verringert und zwar in dem Bereich der Schicht, der nicht von der Kaske Ho bedeckt ist. Die Anbringung dieser Maske erfordert übrigens keine geometrische Genauigkeit.
Die Diffusion zur Bildung des Emitters wird nun durch das Emitterfenster hindurch vorgenommen. Hierdurch wird
-11-
9098 43/1284
am Boden aes Emitterfensters eine dünne Oxydschicht 32" gebildet (vpcI. Fig. 5)· Fig. 5 zeigt das' Halbleiter-BaueJeaent ohne Maske Ho, die nach dieser Diffusion entfernt wurde, i-er Emitter 33 wird durch Diffusion einer n-leitenüen Verunreinigung, wie Phosphor, hergestellt. Der Körner 31 aes Halbleiters ist ebenfalls n-leitend, jedoch weniger stark gedoppt.
Fi.T. 6 zei^t das Halbleiter-Bauelement nach einer dritten Mr-skierung und einer dritten Atzung. Auf das Emitter fenster und dessen Umgebung wurde eine Maate 12o von derselben Art wi-e die Masken loo und Ho aufgebracht, ohne daß eine hohe geometrische Genauigkeit erforder-Ί1ch war. Durch die nachfolgende Ätzung wurde das Umfan^sfenster vollständig ausgearbeitet und die Dicke der Schicht in der von der Maske 12o nicht bedeckten Umgebung dieses Umfangsfensters verringert. Nun wird die Umfangsbasis durch Diffusion einer p-leltenden Verunreinigung, beispielsweise Bor, hergestellt. Diese Diffusion wird zwei Stunden lang bei einer Temperatur von 11oo C vorgenommen» Auf diese Weise wird eine Zone hoher Oberflächenkonzentration (p ) von mindestens Io at/cnr geschaffen, so daß eine hohe elektrische Leitfähigkeit erreicht wird· Diese Umfangsbasis setzt sich aus zwei ■'"eilen 45 und hS (Fig. 7) zusammen. Fig. 7 zeigt ferner die dünnen Oxydschichten "53 und 55, die während der Herstellung der Umfangsbasis am Boden des Umfangsfensters gebildet wurden.
Die Maske 12o ist auf dieser Figur nicht dargestellt, da sie nach Herstellung der Umfangsbasis entfernt wurde.
-12-
909843/ 12«k
FIg. 8 zeigt das Halbleiter-Bauelement nach einer vierten Ätzung, durch welche die Störschicht 32" am Boden des Emitterfensters "beseitigt wird. Auf diese Ätzung erfolgt unmittelbar ein dritter Diffusionsvorgang, durch welchen die aktive Basis 51 geschaffen wird, deren end-
19 3 gültige Oberflächenkonzentration von nahezu Io 7 at/cirr weit unter der der Umfangszone liegt, die den Emitter 33 umgibt, an die Umfangsbasis ^5, 46 durch seitliche Diffusion anschließt. Diese beiden Basen besitzen eine gemeinsame Zone 52 (Fig. 9).
Zur Freilegung der Emitter- und Basisanschlußbereiche ist nun nur ein einziger Waschvorgang erforderlich, durch welchen die Oxydschichten 53» 5^ und $$ entfernt werden, ohne daß die dickere Schicht 32 abgenommen wird.
Dieses Verfahren bietet gro&e technische Vorteile, da es vile das bekannte Verfahren die Schaffung eines Emitters ' gestattet, dessen Oberflächenabmessung die Feinheit des Lithogravurverfahrens selbst zur unteren Grenze hat, und da es gleichzeitig durch Steuerung der Dauer der Diffusion der zweiten Verunreinigung die Schaffung einer beliebig, kleinen Basis ermöglicht.
Die elektrische Kontinuität zwischen dem Mittelteil der Basis (a«ktive Basis) und der Umfangsbasls 45,46(FIg. 4, 5 und 6) wird durch das Zusammenstoßen der seitlichen Diffusionen von diesen beiden Basiszonen aus gewährleistet. .
-13-
909843/1284
Die Durchführung dieses Zusammenstoßens stellt keine besondere Schwierigkeit dar. Die seitliche Diffusion von den Kontaktzonen ^5 und kt aus kann ausdehnungsmäßig eingestellt werden und sich auf festgelegte Weise beliebig weit in dem Halbleiter entwickeln, da die Tiefe der Eindringung der Verunreinigung nicht begrenzt ist. So erhält man beispielsweise durch eine Diffusionsbehandlung von zweistündiger Dauer bei einer Temperatur von 11 oo C eine seitliche Ausdehnung der Diffusion von etwa Durch die Wahl der Behandlungstemperatur und -dauer kann die seitliche Ausdehnung leicht gesteuert werden. Andererseits braucht diese seitliche Ausdehnung nicht im Inneren der Basiszone 51 ein Ende zu nehmen, vielmehr kann sie den Emitter 33 erreichen. Die einzige "Einschränkung,, die ein Überschneiden der Zonen ^5, ^6 und des Emitters 33 niit sich bringen könnte, wäre eine Verringerung der Überschlags spannung Basis-Emitter, was jedoch in zahlreichen Anwendungsgebieten keinen ernsthaften Nachteil darstellt. ■
Die Erfindung ist keineswegs auf die oben beschriebene Anwendung auf planare npn-Siflzlum-Transistoren beschränkt. Das erfindungsgemäße Verfahren eignet sldi vielmehr für alle beliebigen anderen Halbleiter-Bauelemente mit zwei, drei oder mehr Schichten abwechselnden oder nicht abwechselnden Typs. Es ist insbesondere dann anwendbar, wenn die elektrische Kontinuität mit Anschlußzonen gewähr-rleistet sein seil, die von der aktiven Zone, deren elektrischen Anschlüsse sie gewährleisten sollen, abgeteilt sind, oder wenn der Umriß einer kleinen bereits für eine Diffusion verwendeten Öffnung beibehalten werden und für eine nachfolgende Diffusion verwendbar sein soll* deren Oberflä"-chenausdehnüng normalerweise eine größere Öffnung erfordern würde»
BAD ORiGINAl

Claims (3)

^atentansprtiche
1. Verfahren zur Herstellung von Halbleiter-Bauelementen mit mehreren Zonen verschiedener Leitung und insbesondere
. zur verstellung von Halbleiter-Bauelementen, die an einer ihrer Seiten in Bereichen, deren Lage zueinander genau festgelegt sein muß, nacheinander Behandlungen zu unterziehen sind, wobei auf dieser Seite eine Isolierschicht geschaffen wird, anschließend in dieser Isolierschicht
P durch Anwendung eines ersten Llthogravurvorgangs, der durch Verwendting einer Maske abgegrenzt ist, Fenster ausgearbeitet werden, welche diese Seite an dem oder an den Oberflächenbereichen freilegen, an denen die erste Behandlung vorzunehmen ist, anschließend diese Behandlung durchgeführt wird und der Zyklus Lithogrävur-Behandlung durchgeführt wird und der Zyklus Lithogravur-Behandlung so oft wie nötig an den entsprechenden Bereichen wiederholt wird, dadurch g e k e η η zeichnet, daß vor der ersten Lithogravur eine VorLithogravur vorgenommen wird, durch Vielehe in der Isolierschicht (32) in den Bereichen, In denen später Fenster durchzubrechen sind, Vertiefungen (1 öl, Io2, Io3) gebildet werden.
2. Verfahren nach Anspruch 1 zur Herstellung von Halbleiter-Bauelementen mit mehreren Zonen verschiedener Leitung, bei denen eine dieser Zonen, die Basis, eine andere Zone, den Emitter, vollständig vom übrigen Halbleiterkörper dieses Halbleiter-Bauelements abtrennt, wobei die Behandlungen zur Bildung dieser beiden Zonen darin bestehen* daß Basis- und Emitterverunreinigungen von entsprechenden Bereichen der zu behandelnden Seit§Ö.es Körpers aus in sen eingeführt werden* wobei jeder Bereich bei der ent-
ubrechenden jsrinführung durch ein Fenster in der zu diesem ,jweck vorcesehenen und diese Seite des Körpers bedeckenden Isolierschicht abgegrenzt ist, daß nach Herstellung der Jtimitters durch diesen Basisverunreinigungen eingeführt- werden, und daß ein ständiger elektrischer Bastskkontakt zwischen der Basis und einem Anschlußele- :nent oowie ein ständiger elektrischer Bmitterkontakt nach : eretellung dieser beiden Zonen 2wischen Emitter und einem weiteren Ans cliluß element geschaffen wird, da<=*durch •τ e Jc e η η zeichnet, daß ein Teil der Basis, die sogenannte I mi'angsbasis (^-5» ^6), durch Einführung von Verunreinigungen von einem djsser Bereiche, dem sogenannten Umfangrbereich (Io2, I03), aus geschaffen wird, der von dem ,"ur Einführung des Emitters dienenden Bereich (lol) ,'tütrennt ist, jedoch ausreichend nahe liegt," daß der durch den Emitter eingeführte Teil der Basis, die sogenannte aktive Basis (51)» und die UmfangsbasIs (^5, ^6) bei den Eiiii'ührungsvorgängen durch seitliche Diffusion in dem ..albleiter (31) aneinanderstoßen, und doß nacli Bildunr: der aktiven Basis durch das zur Herstellung des Emittern verviendete Fenster, das sogenannte Emitterfenster (lol), ohne Verschiebung der Ränder dieses Fensters der Eraitterkontakt und ferner an dem Umfangsbereich der Basiskontaivt- geschaffen wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Einführung der Verunreinigungen von de.ii Umfan^sbereich aus vor Bildung der aktiven Basis (51) vorgenommen wird.
^. Halbleiter-Bauelement für sehr hohe Frequenzen mit mindest-ens drei Zonen abwechselnden Leitungstyps, deren
-16-
909843/ 1 2-6 4
-46,
eine, die Basis, eine andere, den Emitter, vollständig-"vom \ übrigen Körper des Halbleitern trennt, dadurch g e k e η η-zeichnet, daß die Baris au α zwei ineinanderdr ing enden Teilen (4lj 45, 46) benteht, die aktive Basis (51) den Emitter (33) vollständig vom übrifren Halbleiterkörper (3D trennt, die Oberflächenkonzentration der Umfangsbasis (45S 46) an Dopverunreinirrun^en Größer alrj die der aktiven Basis ist und der ständirre Basi«kontakt"-mittels eines Leiters an der Umfangnbasis erstellt int.
£^-BAD ORIGINAL
DE19691918054 1968-04-10 1969-04-09 Verfahren zur Herstellung von Halbleiter-Bauelementen Pending DE1918054A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR147642 1968-04-10
FR151075A FR95067E (fr) 1968-04-10 1968-05-08 Procédé de fabrication de dispositifs semi-conducteurs.

Publications (1)

Publication Number Publication Date
DE1918054A1 true DE1918054A1 (de) 1969-10-23

Family

ID=26181939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691918054 Pending DE1918054A1 (de) 1968-04-10 1969-04-09 Verfahren zur Herstellung von Halbleiter-Bauelementen

Country Status (7)

Country Link
US (1) US3635772A (de)
BE (1) BE730645A (de)
CH (1) CH499205A (de)
DE (1) DE1918054A1 (de)
FR (2) FR1569872A (de)
GB (1) GB1218676A (de)
NL (1) NL6904936A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2425756A1 (de) * 1973-05-29 1975-01-09 Texas Instruments Inc Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung
DE2453528A1 (de) * 1973-12-26 1975-07-10 Ibm Maskierungsverfahren
DE2453134A1 (de) * 1974-11-08 1976-05-13 Itt Ind Gmbh Deutsche Planardiffusionsverfahren
DE3334153A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Verfahren zur herstellung einer halbleitereinrichtung

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759583A (fr) * 1970-02-20 1971-04-30 Rca Corp Transistor de puissance pour micro-ondes
JPS543479A (en) * 1977-06-09 1979-01-11 Toshiba Corp Semiconductor device and its manufacture
JPS6410951B2 (de) * 1979-12-28 1989-02-22 Intaanashonaru Bijinesu Mashiinzu Corp
JPS60175453A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp トランジスタの製造方法
US4883767A (en) * 1986-12-05 1989-11-28 General Electric Company Method of fabricating self aligned semiconductor devices
US5010034A (en) * 1989-03-07 1991-04-23 National Semiconductor Corporation CMOS and bipolar fabrication process using selective epitaxial growth scalable to below 0.5 micron
US6399465B1 (en) * 2000-02-24 2002-06-04 United Microelectronics Corp. Method for forming a triple well structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3342650A (en) * 1964-02-10 1967-09-19 Hitachi Ltd Method of making semiconductor devices by double masking

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2425756A1 (de) * 1973-05-29 1975-01-09 Texas Instruments Inc Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung
DE2425756C2 (de) * 1973-05-29 1987-01-29 Texas Instruments Inc., Dallas, Tex., Us
DE2453528A1 (de) * 1973-12-26 1975-07-10 Ibm Maskierungsverfahren
DE2453134A1 (de) * 1974-11-08 1976-05-13 Itt Ind Gmbh Deutsche Planardiffusionsverfahren
DE3334153A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Verfahren zur herstellung einer halbleitereinrichtung

Also Published As

Publication number Publication date
GB1218676A (en) 1971-01-06
BE730645A (de) 1969-09-29
CH499205A (fr) 1970-11-15
US3635772A (en) 1972-01-18
NL6904936A (de) 1969-10-14
FR95067E (fr) 1970-06-19
FR1569872A (de) 1969-06-06

Similar Documents

Publication Publication Date Title
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2745857C2 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2419019C3 (de) Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2646300A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1918054A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE1564829C3 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3940388A1 (de) Vertikal-feldeffekttransistor
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2453528C2 (de) Maskierungsverfahren
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren