JPS60175453A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPS60175453A JPS60175453A JP59030654A JP3065484A JPS60175453A JP S60175453 A JPS60175453 A JP S60175453A JP 59030654 A JP59030654 A JP 59030654A JP 3065484 A JP3065484 A JP 3065484A JP S60175453 A JPS60175453 A JP S60175453A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000012535 impurity Substances 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- -1 boron ions Chemical class 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 8
- 238000003892 spreading Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ベース抵抗の低減をはかることができ、しか
も、グラフトベース構造を簡単に得ることができるトラ
ンジスタの製造方法に関するものである。
も、グラフトベース構造を簡単に得ることができるトラ
ンジスタの製造方法に関するものである。
従来例の構成とその問題点
バイポーラトランジスタの低雑音化、高周波化を図るた
めに例えば、ベースひろがり抵抗を下げることが提唱さ
れている。
めに例えば、ベースひろがり抵抗を下げることが提唱さ
れている。
このことを実現するトランジスタ構造の１つとして活性
ベース領域を注入効率向上のために低不純物濃度にし、
ベースコンタクト領域を高不純物濃度にしてベースひろ
がり抵抗を下げるいわゆるグラフトベース構造を形成す
る方法が提案されている。
ベース領域を注入効率向上のために低不純物濃度にし、
ベースコンタクト領域を高不純物濃度にしてベースひろ
がり抵抗を下げるいわゆるグラフトベース構造を形成す
る方法が提案されている。
第１図は、グラフトベース構造をもつトランジスタを示
す断面図であり、この構造のトランジスタは、高不純物
濃度のｎ形シリコン基板１の±に低不純物濃度のｎ形エ
ピタキシャル層２を成長させ、このｎ形エピタキシャル
層２の中に高不純物濃度でｐ形のベースコンタクト領域
３と低不純物濃度でｐ形の活性ベース領域４を順次形成
し、ｐ形の活性ベース領域４の中にｎ形のエミッタ領域
６を作り込み、最後に、ベースコンタクト領域３とエミ
ッタ領域６に電極６を形成する過程を経ることによって
作られる。なお７は酸化シリコン膜である。
す断面図であり、この構造のトランジスタは、高不純物
濃度のｎ形シリコン基板１の±に低不純物濃度のｎ形エ
ピタキシャル層２を成長させ、このｎ形エピタキシャル
層２の中に高不純物濃度でｐ形のベースコンタクト領域
３と低不純物濃度でｐ形の活性ベース領域４を順次形成
し、ｐ形の活性ベース領域４の中にｎ形のエミッタ領域
６を作り込み、最後に、ベースコンタクト領域３とエミ
ッタ領域６に電極６を形成する過程を経ることによって
作られる。なお７は酸化シリコン膜である。
ところで、このトランジスタの製造方法では、ベースコ
ンタクト領域３と活性ベース領域４の不純物濃度が違う
ため、これらの領域を別々の拡散工程で形成する必要が
あり、時間９人員、材料等が大幅に増加するばかりでな
く、マスク合せ精度の関係からエミッタ領域６の端から
ベースコンタクト領域３の端までの距離Ａが２μｍ以上
離れてしまう。この距離は、ベース抵抗を下げる観点か
らみると十分に短い距離とは言い難い。このためベース
ひろがシ抵抗が十分に低くならない不都合が生じる。
ンタクト領域３と活性ベース領域４の不純物濃度が違う
ため、これらの領域を別々の拡散工程で形成する必要が
あり、時間９人員、材料等が大幅に増加するばかりでな
く、マスク合せ精度の関係からエミッタ領域６の端から
ベースコンタクト領域３の端までの距離Ａが２μｍ以上
離れてしまう。この距離は、ベース抵抗を下げる観点か
らみると十分に短い距離とは言い難い。このためベース
ひろがシ抵抗が十分に低くならない不都合が生じる。
発明の目的
本発明は１．上記の不都合を排除することができるトラ
ンジスタの製造方法、すなわち、活性ベース領域とベー
スコンタクト領域を一回の拡散工程で形成し、かつ、エ
ミッタ領域の端からベースコンタクト領域の端までの距
離を１μｍ以内に近づけ、ベースひろがり抵抗を十分に
下げることができるトランジスタの製造方法を提供する
ものである。
ンジスタの製造方法、すなわち、活性ベース領域とベー
スコンタクト領域を一回の拡散工程で形成し、かつ、エ
ミッタ領域の端からベースコンタクト領域の端までの距
離を１μｍ以内に近づけ、ベースひろがり抵抗を十分に
下げることができるトランジスタの製造方法を提供する
ものである。
発明の構成
本発明のトランジスタの製造方法は、コレクタ領域とな
る一導電形の半導体層上に第１酸化シリコン膜をベース
領域を形成するべき部分を除いて選択的に形成する工程
、表面全域に多結晶半導体層と窒化シリコン膜を順次形
成し、さらに、これらを選択的に除去してエミッタ形成
用の開口部をもうける工程、エミッタ形成用の一導電形
の不純物を前記開口部を通して拡散させエミッタ領域を
形成するとともに、同エミッタ領域の表面上に第２＃化
シリコン膜を形成し、さらに、前記多結晶半導体層を前
記開口部から選択的に酸化物層に変換する工程、前記窒
化シリコン膜と前記多結晶半導体層をすべて除去し、逆
導電形の不純物をイオン注入しベース領域を形成す−る
工程を経てバイポーラトランジスタを作り込むものであ
る。
る一導電形の半導体層上に第１酸化シリコン膜をベース
領域を形成するべき部分を除いて選択的に形成する工程
、表面全域に多結晶半導体層と窒化シリコン膜を順次形
成し、さらに、これらを選択的に除去してエミッタ形成
用の開口部をもうける工程、エミッタ形成用の一導電形
の不純物を前記開口部を通して拡散させエミッタ領域を
形成するとともに、同エミッタ領域の表面上に第２＃化
シリコン膜を形成し、さらに、前記多結晶半導体層を前
記開口部から選択的に酸化物層に変換する工程、前記窒
化シリコン膜と前記多結晶半導体層をすべて除去し、逆
導電形の不純物をイオン注入しベース領域を形成す−る
工程を経てバイポーラトランジスタを作り込むものであ
る。
この方法によれば、−回の拡散工程で低不純物濃度の活
性ベース領域と高不純物濃度のベースコンタクト領域と
が同時に形成され、かつ、ベースコンタクト領域の端部
がエミッタ領域から１μｍ以内のところに位置したトラ
ンジスタが得られ、ベースひろがり抵抗を大きく下げる
ことができる。
性ベース領域と高不純物濃度のベースコンタクト領域と
が同時に形成され、かつ、ベースコンタクト領域の端部
がエミッタ領域から１μｍ以内のところに位置したトラ
ンジスタが得られ、ベースひろがり抵抗を大きく下げる
ことができる。
実施例の説明
本発明のトランジスタの製造方法の一実施例を第２図ａ
−ｆの断面図を参照にして説明する。
−ｆの断面図を参照にして説明する。
まず、コレクタ領域となる高不純物濃度のｎ形／リコン
基板１を準備し、その上に低不純物濃度のｎ形エピタキ
シャル層２を１〜２０μｍの厚さに成長させる。この後
、表面に酸化シリコン膜８を形成し、周知の写真蝕刻法
によりベース領域を形成するべき部分の酸化シリコン膜
８を除去する。
基板１を準備し、その上に低不純物濃度のｎ形エピタキ
シャル層２を１〜２０μｍの厚さに成長させる。この後
、表面に酸化シリコン膜８を形成し、周知の写真蝕刻法
によりベース領域を形成するべき部分の酸化シリコン膜
８を除去する。
次に、表面全域に多結晶シリコン膜９と窒化シリコン膜
１０を順次重ねて形成する〔第２図ｄ〕。
１０を順次重ねて形成する〔第２図ｄ〕。
次に、写真蝕刻法によりベース領域の上でしかもエミッ
タ領域を形成するべき部分の上に位置する窒化シリコン
膜１０と多結晶シリコン膜９を選択的に除去して開口部
１１を形成する〔第２図ｂ〕。
タ領域を形成するべき部分の上に位置する窒化シリコン
膜１０と多結晶シリコン膜９を選択的に除去して開口部
１１を形成する〔第２図ｂ〕。
リンＰあるいは砒素へ８を熱拡散法により蒸着するか、
イオン注入法により注入し、その後、酸化性雰囲気中で
拡散する。この処理によりエミッタ領域６を形成すると
同時に、エミッタ形成用開口部１１のシリコンが露出し
た部分には酸化シリコン膜１２を形成し、かつ、窒化シ
リコン膜１゜をマスクとしてエミッタ形成用開口部１１
に面する多結晶シリコン膜９も選択的に酸化シリコン膜
１３に変換する。なお、エミッタ領域６の拡散による横
辺がりよりも多結晶シリコン膜９の酸化速度が速いため
図示するように酸化シリコン膜１３がエミッタ領域６の
端部よりも外方へ突出した構造になる。なお、多結晶シ
リコン膜９の酸化速度は、高圧酸化法を採用すること、
あるいは多結晶シリコン膜９の中に不純物を添加するこ
となどにより、さらに高めることもできる。このように
して、酸化シリコン膜１３がエミッタ領域６の端部から
外方へ向かって０．１〜１μｍ突出した構造が得られる
〔第２図Ｃ〕。
イオン注入法により注入し、その後、酸化性雰囲気中で
拡散する。この処理によりエミッタ領域６を形成すると
同時に、エミッタ形成用開口部１１のシリコンが露出し
た部分には酸化シリコン膜１２を形成し、かつ、窒化シ
リコン膜１゜をマスクとしてエミッタ形成用開口部１１
に面する多結晶シリコン膜９も選択的に酸化シリコン膜
１３に変換する。なお、エミッタ領域６の拡散による横
辺がりよりも多結晶シリコン膜９の酸化速度が速いため
図示するように酸化シリコン膜１３がエミッタ領域６の
端部よりも外方へ突出した構造になる。なお、多結晶シ
リコン膜９の酸化速度は、高圧酸化法を採用すること、
あるいは多結晶シリコン膜９の中に不純物を添加するこ
となどにより、さらに高めることもできる。このように
して、酸化シリコン膜１３がエミッタ領域６の端部から
外方へ向かって０．１〜１μｍ突出した構造が得られる
〔第２図Ｃ〕。
次に、窒化シリコン膜１０と多結晶シリコン膜９をすべ
て除去し７、ベースコンタクト形成領域を露出させる〔
第２図ｄ〕。
て除去し７、ベースコンタクト形成領域を露出させる〔
第２図ｄ〕。
この後、ボロンイオンＢ＋をイオン注入し、酸化性雰囲
気中で熱処理をほどこす。この処理により表面に酸化シ
リコン膜が無い部分には、不純物濃度が高く、かつ、拡
散深さの深いベースコンタクト領域３が形成され、エミ
ッタ領域６の上には酸化シリコン膜１２と１３が存在す
るためエミッタ領域６の直下には不純物濃度が低く、か
つ、拡散深さの浅い活性ベース領域４が形成される〔第
２図ｅ〕。
気中で熱処理をほどこす。この処理により表面に酸化シ
リコン膜が無い部分には、不純物濃度が高く、かつ、拡
散深さの深いベースコンタクト領域３が形成され、エミ
ッタ領域６の上には酸化シリコン膜１２と１３が存在す
るためエミッタ領域６の直下には不純物濃度が低く、か
つ、拡散深さの浅い活性ベース領域４が形成される〔第
２図ｅ〕。
最後に、エミッタ領域６とベースコンタクト領域３の上
の酸化シリコン膜を選択的に除去してコンタクト部分を
露出させ、これらの部分に高純度のアルミニウムＡＩあ
るいは重量比で１チのシリコンＳｔを含んだアルミニウ
ムを用いて電極６を形成することによりトランジスタが
形成される〔第２図ｆ〕。
の酸化シリコン膜を選択的に除去してコンタクト部分を
露出させ、これらの部分に高純度のアルミニウムＡＩあ
るいは重量比で１チのシリコンＳｔを含んだアルミニウ
ムを用いて電極６を形成することによりトランジスタが
形成される〔第２図ｆ〕。
このようにして形成されたトランジスタは、グラフトベ
ース構造であり、かつ、高不純物濃度のベースコンタク
ト領域の端からエミッタ領域の端までの距離Ｂは１μｍ
以内である。
ース構造であり、かつ、高不純物濃度のベースコンタク
ト領域の端からエミッタ領域の端までの距離Ｂは１μｍ
以内である。
発明の詳細
な説明したように、本発明のトランジスタの製造方法に
よれば、グラフトベース構造を一度の拡散工程で形成す
ることができ、かつ、ベースひろがり抵抗の低減化を図
ることができ、トランジスタの雑音特性および高周波特
性を改善することができる。
よれば、グラフトベース構造を一度の拡散工程で形成す
ることができ、かつ、ベースひろがり抵抗の低減化を図
ることができ、トランジスタの雑音特性および高周波特
性を改善することができる。
第１図は従来のグラフトベース構造のトランジスタの断
面構造図、第２図ａ−ｆは本発明にかかるトランジスタ
の製造方法の一実施例の断面図である。 １・・・・・・ｎ形シリコン基板、２・・・・・・ｎ形
エピタキ’ｈヤル層、３・・・・・・ベースコンタクト
領域、４・・・・・・活性ベース領域、６・・・・・・
エミッタ領域、６・・・・・・電極、７． ８． １２
． １３・・・・・・酸化シリコン膜、９・・・・・・
多結晶シリコン膜、１０・・・・・・窒化シリコン膜、
１１・・・・・・開口部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第２図 へ
面構造図、第２図ａ−ｆは本発明にかかるトランジスタ
の製造方法の一実施例の断面図である。 １・・・・・・ｎ形シリコン基板、２・・・・・・ｎ形
エピタキ’ｈヤル層、３・・・・・・ベースコンタクト
領域、４・・・・・・活性ベース領域、６・・・・・・
エミッタ領域、６・・・・・・電極、７． ８． １２
． １３・・・・・・酸化シリコン膜、９・・・・・・
多結晶シリコン膜、１０・・・・・・窒化シリコン膜、
１１・・・・・・開口部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第２図 へ
Claims (1)
- コレクタ領域となる一導電形の半導体層上に第１酸化シ
リコン膜をベース領域を形成するべき部分を除いて選択
的に形成する工程、表面全域に多結晶半導体層と窒化シ
リコン膜を順次形成し、さらに、これらを選択的に除去
してエミッタ形成用の開口部をもうける工程、エミッタ
形成用の一導電形の不純物を前記開口部を通して拡散さ
せエミッタ領域を形成するとともに、同エミッタ領域の
表面上に第２酸化シリコン膜を形成し、さらに、前記多
結晶半導体層を前記開口部から選択的に酸化物層に変換
する工程、前記窒化シリコン膜と前記多結晶半導体層を
すべて除去し、逆導電形の不純物をイオン注入しベース
領域を形成する工程を具備することを特徴とするトラン
ジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030654A JPS60175453A (ja) | 1984-02-20 | 1984-02-20 | トランジスタの製造方法 |
| DE8585101776T DE3583808D1 (de) | 1984-02-20 | 1985-02-18 | Verfahren zum herstellen eines transistors. |
| EP85101776A EP0153686B1 (en) | 1984-02-20 | 1985-02-18 | Method for making transistor |
| US06/703,539 US4662062A (en) | 1984-02-20 | 1985-02-20 | Method for making bipolar transistor having a graft-base configuration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030654A JPS60175453A (ja) | 1984-02-20 | 1984-02-20 | トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175453A true JPS60175453A (ja) | 1985-09-09 |
Family
ID=12309766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59030654A Pending JPS60175453A (ja) | 1984-02-20 | 1984-02-20 | トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4662062A (ja) |
| EP (1) | EP0153686B1 (ja) |
| JP (1) | JPS60175453A (ja) |
| DE (1) | DE3583808D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296394A (en) * | 1990-12-26 | 1994-03-22 | Electronics And Telecommunications Research Institute | Manufacturing method of GaAs metal semiconductor FET |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611053B2 (ja) * | 1984-12-20 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5077227A (en) * | 1986-06-03 | 1991-12-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US4740478A (en) * | 1987-01-30 | 1988-04-26 | Motorola Inc. | Integrated circuit method using double implant doping |
| US4857476A (en) * | 1988-01-26 | 1989-08-15 | Hewlett-Packard Company | Bipolar transistor process using sidewall spacer for aligning base insert |
| JP2728671B2 (ja) * | 1988-02-03 | 1998-03-18 | 株式会社東芝 | バイポーラトランジスタの製造方法 |
| EP0666600B1 (en) * | 1994-02-02 | 1999-09-15 | ROHM Co., Ltd. | Power bipolar transistor |
| US5904536A (en) * | 1998-05-01 | 1999-05-18 | National Semiconductor Corporation | Self aligned poly emitter bipolar technology using damascene technique |
| US6225181B1 (en) | 1999-04-19 | 2001-05-01 | National Semiconductor Corp. | Trench isolated bipolar transistor structure integrated with CMOS technology |
| US6262472B1 (en) | 1999-05-17 | 2001-07-17 | National Semiconductor Corporation | Bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
| US6043130A (en) * | 1999-05-17 | 2000-03-28 | National Semiconductor Corporation | Process for forming bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
| US6313000B1 (en) | 1999-11-18 | 2001-11-06 | National Semiconductor Corporation | Process for formation of vertically isolated bipolar transistor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3707410A (en) * | 1965-07-30 | 1972-12-26 | Hitachi Ltd | Method of manufacturing semiconductor devices |
| DE1614827C2 (de) * | 1967-06-22 | 1979-06-21 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Verfahren zum Herstellen eines Transistors |
| FR1569872A (ja) * | 1968-04-10 | 1969-06-06 | ||
| US3595716A (en) * | 1968-05-16 | 1971-07-27 | Philips Corp | Method of manufacturing semiconductor devices |
| US3717507A (en) * | 1969-06-19 | 1973-02-20 | Shibaura Electric Co Ltd | Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion |
| US4124933A (en) * | 1974-05-21 | 1978-11-14 | U.S. Philips Corporation | Methods of manufacturing semiconductor devices |
| US4381953A (en) * | 1980-03-24 | 1983-05-03 | International Business Machines Corporation | Polysilicon-base self-aligned bipolar transistor process |
| US4512075A (en) * | 1980-08-04 | 1985-04-23 | Fairchild Camera & Instrument Corporation | Method of making an integrated injection logic cell having self-aligned collector and base reduced resistance utilizing selective diffusion from polycrystalline regions |
| FR2508704B1 (fr) * | 1981-06-26 | 1985-06-07 | Thomson Csf | Procede de fabrication de transistors bipolaires integres de tres petites dimensions |
| US4536950A (en) * | 1983-02-10 | 1985-08-27 | Matsushita Electric Industrial Co., Ltd. | Method for making semiconductor device |
-
1984
- 1984-02-20 JP JP59030654A patent/JPS60175453A/ja active Pending
-
1985
- 1985-02-18 EP EP85101776A patent/EP0153686B1/en not_active Expired
- 1985-02-18 DE DE8585101776T patent/DE3583808D1/de not_active Expired - Lifetime
- 1985-02-20 US US06/703,539 patent/US4662062A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296394A (en) * | 1990-12-26 | 1994-03-22 | Electronics And Telecommunications Research Institute | Manufacturing method of GaAs metal semiconductor FET |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0153686A3 (en) | 1987-08-26 |
| EP0153686A2 (en) | 1985-09-04 |
| EP0153686B1 (en) | 1991-08-21 |
| US4662062A (en) | 1987-05-05 |
| DE3583808D1 (de) | 1991-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5824018B2 (ja) | バイポ−ラｉｃの製造方法 | |
| JPS60175453A (ja) | トランジスタの製造方法 | |
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| US3730786A (en) | Performance matched complementary pair transistors | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS60175452A (ja) | トランジスタの製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPS61212062A (ja) | 半導体装置 | |
| JPS584454B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0137856B2 (ja) | ||
| JPH0451526A (ja) | 半導体装置およびその製造方法 | |
| JPS60182165A (ja) | トランジスタおよびその製造方法 | |
| JPH01199426A (ja) | 半導体装置の製造方法 | |
| JPH06275785A (ja) | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 | |
| JPS60257570A (ja) | 半導体装置の製造方法 | |
| JPH07114208B2 (ja) | トランジスタの製造方法 | |
| JPH04162631A (ja) | 半導体装置の製造方法 | |
| JPS62181469A (ja) | トランジスタの製造方法 | |
| JPS62260365A (ja) | 半導体装置の製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 |