DE1614827C2 - Verfahren zum Herstellen eines Transistors - Google Patents

Verfahren zum Herstellen eines Transistors

Info

Publication number
DE1614827C2
DE1614827C2 DE1614827A DET0034151A DE1614827C2 DE 1614827 C2 DE1614827 C2 DE 1614827C2 DE 1614827 A DE1614827 A DE 1614827A DE T0034151 A DET0034151 A DE T0034151A DE 1614827 C2 DE1614827 C2 DE 1614827C2
Authority
DE
Germany
Prior art keywords
zone
collector
emitter
base
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1614827A
Other languages
English (en)
Other versions
DE1614827B1 (de
Inventor
Reinhold 7100 Heilbronn Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE1614827A priority Critical patent/DE1614827C2/de
Priority to FR1572635D priority patent/FR1572635A/fr
Priority to GB1228238D priority patent/GB1228238A/en
Priority to US00018928A priority patent/US3756873A/en
Publication of DE1614827B1 publication Critical patent/DE1614827B1/de
Application granted granted Critical
Publication of DE1614827C2 publication Critical patent/DE1614827C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/04—Dopants, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Transistors der in dem Oberbegriff des Anspruchs angegebenen Art.
Durch das ältere Patent 15 64 525 ist bereits ein Verfahren geschützt, das dadurch gekennzeichnet ist, daß zur Herstellung eines Transistors auf einem Trägerkörper aus Halbleitermaterial eine erste Kollektorschicht aus Halbleitermaterial eines ersten Leitungstyps gebildet wird, daß auf der Oberfläche der ersten Kollektorschicht eine Maskenschicht gebildet wird, daß in dieser Maskenschicht mindestens eine öffnung gebildet wird, um einen Teil der Oberfläche der ersten Kollektorschicht freizulegen, daß eine Dotierungsstoffmenge des ersten Leitungstyps auf den freigelegten Oberflächenteil aufgebracht wird, daß auf der Maskenschicht und dem freigelegten Teil eine Oxidationsschicht derart gebildet wird, daß durch schnellere Oxidation des freigelegten Teils Vertiefungen gegenüber den nicht freigelegten Teilen in der Oberfläche der ersten Kollektorschicht entstehen, wenn die Maskenschicht und die Oxidationsschicht anschließend wieder entfernt werden, daß eine zweite Kollektorschicht aus Halbleitermaterial des ersten Leitungstyps auf die ganze Oberfläche der ersten Kollektorschicht aufgebracht wird, daß die beiden Kollektorschichten derart erhitzt werden, daß die niedergeschlagene Dotierungsstoffmenge durch die zweite Kollektorschicht zu dem oberhalb des Niederschlags liegenden Teil der Oberfläche der zweiten Kollektorschicht sowie durch die erste Kollektorschicht zu dem unterhalb des Niederschlags
ίο liegenden Teil der Unterseite der ersten Kollektorschicht diffundiert wird, so daß ein Bereich verringerten spezifischen Widerstandes in den beiden Kollektorschichten unter einem Teil der Oberfläche der zweiten Kollektorschicht entsteht, wobei der spezifische Widerstand dieses Bereiches kleiner ist als der des an diesen Bereich angrenzenden übrigen Teils der beiden Kollektorschichten, daß durch die Oberfläche der Kollektorschicht ein Dotierstoff zur Ausbildung der Basiszone eindiffundiert wird und daß in die Basiszone in den durch die Vertiefung festgelegten Flächenbereich Dotierstoff zur Ausbildung der Emitterzone eindiffundiert wird.
Durch das ältere Verfahren wird zwar eine Ausbuchtung der Basiszone infolge des beispielsweise in der Zeitschrift »Scientia Electrica«, Band 10 (1964), Nr. 4, Seiten 97 bis 122 beschriebenen »Emitterdipeffektes« vermieden, doch ist das ältere Verfahren so aufwendig, daß es sich nicht als rationelles, modernes Fertigungsverfahren eignet. Der Erfindung liegt daher die Aufgabe zugrunde, ein einfacheres Verfahren zur Herstellung eines Transistors anzugeben, der eine geringere Kollektorkapazität aufweist und dennoch mit einem höheren Kollektorstrom betrieben werden kann und bei dem außerdem praktisch keine Ausbuchtung der Basiszone aufgrund des »Emitterdipeffektes« vorhanden ist. Diese Aufgabe wird nach der Erfindung durch die in dem kennzeichnenden Teil des Anspruches 1 angegebenen Merkmale gelöst.
Die Leitfähigkeit in dem der Emitterzone gegenüberliegenden Bereich der Kollektorzone wird vorzugsweise mindestens fünfmal größer gewählt als im übrigen Bereich der Kollektorzone. Bei einem Transistor mit mehreren Emitterzonen wird vorzugsweise gegenüber jeder Emitterzone ein niederohmiger Bereich in der Kollektorzone angeordnet.
Aus der DE-AS 1166 941 ist zwar ein Transistor bekannt, bei dem ein der Emitterzone gegenüberliegender, an die Basiszone angrenzender Bereich der Kollektorzone niederohmiger ist als der übrige Bereich der Kollektorzone. Von dieser bekannten Ausbildung wird in der DE-AS 1166 941 jedoch lediglich eine Anwendung bei einem Legierungstransistor mit einem Halbleiterkörper vom Leitungstyp der Basiszone beschrieben, bei dem in eine Oberflächenseite die Emitterzone und in dessen andere Oberflächenseite die Kollektorzone einlegiert sind. Die höherohmige Dotierung am Rand der Kollektorzone soll aus Kapazitätsgründen eine in diesem Randbereich vorhandene Niederohmigkeit der Basiszone kompensieren, die bei Legierungstransistoren auf unerwünschte Fremdstoffe auf der Halbleiteroberfläche zurückzuführen ist.
Aus der Zeitschrift »Scientia Electrica«, Band IO (1964), Nr. 4, Seiten 97 bis 122 ist ferner ein Verfahren zur Herstellung eines Planartransistors bekannt, bei dem in einem ersten Diffusionsschritt ein niederohmiger Bereich der Kollektorzone, in einem zweiten Diffusionsschritt die Basiszone und in einem dritten Diffusionsschritt die Emitterzone selektiv eindiffundiert werden.
Schließlich ist durch die FR-PS 13 77 412 ein Verfahren zum Herstellen eines Transistors bekannt, bei dem in eine epitaktische Halbleiterschicht vom Leitungstyp der Emitterzone der hochdotierte Bereich der Emitterzone eindiffundiert, in einer Oberflächenschicht des hochdotierten Bereichs und des übrigen an die Oberfläche grenzenden Teils der Emitterzone die Dotierungskonzentration vermindert und in die epitaktische Halbleiterschicht die Basis- und die Kollektorzone eindiffundiert werden.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert
Die F i g. 1 bis 3 zeigen einen Planartransistor in verschiedenen Herstellungsstufen des Verfahrens nach der Erfindung. Zur Herstellung eines solchen Planartransistors geht man von einem Halbleiterkörper vom Leitungstyp der Kollektorzone 1 aus, dessen Leitfähigkeit beispielsweise ΙΟΩατι beträgt. Auf diesen Halbleiterkörper wird eine maskierende, d. h. diffusionshemmende Schicht 2 aufgebracht, die beispielsweise aus Siliziumdioxyd oder aus Siliziumnitrid besteht. , *
In die maskierende Schicht 2 wird nach Fi g. 1 ein Diffusionsfenster 3 eingeätzt, dessen Größe gleich der Größe des späteren Emitterdiffusionsfensters ist. Durch das Diffusionsfenster 3 wird ein niederohmiger Bereich 4 vom Leitungstyp der Kollektorzone 1 in den Kollektorkörper eindiffundiert, und zwar so tief, daß er tiefer im Halbleiterkörper liegt als die spätere Basiszone. Die Leitfähigkeit dieses niederohmigen, sich über die spätere Basiszone hinaus bis in die Kollektorzone 1 erstreckenden Bereiches 4 beträgt beispielsweise 2 Hern an der Stelle, an die der später zu diffundierende Basis-Kollektor-pn-Übergang zu liegen kommt.
Im Anschluß an die Herstellung des niederohmigen Kollektorbereiches 4 wird in die maskierende Schicht 2 gemäß Fig.2 ein größeres Basisdiffusionsfenster 5 eingeätzt, durch das die Basiszone 6 in den Halbleiterkörper eindiffundiert wird. Wie die Fig. 2 erkennen läßt, erfolgt die Basisdiffusion jedoch nicht so tief wie die Diffusion des niederohmigen Bereichs 4, so daß vor der Basiszone 6 in der Kollektorzone 1 der niederohmige Kollektorbereich 4 bestehenbleibt. Durch die Überlagerung der Basiszone 6 und des niederohmigen Bereichs 4 vom Leitungstyp der Kollektorzone 1 entsteht im Überlagerungsbereich eine Einbuchtung 7 der Basiszone 6, die jedoch durch die Emitterdiffusion auf Grund des »Emitterdipeffektes«, wie Fig.3 zeigt, zum Teil kompensiert wird. Zur Herstellung der Emitterzone 8 wird die Halbleiteroberfläche nach der Basisdiffusion mit einer neuen maskierenden Schicht 9 bedeckt und in diese ein Emitterdiffusionsfenster 10 eingeätzt, durch das die Emitterzone 8 in den Halbleiterkörper diffundiert wird.
Der beim Planartransistor nach der F i g. 3 vorhandene niederohmige Bereich 4 in der Kollektorzone t ermöglicht es, den Transistor mit einem höheren Kollektorstrom zu betreiben, als es ohne diesen niederohmigen Bereich 4 möglich wäre. Während die bekannten, durch Diffusion hergestellten Transistoren auf Grund des »Emitterdipeffektes« in der Basiszone eine Ausbuchtung in Richtung der Kollektorzone aufweisen, besitzt der Planartransistor nach der Fig.3 wegen des niederohmigen Bereiches 4 eher eine zur Emitterseite hin gerichtete Einbuchtung 7 der Basiszone 6. Diese Einbuchtung 7 hat eine Verkleinerung des Basisbahnwiderstandes gegenüber bekannten Transistoren zur Folge, bei denen der »Emitterdipeffekt« eine Ausbuchtung zur anderen Seite, d. h. zur Kollektorseite, zur Folge hat.
Die F i g. 4 zeigt schließlich noch einen Transistor mit mehreren Emitterzonen 8, bei dem jeder einzelnen Emitterzone 8 gegenüber ein niederohmiger Bereich 4 in der Kollektorzone 1 angeordnet ist. Die niederohmigen Kollektorbereiche 4 können sich sowohl bei einem Transistor mit nur einer Emitterzone als auch bei einem Transistor mit mehreren Emitterzonen beliebig tief in die Kollektorzone 1 erstrecken, da durch die niederohmigen Bereiche 4 der Kollektorvorwiderstand reduziert wird. Im allgemeinen wird jedoch eine Diffusion durch den gesamten Halbleiterkörper auf Schwierigkeiten stoßen.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen eines Transistors mit einem Halbleiterkörper vom Leitungstyp der Kollektorzone, der eine von der einen Oberflächenseite aus eindiffundierte Basiszone und eine in die Basiszone eindiffundierte Emitterzone enthält und dessen Kollektorzone in dem der Emitterzone gegenüberliegenden und an die Basiszone angrenzenden Bereich niederohmiger ist als im übrigen Bereich, dadurch gekennzeichnet, daß ein Halbleiterkörper vom Leitungstyp der Kollektorzone (1) auf der einen Oberflächenseite mit einer maskierenden Schicht (2) versehen und in diese maskierende Schicht (2) zunächst ein Diffusionsfenster von der Größe des Emitterdiffusionsfenster eingebracht wird, daß durch dieses Diffusionsfenster in die Kollektorzone (1) ein niederohmiger Bereich (4) vom Leitungstyp der Kollektorzone (t) so tief eindiffundiert wird, daß er sich über die spätere Basiszone (6) hinaus in die Kollektorzone (1) erstreckt und daß dann durch ein Basisdiffusionsfenster die Basiszone (6) und durch ein Emitterdiffusionsfenster die Emitterzone (8) in die Kollektorzone (1) eindiffundiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leitfähigkeit in dem der Emitterzone (8) gegenüberliegenden Bereich (4) der Kollektorzone (1) mindestens fünfmal größer als im übrigen Bereich der Kollektorzone (1) gewählt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei der Basisdiffusion eine Einbuchtung (7) der Basiszone (6) gebildet wird, in die sich der niederohmige Bereich (4) der Kollektorzone (1) erstreckt und die bei der Emitterdiffusion zum Teil kompensiert wird.
4. Verfahren zum Herstellen eines Transistors mit mehreren Emitterzonen nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß gegenüber jeder Emitterzone (8) in der Kollektorzone (1) ein Bereich (4), der niederohmiger ist als die übrige Kollektorzone (1), angeordnet wird.
DE1614827A 1967-06-22 1967-06-22 Verfahren zum Herstellen eines Transistors Expired DE1614827C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1614827A DE1614827C2 (de) 1967-06-22 1967-06-22 Verfahren zum Herstellen eines Transistors
FR1572635D FR1572635A (de) 1967-06-22 1968-06-17
GB1228238D GB1228238A (de) 1967-06-22 1968-06-19
US00018928A US3756873A (en) 1967-06-22 1970-03-12 Method of making a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1614827A DE1614827C2 (de) 1967-06-22 1967-06-22 Verfahren zum Herstellen eines Transistors

Publications (2)

Publication Number Publication Date
DE1614827B1 DE1614827B1 (de) 1972-05-31
DE1614827C2 true DE1614827C2 (de) 1979-06-21

Family

ID=7558304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614827A Expired DE1614827C2 (de) 1967-06-22 1967-06-22 Verfahren zum Herstellen eines Transistors

Country Status (4)

Country Link
US (1) US3756873A (de)
DE (1) DE1614827C2 (de)
FR (1) FR1572635A (de)
GB (1) GB1228238A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554426C3 (de) * 1975-12-03 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
JPS543479A (en) * 1977-06-09 1979-01-11 Toshiba Corp Semiconductor device and its manufacture
US4151009A (en) * 1978-01-13 1979-04-24 Bell Telephone Laboratories, Incorporated Fabrication of high speed transistors by compensation implant near collector-base junction
DE2805008A1 (de) * 1978-02-06 1979-08-09 Siemens Ag Hochfrequenztransistor
US4225874A (en) * 1978-03-09 1980-09-30 Rca Corporation Semiconductor device having integrated diode
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
JPS60175453A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp トランジスタの製造方法

Also Published As

Publication number Publication date
FR1572635A (de) 1969-06-27
US3756873A (en) 1973-09-04
GB1228238A (de) 1971-04-15
DE1614827B1 (de) 1972-05-31

Similar Documents

Publication Publication Date Title
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE6609659U (de) Halbleiter mit unterbrechungszone gegen kanalbildung.
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE1808928C2 (de) Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen
DE2453279C3 (de) Halbleiteranordnung
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2802799C2 (de) Planartransistor und Verfahren zu seiner Herstellung
DE3940388C2 (de)
DE3022122C2 (de)
DE3888457T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2147447B2 (de) Halbleiterbauelement
DE2914636A1 (de) Halbleiterbauelement und verfahren zur herstellung
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
EP0103653B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE1927585C3 (de) Transistor mit lateraler Emitterzone und gleichdotierter lateraler Kollektorzone
DE1614877C3 (de)
DE1514853C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1212642C2 (de) Halbleiterbauelement, insbesondere Mesatransistor, mit zwei moeglichst kleinflaechigen Elektroden mit parallelen Kanten und Verfahren zum Herstellen
DE1614910C3 (de) Halbleiteranordnung
DE1789016C3 (de) Schalttransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee