DE3888457T2 - Verfahren zum Herstellen einer Halbleitervorrichtung. - Google Patents
Verfahren zum Herstellen einer Halbleitervorrichtung.Info
- Publication number
- DE3888457T2 DE3888457T2 DE3888457T DE3888457T DE3888457T2 DE 3888457 T2 DE3888457 T2 DE 3888457T2 DE 3888457 T DE3888457 T DE 3888457T DE 3888457 T DE3888457 T DE 3888457T DE 3888457 T2 DE3888457 T2 DE 3888457T2
- Authority
- DE
- Germany
- Prior art keywords
- diffusion region
- contact hole
- dopant diffusion
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 64
- 239000002019 doping agent Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 2
- -1 Phosphorus ions Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
- Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleitervorrichtung, wobei die Vorrichtung einen Dotierstoffdiffusionsbereich der auf einem Halbleitersubstrat ausgebildet ist, und eine auf der Oberfläche eines Isolationsfilms auf dem Halbleitersubstrat ausgebildete Verdrahtung auf stabile Weise mittels eines in dem Isolationsfilm ausgebildeten Kontaktlochs verbinden kann.
- Bei einer Halbleitervorrichtung wird allgemein ein Oxidfilm zur Trennung von Elementen auf selektive Weise auf der Oberfläche eines Halbleitersubstrats gebildet, und ein Dotierstoffdiffusionsbereich wird in dem Halbleitersubstrat zwischen solchen Oxidfilmen gebildet. Ein Isolationsfilm wird auf dem Halbleitersubstrat gebildet, und eine Verdrahtung wird auf diesem Isolationsfilm ausgebildet. Der Dotierstoffdiffusionsbereich und die Verdrahtung werden mittels eines in dem Isolationsfilm gebildeten Kontaktlochs miteinander verbunden.
- Wenn nun das Gebiet des Kontaktlochs breiter ist als das Gebiet des Dotierstoffdiffusionsbereichs, geht ein Teil des Kontaktlochs bis zu dem Oxidfilm zum Trennen der Elemente, der angrenzend an den Dotierstoffdiffusionsbereich vorhanden ist. Folglich kontaktiert das in dem Kontaktloch ausgebildete Materials der Verdrahtung direkt das Halbleitersubstrat, was ein sogenanntes Stromleck verursacht. Um dieses Problem zu vermeiden, wird das Gebiet des Kontaktlochs normalerweise kleiner gewählt als das Gebiet des Dotierstoffdiffusionsbereichs. Daneben wird die Lage zum Bilden des Kontaktlochs an einer von den Oxidfilmen, die zum Trennen der Elemente in jeder Richtung an den Dotierstoffdiffusionsbereich angrenzen, entfernten Lage gewählt.
- Da mittlerweile die integrierten Halbleiterschaltkreise in der Integration sehr viel weiter fortgeschritten sind und die Halbleiterelemente kleiner werden, wird das Gebiet zwischen den Oxidfilmen zum Trennen der Elemente kleiner und das Gebiet des in einem solchen Gebiet ausgebildeten Dotierstoffdiffusionsbereichs tendiert ebenfalls zu einer geringeren Größe. Folglich wird das Gebiet des Kontaktlochs kleiner.
- Wenn das Gebiet des Kontaktlochs kleiner wird, wird der Kontaktwiderstand zwischen dem Dotierstoffdiffusionsbereich und der Verdrahtung groß. Zudem wird der Abstand zwischen dem Rand des Kontaktlochs und der Kante des Oxidfilms zum Trennen der Elemente umso kürzer, je kleiner das Gebiet des Dotierstoffdiffusionsbereichs ist. Folglich verringern sich die Freiräume bei der Musterstrukturierung zwischen dem Dotierstoffdiffusionsbereich und dem Kontaktloch, und das Positionieren der beiden wird extrem schwierig.
- Die GB-A-2075255 offenbart ein Verfahren zum Überwinden der durch Fehlausrichtung der verschiedenen bei der Herstellung einer Halbleitervorrichtung verwendeten Masken verursachten Probleme. Wenn eine solche Fehlausrichtung vorkommt, ist es möglich, daß ein Kontaktloch, das vollständig innerhalb eines Dotierstoffdiffusionsbereichs sein sollte, tatsächlich die Kante dieses Bereichs überlappt. Um dadurch verursachte Probleme zu vermeiden, wird ein weiterer Diffusionsbereich, der den ersten überlappt, nach der Bildung des Kontaktlochs gebildet.
- Die vorliegende Erfindung schafft ein Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
- Bilden eines Oxidfilms, der einen einen aktiven Bereich einer Halbleitervorrichtung auf einer Oberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps umgebenden Trennbereich bestimmt,
- Bilden eines ersten Dotierstoffdiffusionsbereichs eines zweiten Leitfähigkeitstyps in dem aktiven Bereich, wobei wenigstens ein Randabschnitt des ersten Dotierstoffdiffusionsbereichs an wenigstens einen Randabschnitt des Trennbereichs angrenzt;
- Bilden eines Isolationsfilms über der Oberfläche des Halbleitersubstrats und des Oxidfilms;
- Bilden eines Kontaktlochs in dem Isolationsfilm durch Ätzen des Isolationsfilms und des Oxidfilms, wobei des Kontaktloch eine Öffnung im allgemeinen über dem ersten Dotierstoffdiffusionsbereich schafft, und wobei ein erster Randabschnitt des Kontaktlochs nicht über dem ersten Dotierstoffdiffusionsbereich, sondern über dem den Trennbereich bestimmenden Oxidfilm angeordnet ist; und ein zweiter Randbereich des Kontaktlochs über dem ersten Dotierstoffdiffusionsbereich angeordnet ist;
- Ausbilden eines leitfähigen Films in elektrischem Kontakt mit dem Halbleitersubstrat und dem ersten, in dem Kontaktloch freiliegenden Dotierstoffdiffusionsbereich;
- Bilden eines zweiten Dotierstoffdiffusionsbereichs des zweiten Leitfähigkeitstyps in dem Halbleitersubstrat innerhalb des Kontaktlochs durch den leitfähigen Film, wobei der zweite Dotierstoffdiffusionsbereich teilweise den ersten Dotierstoffdiffusionsbereich überlappt, die zusammen einen einzigen Dotierstoffdiffusionsbereich mit einer Fläche bilden, die größer als die des ersten Dotierstoffdiffusionsbereichs ist; und
- Bilden einer elektrisch mit dem leitfähigen Film in dem Kontaktloch und damit mit dem ersten und zweiten Dotierstoffdiffusionsbereich über im wesentlichen der ganzen Fläche der ersten und zweiten Dotierstoffdiffusionsbereiche verbundenen Elektrode.
- Es ist folglich ein hauptsächlicher Vorteil des Verfahrens dieser Erfindung, daß eine Vorrichtung geschaffen wird, bei der die Kontaktfläche zwischen der Verdrahtung und dem Dotierstoffdiffusionsbereich erhöht ist und der Kontaktwiderstand verringert ist, sogar wenn die Fläche zwischen den Oxidfilmen zur Trennung der Elemente klein ist und deshalb die Fläche des in einem solchen Gebiet ausgebildeten Dotierstoffdiffusionsbereichs klein ist.
- Es ist ein weiterer Vorteil dieser Erfindung, daß in einem derartigen Herstellungsverfahren das Positionieren des Dotierstoffdiffusionsbereichs und des Kontaktlochs sehr einfach sein kann durch Erhöhen des Freiraums zur Musterstrukturierung.
- Es ist ein weiterer Vorteil dieser Erfindung, daß ein solches Herstellungsverfahren ein ziemlich einfaches Ausbilden des Kontaktlochs selbst ermöglicht, so daß die Zuverlässigkeit der Verbindung zwischen dem Dotierstoffdiffusionsbereich und der Verdrahtung verbessert werden kann.
- Diese und andere Merkmale dieser Erfindung werden besser verstanden werden, wenn die Erfindung in bezug auf die Zeichnungen im folgenden ausführlich beschrieben wird.
- In den Zeichnungen zeigen:
- Fig. 1 eine Querschnittsdarstellung eines Stadiums in dem Verfahren gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung, das auf die Bildung eines ersten Isolationsfilms auf der Halbleitervorrichtung folgt; und
- Fig. 2 eine Querschnittsdarstellung eines weiteren Stadiums des Verfahrens gemäß der gleichen Ausführungsform, das auf die Bildung der Verdrahtungsebene der Vorrichtung folgt.
- Eine bevorzugte Ausführungsform der Erfindung wird im nachfolgenden beschrieben, wobei auf die Querschnittsansichten der in den Fig. 1 und 2 gezeigten Herstellungsschritte Bezug genommen wird.
- Die Fig. 1 und 2 zeigen einen Teil eines Transistorelements und einen Randteil einer Halbleitervorrichtung eines MOS-Typs.
- Eine vorbestimmte Oberfläche eines P-Typ Siliziumsubstrats 1 wird selektiv oxidiert und Oxidfilme 2, 2 zum Trennen der Elemente werden gebildet. Danach wird durch ein herkömmliches Verfahren ein Gate-Oxidfilm 3 und eine Gate-Elektrode 4 nahe der Mitte zwischen den Oxidfilmen 2, 2 zum Trennen der Elemente gebildet. Nachfolgend wird durch ein Selbstausrichtverfahren unter Verwendung der Gate-Elektrode 4 als Maske ein Dotierstoff auf der Oberfläche des P-Typs Siliziumsubstrats 1 diffundiert und ein erster N&spplus;-Diffusionsbereich 5 wird als Drain- und Source-Bereich ausgebildet. Weiter wird ein erster Isolationsfilm 6 auf der gesamten Oberfläche des P-Typ Siliziumsubstrats 1 ausgebildet. Auf diese Weise wird der Aufbau eines MOS- Transistors eines N-Kanal-Typs vollständig ausgeführt.
- Wie in der Fig. 2 gezeigt wird, wird als nächstes ein erstes Kontaktloch 7 in dem ersten Isolationsfilm 6 ausgebildet. Ein Teil des Rands dieses ersten Kontaktlochs 7 steht von dem Ende des ersten N&spplus;-Diffusionsbereichs 5 vor, der eine ausreichende Breite hat, um die Kante des Oxidfilms 2 zum Trennen der Elemente angrenzend an den ersten N&spplus;-Diffusionsbereich 5 zu eliminieren. Daher wird bei diesem Schritt ein Teil des P-Typs Siliziumsubstrat 1 direkt in dem ersten Kontaktloch 7 freigelegt. Danach werden leitfähige Filme auf den Boden der inneren Wand und den oberen Randteilen des ersten Kontaktlochs 7 ausgebildet. Als leitfähiger Film 8 kann Polysilizium oder Polysilicid verwendet werden. Durch den leitfähigen Film 8 werden Phosphor-Ionen (P&spplus;) bei einer Beschleunigungsspannung von 100 keV und einer Dosis von 1 · 10¹&sup5;/cm implantiert, und weiter wird eine Wärmebehandlung zur Aktivierung ausgeführt, wobei ein zweiter N&spplus;-Diffusionsbereich 9 in dem P-Typ Siliziumsubstrat 1 gebildet wird. Der zweite N&spplus;-Diffusionsbereich 9 erstreckt sich von unterhalb des Oxidfilms 2 zur Trennung der Elemente nahezu zu der Gate-Elektrode 4. Deshalb ist der zweite N&spplus;-Diffusionsbereich 9 auch in dem Teil des P-Typ Siliziumsubstrats 1 ausgebildet, der direkt in dem ersten Kontaktloch 1 offengelegt wurde. Daher bildet der Kontaktfilm 8 einen ohmschen Kontakt mit den ersten und zweiten N&spplus;-Diffusionsbereichen 5 und 9. Es ergibt sich, daß die ersten und zweiten N&spplus;-Diffusionsbereiche 5 und 9 sich teilweise überlappen, um einen einzigen N&spplus;-Diffusionsbereich zu bilden, dessen wesentliche Fläche größer ist als die Fläche des ersten N&spplus;-Diffusionsbereichs 5. Diese ohmsche Kontaktfläche erstreckt sich über fast die gesamte Oberfläche der ersten und zweiten N&spplus;-Diffusionsbereiche 5 und 9.
- Später wird ein zweiter Isolationsfilm 10 auf der Oberfläche des ersten Isolationsfilms 6 und ein zweites Kontaktloch 11 in dem zweiten Isolationsfilm 10 gebildet, um den leitfähigen Film 8 mit der auf dem zweiten Isolationsfilm 10 ausgebildeten Verdrahtung 12 zu verbinden. Das zweite Kontaktloch 11 ist groß genug, daß sein innerer Umfang nahe an dem am weitesten außenliegenden Umfang des leitfähigen Films 8 sein kann.
- Schließlich wird die Verdrahtungsebene aus Aluminium oder ähnlichem auf der Oberfläche des zweiten Isolationsfilms 10 und innerhalb des zweiten Kontaktlochs 11 ausgebildet, und dann wird die Verdrahtungsebene in ein benötigtes Muster strukturiert. Als Folge sind die ersten und zweiten N&spplus;-Diffusionsbereiche 5 und 9 mit der Verdrahtung 12 über den leitfähigen Film 8 verbunden.
- Wie hier beschrieben wird, ist es gemäß dieser Ausführungsform möglich, das erste Kontaktloch 7 über eine Fläche von solcher Größe auszubilden, daß sie über den ersten N&spplus;-Diffusionsbereich 5 vorsteht, und die Kante des Oxidfilms 2 zum Trennen der Elemente entfernt. Mit anderen Worten, es ist möglich, das erste Kontaktloch mit einer ausreichend großen Fläche zu bilden, die nicht durch die Fläche des ersten N&spplus;-Diffusionsbereich 4 oder die Kante des Oxidfilms 2 zum Trennen der Elemente bestimmt ist. Darüber hinaus wird die ohmsche Kontaktfläche ausreichend groß, weil der leitfähige Film 8 in dem ersten Kontaktloch 7 mit einer großen Fläche ausgebildet wird und dieser leitfähige Film 8 in Kontakt mit dem Diffusionsbereich gebracht wird. Daher kann der Kontaktwiderstand zwischen dem Diffusionsbereich und der Verdrahtung ausreichend verringert werden. Zudem wird der leitfähige Film 8 in diesem ersten Kontaktloch 7 ausgebildet, und dann wird der zweite N&spplus;-Diffusionsbereich 9 in dem P-Typ Siliziumsubstrat 1 durch diesen leitfähigen Film 8 hindurch gebildet. Es ist folglich möglich, den Diffusionsbereich mit einer geeigneten Größe und einer geeigneten Lage entsprechend der Größe und Lage des ersten Kontaktlochs 7 auszubilden. Da zum Positionieren des ersten N&spplus;-Diffusionsbereichs 5 und des ersten Kontaktlochs 7 eine ausreichend große Aurichttoleranz zum Anpassen der Maske im Vergleich zum Stand der Technik geschaffen wird, ist dies deshalb sehr effektiv zum Verbessern der Herstellbarkeit einer Halbleitervorrichtung.
- Da zudem das erste Kontaktloch 7 in dem ersten Isolationsfilm 6 gebildet wird, kann das Verhältnis von Weite zu Tiefe (A/B in Fig. 2) des ersten Kontaktlochs verringert werden. Als Folge davon ist das Bilden des ersten Kontaktlochs 7 einfacher und Fehler beim Herstellen des ersten Kontaktlochs 7 können verringert werden. Weiter wird durch Ausbildung des oberen Endbereichs des leitfähigen Films 8 bis über den ersten Isolationsfilm 6 das zweite Kontaktloch 11, das größer als das erste Kontaktloch 7 ist, in dem zweiten Isolationsfilm 10 auf dem leitfähigen Film 8 gebildet, so daß die Bildung des zweiten Kontaktlochs 11 einfacher ist, und daß der ohmsche Kontakt zwischen dem leitfähigen Film 8 und der Verdrahtung 12 äußerst stabil wird.
- Als leitfähiger Film 8 kann Polysilizium und Polysilicid verwendet werden, und wenn Polysilicid verwendet wird, kann der Kontaktwiderstand zwischen dem Diffusionsbereich und der Verdrahtung äußerst stark verringert werden. In dieser Ausführungsform wurde ein P-Typ Siliziumsubstrat als Halbleitersubstrat verwendet. Es ist jedoch auch möglich, ein N-Typ Siliziumsubstrat als das Halbleitersubstrat zu verwenden und P&spplus;-Diffusionsbereiche als Source- und Drain-Bereiche auszubilden.
Claims (2)
1. Ein Verfahren zum Herstellen einer Halbleitervorrichtung mit
den Schritten:
Bilden eines Oxidfilms (2), der einen einen aktiven Bereich
einer Halbleitervorrichtung auf der Oberfläche eines
Halbleitersubstrats (1) eines ersten Leitfähigkeitstyps umgebenden
Trennbereich bestimmt,
Bilden eines ersten Dotierstoffdiffusionsbereichs (5) eines
zweiten Leitfähigkeitstyps in dem aktiven Bereich, wobei
wenigstens ein Randabschnitt des ersten
Dotierstoffdiffusionsbereichs an wenigstens einen Randabschnitt des
Trennbereichs angrenzt;
Bilden eines Isolationsfilms (6) über der Oberfläche des
Halbleitersubstrats (1) und des Oxidfilms (2);
Bilden eines Kontaktlochs (7) in dem Isolationsfilm (6) durch
Ätzen des Isolationsfilms (6) und des Oxidfilms (2), wobei das
Kontaktloch im allgemeinen den ersten
Dotierstoffdiffusionsbereich (5) nach oben freilegt, und wobei ein erster
Randabschnitt des Kontaktlochs nicht über dem ersten
Dotierstoffdiffusionsbereich (5), sondern über dem Oxidfilm (2), der den
Trennbereich bestimmt, angeordnet ist; und ein zweiter
Randabschnitt des Kontaktlochs über dem ersten
Dotierstoffdiffusionsbereich (5) angeordnet ist;
Bilden eines leitfähigen Films (8), der in elektrischem Kontakt
mit dem Halbleitersubstrat (1) und dem ersten, in dem
Kontaktloch (7) freiliegenden Dotierstoffdiffusionsbereich (5) steht;
Bilden eines zweiten Dotierstoffdiffusionsbereichs (9) eines
zweiten Leitfähigkeitstyps in dem Halbleitersubstrat (1)
innerhalb des Kontaktlochs (7) durch den leitfähigen Film (8)
hindurch, wobei der zweite Dotierstoffdiffusionsbereich (9)
teilweise den ersten Dotierstoffdiffusionsbereich (5) überlappt, um
zusammen einen einzigen Dotierstoffdiffusionsbereich mit einer
Fläche größer als der des ersten Dotierstoffdiffusionsbereichs
(5) zu bilden; und
Bilden einer Elektrode (12), die elektrisch mit dem leitfähigen
Film (8) in dem Kontaktloch (7) und damit mit den ersten und
zweiten Dotierstoffdiffusionsbereichen (5, 9) über im
wesentlichen die gesamte Fläche der ersten und zweiten
Dotierstoffdiffusionsbereiche (5, 9) verbunden ist.
2. Ein Verfahren nach Anspruch 1 zum Herstellen einer
Halbleitervorrichtung, wobei der leitfähige Film (8) Polysilizium
oder Polysilicid umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62287901A JPH01128568A (ja) | 1987-11-13 | 1987-11-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3888457D1 DE3888457D1 (de) | 1994-04-21 |
DE3888457T2 true DE3888457T2 (de) | 1994-09-29 |
Family
ID=17723184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3888457T Expired - Fee Related DE3888457T2 (de) | 1987-11-13 | 1988-11-03 | Verfahren zum Herstellen einer Halbleitervorrichtung. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5113234A (de) |
EP (1) | EP0317132B1 (de) |
JP (1) | JPH01128568A (de) |
KR (1) | KR920007448B1 (de) |
DE (1) | DE3888457T2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110005A (ja) * | 1991-10-16 | 1993-04-30 | N M B Semiconductor:Kk | Mos型トランジスタ半導体装置およびその製造方法 |
US5578873A (en) * | 1994-10-12 | 1996-11-26 | Micron Technology, Inc. | Integrated circuitry having a thin film polysilicon layer in ohmic contact with a conductive layer |
JP2681756B2 (ja) * | 1994-10-31 | 1997-11-26 | 株式会社リコー | Mos型半導体装置 |
JPH08130309A (ja) * | 1994-10-31 | 1996-05-21 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
KR100190834B1 (ko) * | 1994-12-08 | 1999-06-01 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체장치및그제조방법 |
JPH08213610A (ja) * | 1995-02-07 | 1996-08-20 | Sony Corp | 電界効果型半導体装置及びその製造方法 |
US5841173A (en) * | 1995-06-16 | 1998-11-24 | Matsushita Electric Industrial Co., Ltd. | MOS semiconductor device with excellent drain current |
JPH09139495A (ja) * | 1995-11-14 | 1997-05-27 | Nippon Steel Corp | 半導体装置およびその製造方法 |
US5994737A (en) * | 1997-10-16 | 1999-11-30 | Citizen Watch Co, Ltd. | Semiconductor device with bird's beak |
US6335249B1 (en) * | 2000-02-07 | 2002-01-01 | Taiwan Semiconductor Manufacturing Company | Salicide field effect transistors with improved borderless contact structures and a method of fabrication |
US6963114B2 (en) * | 2003-12-29 | 2005-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI MOSFET with multi-sided source/drain silicide |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4477962A (en) * | 1978-05-26 | 1984-10-23 | Rockwell International Corporation | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
JPS56111264A (en) * | 1980-02-06 | 1981-09-02 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
JPS56134757A (en) * | 1980-03-26 | 1981-10-21 | Nec Corp | Complementary type mos semiconductor device and its manufacture |
US4512073A (en) * | 1984-02-23 | 1985-04-23 | Rca Corporation | Method of forming self-aligned contact openings |
DE3581797D1 (de) * | 1984-12-27 | 1991-03-28 | Toshiba Kawasaki Kk | Misfet mit niedrigdotiertem drain und verfahren zu seiner herstellung. |
-
1987
- 1987-11-13 JP JP62287901A patent/JPH01128568A/ja active Pending
-
1988
- 1988-11-03 EP EP88310363A patent/EP0317132B1/de not_active Expired - Lifetime
- 1988-11-03 DE DE3888457T patent/DE3888457T2/de not_active Expired - Fee Related
- 1988-11-10 KR KR1019880014762A patent/KR920007448B1/ko not_active IP Right Cessation
-
1991
- 1991-02-11 US US07/653,158 patent/US5113234A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5113234A (en) | 1992-05-12 |
KR920007448B1 (ko) | 1992-09-01 |
EP0317132A1 (de) | 1989-05-24 |
JPH01128568A (ja) | 1989-05-22 |
KR890008949A (ko) | 1989-07-13 |
EP0317132B1 (de) | 1994-03-16 |
DE3888457D1 (de) | 1994-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2930630C2 (de) | Halbleiterbauelement sowie Verfahren zu seiner Herstellung | |
DE69029618T2 (de) | Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher | |
DE3852444T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter. | |
DE2933694C2 (de) | Integrierter Schaltkreis | |
DE69122043T2 (de) | Vertikaler SOI-Feldeffekttransistor und dessen Herstellungsprozess | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE1299767B (de) | ||
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE1564547B2 (de) | Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2915024A1 (de) | Halbleiterbauelement | |
DE3888457T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2315761B2 (de) | Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE69016840T2 (de) | Verfahren zur Herstellung eines lateralen Bipolartransistors. | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE19542606C2 (de) | MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren | |
DE2728845A1 (de) | Verfahren zum herstellen eines hochfrequenztransistors | |
DE4447149A1 (de) | Vollständig eingeebneter konkaver Transistor | |
DE3932445C2 (de) | Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich | |
DE19756409A1 (de) | Verfahren zum Herstellen einer Halbleiterkomponente | |
DE3851419T2 (de) | MOS-Transistor mit erhöhtem Isolationsvermögen. | |
DE2752335A1 (de) | Verfahren zur herstellung eines sperrschicht-feldeffekttransistors | |
DE19531618A1 (de) | Bipolartransistor, Halbleitereinrichtung mit Bipolartransistoren und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD., KADOMA, |
|
8339 | Ceased/non-payment of the annual fee |