DE19756409A1 - Verfahren zum Herstellen einer Halbleiterkomponente - Google Patents

Verfahren zum Herstellen einer Halbleiterkomponente

Info

Publication number
DE19756409A1
DE19756409A1 DE19756409A DE19756409A DE19756409A1 DE 19756409 A1 DE19756409 A1 DE 19756409A1 DE 19756409 A DE19756409 A DE 19756409A DE 19756409 A DE19756409 A DE 19756409A DE 19756409 A1 DE19756409 A1 DE 19756409A1
Authority
DE
Germany
Prior art keywords
silicide
semiconductor component
implanted
ions
production process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19756409A
Other languages
English (en)
Inventor
Richard B Merrill
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19756409A1 publication Critical patent/DE19756409A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiterkomponente nach dem Oberbegriff des Anspruchs 1.
Mit verstärkter Integration von Halbleiterkomponenten beginnt der Schichtwiderstand der elektrisch leitenden Strukturen dieser Kompo­ nenten wie von Gate-, Drain und Sourcebereichen von MOS-Transistoren, Emittern von Bipolartransistoren, lokalen Verbindungsbereichen von MOS- und Bipolartransistoren und Verbindungsleitungen zum Verbinden dieser Strukturen miteinander, die Geschwindigkeit, mit der die Halbleiterkom­ ponenten betrieben werden können, zu begrenzen.
Zum Reduzieren des Schichtwiderstands ist es bekannt, über der Siliciumstruktur eine Metallsilicidschicht auszubilden. Die resultieren­ den silicidierten Strukturen führen zu dem geringeren spezifischen Wi­ derstand des Metallsilicids zusammen mit den bekannten Eigenschaften des Siliciums.
Die Bildung von Silicidstrukturen ist allgemein auf Halblei­ terkomponenten beschränkt, die digitale Schaltkreise bilden. Bei linea­ ren Schaltkreisen kann das Ausbilden von Metallsilicidschichten die Si­ gnalzuverlässigkeit beeinträchtigen. Daher ist es bei Ausbildung von Halbleiterkomponenten mit sowohl digitalen wie auch linearen Schaltkrei­ sen auf dein gleichen Substrat notwendig, die linearen Schaltkreise ge­ genüber den silicidbildenden Metallen zu schützen.
Üblicherweise wird zur selektiven Aufbringung von Silicid­ schichten auf Oberflächen von Halbleiterkomponenten eine Oxidmaske auf der gesamten Oberfläche ausgebildet. Teile der Oxidmaske werden dann se­ lektiv geätzt, um die Bereiche freizulegen, auf denen das Silicid gebil­ det werden soll. Dann wird ein silicidbildendes Metall auf die gesamte Fläche gesputtert, wobei Silicidschichten nur auf den freigeätzten flä­ chen gebildet werden.
Die Halbleiterstruktur umfaßt aber auch beispielsweise Gateab­ standsringe und Feldoxidstrukturen aus Siliciumoxid, die wegen ihrer ex­ trem geringen Größe bei ungenauem Ätzen der Oxidmaske leicht beschädigt oder zerstört werden können. Beispielsweise kann ein Überätzen der Gate­ abstandsringe einen Kurzschluß zwischen dem Gatebereich und dem Source- oder Drainbereich bewirken. Ein Überätzen des Feldoxids kann eine Strom­ leckage zu umgebenden Siliciumstrukturen bewirken. Beide Effekte können die Halbleiterkomponente unbrauchbar machen.
Aufgabe der Erfindung ist es, ein Verfahren nach dem Oberbe­ griff des Anspruchs 1 zu schaffen, das es ermöglicht, Halbleiterkompo­ nenten mit vermindertem Schichtwiderstand herzustellen, ohne die Signal­ zuverlässigkeit von linearen Schaltkreisen zu beeinträchtigen.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbeispiels näher erläutert.
Fig. 1A bis 1D zeigen aufeinanderfolgende Verfahrenschnitte anhand von Querschnitten einer Halbleiterkomponente.
Die in Fig. 1A dargestellte Halbleiterkomponente 1 umfaßt bei­ spielhaft eine Reihe von NMOS-Transistoren 2, die voneinander durch Feldoxidbereiche 3 getrennt sind. Jeder NMOS-Transistor 2 umfaßt ein Ga­ te 4, eine Gateoxidschicht 5, einen Gateabstandsring 6 und Drain-/Sour­ cebereiche 7. Letztere sind in Abhängigkeit von der Stromflußrichtung für jeden NMOS-Transistor 2 vertauschbar.
Gemäß Fig. 1B wird eine Photoresistmaske 13 über Bereichen ausgebildet, die von einer Bildung von Siliciden ausgenommen werden sol­ len.
Gemäß Fig. 1C werden silicidbildende Metallionen 14 implan­ tiert. Die silicidbildenden Metallionen 14, bei denen es sich um Titan oder Kobalt handeln kann, werden mit niedriger Energie und extrem hohen Dosen implantiert. Die niederenergetischen silicidbildenden Metallionen 14 werden durch die Photoresistmaske 13 blockiert, so daß sicherge­ stellt wird, daß keine derartigen Metallionen 14 in die maskierten Be­ reiche implantiert werden.
Wie in Fig. 1D dargestellt, reagieren die in die unmaskierten Bereiche implantierten Metallionen 14 mit dem Silicium der Halbleiter­ komponente 1, um eine Silicidschicht 15 zu bilden. Eine Silicidschicht 15 einer Stärke von 70 nm mit einer Stöchiometrie von 2 : 1 kann unter Verwendung einer Implantationsdosis von 1×1017 Ionen/cm2 hergestellt werden.
Wenn die Silicidschicht 15 ausgebildet ist, wird die Photore­ sistmaske 13 entfernt und die Halbleiterherstellung durch nachgeschalte­ te Verarbeitungsschritte fortgeführt.
Die Ionenimplantierungsleistung, die hier erforderlich ist, ist durch die heutige Implantierungstechnologie verfügbar. Die Silicid­ bildung ist außerdem nicht extrem empfindlich in bezug auf die Konzen­ tration von implantierten silicidbildenden Metallionen 14, d. h. eine präzise Dosierung ist nicht kritisch, und andere Implantierbedingungen können abgeschwächt werden, um den notwendigen hohen Implantierungs­ strahlstrom zu erhalten. Momentan ist zwar eine hochdosierende, nieder­ energetische Ionenimplantierung vergleichsweise teuer, jedoch wird sich dies mit zunehmender Verwendung ändern, zumal hierdurch die Fehlernei­ gung der bisher verwendeten, billigeren Oxidationsmaskentechnik vermin­ dert wird.
Die Silicidmaskierung kann auch bei Halbleiterkomponenten 1 angewendet werden, die zusätzlich zu den NMOS-Transistoren 2 oder nur anders konfigurierte MOS- und/oder Bipolartransistoren und/oder Verbin­ dungsleitungen zwischen Halbleiterkomponenten enthalten.

Claims (4)

1. Verfahren zum Herstellen einer Halbleiterkomponente (1) mit einer Vielzahl von aus Silicium bestehenden Bereichen (3 bis 7), dadurch gekennzeichnet, daß eine Photoresistschicht (13) über we­ nigstens einem Abschnitt der Bereiche (3 bis 7) ausgebildet und silicid­ bildende Metallionen (14) in den nicht von der Photoresistschicht (13) abgedeckten Abschnitt(en) implantiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Metallionen Titan- oder Kobaltionen verwendet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Photoresistschicht (13) über einem Abschnitt eines linearen Schaltkreises angebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß die Ionen mit einer Dosierung von wenigstens 1×1017 Io­ nen/cm2 implantiert werden.
DE19756409A 1997-06-20 1997-12-18 Verfahren zum Herstellen einer Halbleiterkomponente Ceased DE19756409A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/879,363 US5918141A (en) 1997-06-20 1997-06-20 Method of masking silicide deposition utilizing a photoresist mask

Publications (1)

Publication Number Publication Date
DE19756409A1 true DE19756409A1 (de) 1998-12-24

Family

ID=25374008

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19756409A Ceased DE19756409A1 (de) 1997-06-20 1997-12-18 Verfahren zum Herstellen einer Halbleiterkomponente

Country Status (3)

Country Link
US (1) US5918141A (de)
KR (1) KR100272482B1 (de)
DE (1) DE19756409A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211020B1 (en) * 1998-10-22 2001-04-03 Advanced Micro Devices, Inc. Process for fabricating a common source region in memory devices
US6346449B1 (en) * 1999-05-17 2002-02-12 Taiwan Semiconductor Manufacturing Company Non-distort spacer profile during subsequent processing
US6294434B1 (en) * 2000-09-27 2001-09-25 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer on a polysilicon gate structure and on a source/drain region of a MOSFET device
US6455383B1 (en) * 2001-10-25 2002-09-24 Silicon-Based Technology Corp. Methods of fabricating scaled MOSFETs
US6534402B1 (en) * 2001-11-01 2003-03-18 Winbond Electronics Corp. Method of fabricating self-aligned silicide
KR100483837B1 (ko) * 2002-01-10 2005-04-20 학교법인 인하학원 포토리지스트와 곡선 구조를 이용한 멤스 구조물의 조립및 제작방법
US7023059B1 (en) * 2004-03-01 2006-04-04 Advanced Micro Devices, Inc. Trenches to reduce lateral silicide growth in integrated circuit technology
KR100600380B1 (ko) * 2004-12-29 2006-07-18 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US8236691B2 (en) * 2008-12-31 2012-08-07 Micron Technology, Inc. Method of high aspect ratio plug fill
DE102009021490B4 (de) * 2009-05-15 2013-04-04 Globalfoundries Dresden Module One Llc & Co. Kg Mehrschrittabscheidung eines Abstandshaltermaterials zur Reduzierung der Ausbildung von Hohlräumen in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements
US8274110B2 (en) * 2009-05-20 2012-09-25 Micron Technology, Inc. Vertically-oriented semiconductor selection device providing high drive current in cross-point array memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110449A (ja) * 1984-11-05 1986-05-28 Hitachi Ltd 半導体装置の製造方法
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US5354699A (en) * 1987-05-13 1994-10-11 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JPH02170528A (ja) * 1988-12-23 1990-07-02 Toshiba Corp 半導体装置の製造方法
JPH0322539A (ja) * 1989-06-20 1991-01-30 Mitsubishi Electric Corp 半導体装置の製造方法
US4983536A (en) * 1989-11-24 1991-01-08 Gte Laboratories Incorporated Method of fabricating junction field effect transistor
US5296386A (en) * 1991-03-06 1994-03-22 National Semiconductor Corporation Method of providing lower contact resistance in MOS transistor structures
US5290715A (en) * 1991-12-31 1994-03-01 U.S. Philips Corporation Method of making dielectrically isolated metal base transistors and permeable base transistors
US5352631A (en) * 1992-12-16 1994-10-04 Motorola, Inc. Method for forming a transistor having silicided regions
KR0140464B1 (ko) * 1993-08-26 1998-07-15 세끼자와 다다시 실리사이드 전극을 갖는 반도체장치의 제조방법
US5413969A (en) * 1993-11-23 1995-05-09 Vlsi Technology, Inc. Differential treatment to selectively avoid silicide formation on ESD I/O transistors in a salicide process
US5342798A (en) * 1993-11-23 1994-08-30 Vlsi Technology, Inc. Method for selective salicidation of source/drain regions of a transistor
US5545581A (en) * 1994-12-06 1996-08-13 International Business Machines Corporation Plug strap process utilizing selective nitride and oxide etches
US5731239A (en) * 1997-01-22 1998-03-24 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance
US5854101A (en) * 1997-04-04 1998-12-29 Powerchip Semiconductor Corporation Low mask count CMOS process with inverse-T gate LDD structure

Also Published As

Publication number Publication date
KR100272482B1 (ko) 2000-12-01
US5918141A (en) 1999-06-29
KR19990006294A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
DE2661097C2 (de)
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2750209C2 (de) Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren
DE2631873C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
DE1967363C2 (de)
DE2520190A1 (de) Verfahren zur herstellung eines festwertspeichers
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE19605235A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE2704373A1 (de) Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
EP0734067A2 (de) Verfahren zum Herstellen einer CMOS-Struktur mit ESD-Schutz
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE19756409A1 (de) Verfahren zum Herstellen einer Halbleiterkomponente
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE3224287A1 (de) Herstellungsverfahren fuer eine halbleitervorrichtung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE69728205T2 (de) Herstellungsverfahren von Verbindungen in einer integrierten Schaltung
DE2728845A1 (de) Verfahren zum herstellen eines hochfrequenztransistors
EP0520209A1 (de) Verfahren zur Herstellung einer CMOS Halbleiteranordnung
DE3139169C2 (de)
EP0157226A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection