DE2704373A1 - Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen - Google Patents

Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen

Info

Publication number
DE2704373A1
DE2704373A1 DE19772704373 DE2704373A DE2704373A1 DE 2704373 A1 DE2704373 A1 DE 2704373A1 DE 19772704373 DE19772704373 DE 19772704373 DE 2704373 A DE2704373 A DE 2704373A DE 2704373 A1 DE2704373 A1 DE 2704373A1
Authority
DE
Germany
Prior art keywords
semiconductor
elements
substrate
arrangement according
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19772704373
Other languages
English (en)
Inventor
Eiichi Maruyama
Hideaki Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2704373A1 publication Critical patent/DE2704373A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

PATEfJTANWALTE 9 7 Π A ^ 7
SCHIFF ν. FÜNER STREHL SCHÜöEL-HOPF EBBINGHAUS
MÜNCHEN QO, MARIAHILFPLATZ 2 & 3 POSTADRESSE: D-8 MÜNCHEN Θ9, POSTFACH 90 Ot βθ
HITACHI, LTD. v 2. Februar 1977
DA-12 414
Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
Die Erfindung betrifft Halbleiteranordnungen mit wenigstens zwei Sorten von Halbleiterelementen, die aus unterschiedlichen Halbleitermaterialien hergestellt sind, sowie Verfahren zur Herstellung von Halbleiteranordnungen. Insbesondere bezieht sich die Erfindung auf eine Halbleiteranordnung, bei der ein Halbleiterelement mit einer bestimmten Aufgabe oder Funktion, beispielsweise zum Schalten, Speichern oder Verstärken in integrierter Form mit einem anderen Element, in der Hauptsache einem Element, welches beispielsweise eine photoelektrische Umwandlung durchführt, elektrisch verbunden ist. Die Erfindung betrifft weiterhin insbesondere auch ein Verfahren zur Herstellung einer solchen Halbleiteranordnung. '
Bekanntermassen wird Silicium sehr häufig als Herstellungsmaterial für Transistoren, integrierte Schaltungen (ICs), gross-integrierte Schaltungen (LSI's) usw. verwendet. Da
709833/061·
- Z-
•6.
Eilicium als Halbleiter jedoch ein verbotenes Band von 1,1 eV und einen optisch empfindlichen Wellenlängenbereich im nahen Infrarotbereich aufweist, ist Silicium als Material für ein Element zum Aufnehmen bzw. Empfangen oder Emittieren von sichtbarem Licht ungeeignet.
Als Material für das Element zum Aufnehmen oder Emittieren von sichtbarem Licht wird daher eine Halbleiterverbindung mit einem verbotenen Band verwendet, das grosser als das verbotene Band von Silicium ist. Beispielsweise wird als solche Halbleiterverbindung eine Verbindung von Elementen der Gruppen III und V des PSE, beispielsweise GaP oder eine Verbindung von Elementen der Gruppen II und VI des PSE, etwa CdS verwendet. Für grossflächige Verwendungsweisen wird ein amorphes Halbleitermaterial, beispielsweise Se, verwendet.
Um eine Festkörper-Aufnahme- bzw. Abbildungseinrichtung bzw. eine monolithische Aufnahmeeinrichtung oder eine Festkörper-Anzeigeeinrichtung bzw. eine monolithische Anzeigevorrichtung zu schaffen, bei der die zuvor beschriebenen Licht empfangenden oder Licht emittierenden Halbleiterelemente in einer Fläche angeordnet werden, ist ein monolithisches Element bzw. ein Festkörperelement mit einer Abtastfunktion erforderlich. Mit den heute bekannten Technologien ist es jedoch äusserst schwierig, den. monolithischen Abtaster unter Verwendung eines anderen Halbleiters als Silicium herzustellen. Normalerweise ist daher eine Abtastschaltung aus einem Siliciumelement aufgebaut und diese Abtastschaltung ist durch Leitungen, Leiterbahnen oder Verdrahtungen mit opto-elektrischen oder elektrooptischen Wandlern elektrisch verbunden, die aus einem Halbleiter, der nicht Silicium ist, hergestellt sind. Daher ergibt sich eine monolithische Aufnahmeeinrichtung, wie sie beispielsweise in Fig. 1 dargestellt ist.
Fig. 1 dient der Erläuterung der Arbeitsweise eines Ausführungsbeispiels der monolithischen Aufnahmeeinrichtung. Eine grosse
.Anzahl von MOS-Transistoren T1, T2, T5, T^, T5 ... sind in einem Siliciumsubstrat S ausgebildet. Photoelektrische Wandler P1, Pp, P,, F^, Pc- ... sind mit den Source-Elektroden der Transistoren jeweils verbunden.
Auf dem Substrat S-ist eine integrierte Abtastschaltung K ausgebildet (die üblicherweise aus einer Tastschaltung zur Festlegung der Abtastsynchronisation und einer ßchiebe-Registerschaltung zum Übertragen der Impulse an die MOS-Transistoren aufgebaut ist). Durch die integrierte Abtastschaltung K wird eine von einer Versorgungsquelle E bereitgestellte Spannung nacheinander an die Gate-Elektroden G1, Go» G,, G^, G1- ... der jeweiligen Transistoren angelegt.
Wenn zu diesem Zeitpunkt Licht auf die photoelektrischen Wandler P1, Pp, P,, P^, Fr ... fällt, fliessen durch das Licht verursach te Ströme von den Source-Elektroden zu den Drain-Elektroden, wenn Spannung an die Gate-Elektroden angelegt wird. Daher können dem einfallenden Licht entsprechende Signale nacheinander an einer gemeinsamen Elektrode Dq auftreten, die die Drain-Elektroden D1, D2, D,, D^, D,- ... der jeweiligen Transistoren verbindet.
Wenn bei einer solchen Anordnung die Zahl der Transistoren und der photoelektrischen Wandler vergleichsweise klein ist, können die Leitungen zwischen den jeweiligen Transistoren und photoelektrischen Wandler nacheinander eine nach der anderen durch die Kontaktierung der Metalldrähte oder Metalleitungen durch Thermokompression verbunden werden. Wenn jedoch viele Transistoren und photoelektrischen Wandler vorhanden sind, ist es schwierig, auf diese Weise die elektrische Verbindung bzw. den elektrischen Anschluss vorzunehmen.
Es ist daher wünschenswert, die Silicium-Abtastschaltungselemente, beispielsweise Transistoren und opto-elektrische oder elektro-optische Wandler auf einem einzigen Substrat anzubringen bzw. zu befestigen und die Verbindungen zwischen
709833/061·
den vielen Elementen gleichzeitig durch einen Photoätzvorgang, bei dem Photoresistmaterial verwendet wird, vorzunehmen. Bei der bekannten Einrichtung besteht üblicherweise zwischen dem Siliciumelement und dem opto-elektrischen (oder elektrooptischen) Element, zwischen dem Substrat und dem Siliciumelement, zwischen dem Substrat und dem opto-elektrischen (oder elektro-optischen) Element und/oder zwischen weiteren Schaltungsteilen oder Elementen eine Abstufung oder ein abgestufter Bereich. Dadurch entsteht die Schwierigkeit, dass die Verbindungen, die sich über die Abstufungen oder die abgestuften Bereiche erstrecken, schwierig auszuführen sind oder dass dann, wenn die Verbindungen unter Zwang oder mit einer bestimmten Spannung ausgeführt wurden, die Zuverlässigkeit gering ist, weil sich diese Verbindungen leicht lösen bzw. die Leitungen leicht voneinander trennen. Es ist daher äusserst schwierig, in der Praxis einigermassen zuverlässige Verbindungen bzw. Kontaktierungen durch Photoätzen auszuführen.
Der Erfindung liegt daher die Aufgabe zugrunde, der den bekannten Einrichtungen und Verfahren anhaftenden Schwierigkeiten zu lösen und im Zusammenhang mit einer Vielzahl von Einrichtungen, beispielsweise im Zusammenhang mit einer monolithischen Aufnahmeeinrichtung und einer monolithischen Wiedergabe- oder Anzeigeeinrichtung, bei denen Siliciumelemente und Elemente, die aus einem anderen Material als Silicium hergestellt sind, auf dem gleichen Substrat befestigt und ausgebildet sind, eine Halbleiteranordnung mit einem Aufbau zu schaffen, bei dem die Verbindungen und Kontaktierungen zwischen den Siliciumelementen und den anderen Elementen in einfacher Weise durch Photoätzen vorgenommen werden können.
Aufgabe der vorliegenden Erfindung ist es auch, Verfahren zur Herstellung von Halbleiteranordnungen anzugeben.
Die gestellte Aufgabe wird durch die im Anspruch 1 angegebene Vorrichtung erfindungsgemäss gelöst. Vorteilhafte Ausgestal-
709833/061*
tungen der Erfindung sind in den Unteransprüchen angegeben.
Ein Verfahren zur Herstellung einer Halbleiteranordnung gemäss Anspruch 12 löst ebenfalls die gestellte Aufgabe. Vorteilhafte Ausgestaltungen des erfindungsgemässen Verfahrens sind in den Ansprüchen 13 bis Λ>7 angegeben.
Erfindungsgemäss ist im Substrat eine Ausnehmung vorgesehen und wenigstens ein Element wird in dieser Ausnehmung befestigt, so dass dadurch die abgestuften Bereiche bzw. die Höhenunterschiede, die zwischen den Silicium-Abtastelemente, den anderen Elementen und dem Substrat vorliegen, verringert werden. Weiterhin werden auf eine auf das Substrat und die Elemente gleichmässig aufgebrachte Isolierschicht Leiterbahnen oder Leitungen aufgebracht und diese als Verdrahtungen verwendet, so dass auf einfache Weise gute elektrische Verbindungen und Kontaktierungen geschaffen werden.
Die erfindungsgernässe Halbleiteranordnung umfasst wenigstens zwei Arten von Halbleiterelementen mit unterschiedlichen Funktionen. Erfindungsgeaiäss wird wenigstens eine Sorte von Elementen in einer in einem Substrat ausgebildeten Ausnehmung befestigt oder eingesetzt und Leiterbahnen oder Verdrahtungen werden auf einer auf dieElemente und das Substrat zusammen aufgebrachten Isolierschicht ausgebildet,· so dass, zwischen den Elementen oder zwischen dem Element und dem Substrat keine Abstufung oder kein Zwischenraum entstehen kann. Dadurch ist es möglich, gute Kontaktierungen und Verbin ungen auf einfache Weise zu schaffen.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:
Fig. 1 eine Darstellung, die der Erläuterung des Grundprinzips einer monolithischen Aufnahmeeinrichtung dient, bei welcher photoelektrische Wandler und Silicium-Abtastelemente verwendet werden,
709833/0618
Fig.2(a) bis 2(e) und Fig. 3 Verfahrensschritte gemäss einem erfindungsgemässen Ausführungsbeispiel bzw. eine Aufsicht auf eine mit diesem Verfahren hergestellte Halbleiteranordnung,
Fig.4(a) bis 4(g) und Fig. 5 Verfahrensschritte gemäss einem weiteren eriindungsgenaässen Ausführungsbeispiel bzw. eine mit diesem Herstellungsvorgang hergestellte Halbleitereinrichtung in Aufsicht,
Fig.6(a) bis 6(h) und Fig. 7 eine weitere Ausführungsform der vorliegenden Erfindung und
Fig. 8 einen Querschnitt, der den Aufbau einer Halbleiteranordnung eines v/eiteren erfindungsgemässen Ausführun gsbeispiels wiedergibt.
Die vorliegende Erfindung soll nachstehend anhand von Ausführungsbeispielen beschrieben werden.
Ausführungsbeispiel 1:
Diese Ausführungsform umfasst eine Halbleiteranordnung, in der die Verbindungen bzw. die Verdrahtungen zwischen den Abtastelementen und anderen in einem Substrat ausgebildeten Elementen durch Photoätzen hergestellt werden können, sowie ein Verfahren zur Herstellung der Halbleiteranordnung.
In den Fig. 2(a) bis 2(e) sind Verfahrensschritte zur Herstellung einer solchen Anordnung dargestellt. Wie in Fig. 2(a) dargestellt ist, wird zunächst auf oder in der Oberfläche eines Siliciumsubstrats 1, in dem ein Abtast-Schaltungselement A für die Steuerung ausgebildet ist, Verbindungsanschlüsse 3 des Schaltungselementes A bzw. eine Ausnehmung 2 ausgebildet.
Wie in Fig. 2(b) dargestellt ist, wird ein mit Verbindungsanschlüssen 4 versehenes GaAs. P -Plättchen oder -Chip 5 in die Ausnehmung 2 eingesetzt. Danach wird, wie dies in Fig. 2(c) dargestellt ist, ein Siliciumoxid-Beschichtungsmaterial (welches eine Schicht aus Siliciumdioxid bei dessen
709833/0618
* 4ή.
Verwendung bildet und die bei normaler Temperatur aufrechterhalten bleibt) verwendet, um eine Siliciumdioxid-Schicht 6 zu bilden, die etwa 1 /um dick ist. Wenn das Siliciumoxid-BeSchichtungsmaterial bei diesem Verfahrensschritt in der zuvor beschriebenen Weise verwendet wird, ist es vorteilhaft, wenn das Plättchen"5 vorher in der Ausnehmung 2, beispielsweise mit einem Epoxy-Harz befestigt wird. Als Material für die Isolierschicht kann anstelle des Silicium-Beschichtungsmaterial ein Kunstharz, beispielsweise Polyimidharz oder Epoxyharz verwendet werden. Da das Plättchen 5 in diesem Falle durch das Kunstharz am Substrat 1 befestigt ist, braucht es nicht vorher in der Ausnehmung 2 befestigt zu werden und kann daher lediglich eingesetzt werden.
Die Siliciumdioxid-Schicht 6 wird zum Aushärten 30 Minuten lang auf 150° C erhitzt.
Die Siliciumdioxid-Schicht 6 wird teilweise durch Plasmaätzen von der Oberfläche weggeätzt, so dass die Oberflächen der Verbindungsanschlüsse 3 und 4 freiliegen, wie dies in Fig. 2(d) dargestellt ist. Der Höhenunterschied zwischen den Verbindungsanschlüssen 3 und 4 wird, wie aus Fig. 2(d) hervorgeht, ausgeglichen und der Zwischenraum zwischen beiden Verbindungsanschlüssen ist mit der Siliciumdioxid-Schicht 6 gefüllt, so dass der Bereich zwischen den Verbindungsanschlüssen 3 und 4 flach wird.
Nachdem eine etwa 1 /um dicke Aluminiumschicht durch herkömmliches Vakuumaufdampfen auf die gesamte Fläche aufgebracht worden ist, werden die nicht benötigten Bereiche dieser Aluminiumschicht durch Photoätzen entfernt. Dann sind, wie Fig. 2(e) zeigt,beide Verbindungsanschlüsse 3 und 4 über eine Aluminiumleitung 7 elektrisch miteinander verbunden. Da der Bereich zwischen den Verbindungsanschlüssen 3 und den Verbindungsanschlüssen 4 - wie zuvor angegeben - flach ist und weder ein Absatz noch ein Zwischenraum aufweist, sind die ausgebildeten Aluminiumleitungen 7 ausserordentlich gut.
Fig. 3 zeigt die auf diese Weise hergestellte Halbleiteran-
709833/0619
27DA373
Ordnung in Aufsicht und Fig. 2(e) ist eine Querschnittsdarstellung entlang der in Fig. 3 eingezeichneten Schnittlinie A-A1 .
Durch Befestigen der photoelektrischen Wandler in der im Substrat ausgebildeten Ausnehmung und durch Ausbildung der für das Substrat und die photoelektrischen Wandler gemeinsamen Isolierschicht (vgl. die Fig. 2(e) und 3) können flache Leitungen bzw. Verdrahtungen sehr leicht hergestellt werden, die keine Absätze oder Höhenunterschiede aufweisen. Beim vorliegenden Ausführungsbeispiel werden lichtemittierende Elemente aus GaAs^ P verwendet. Es braucht nicht extra noch betont werden, dass auch andere lichtemittierenden Elemente, beispielsweise aus GaP in ganz derselben Weise verwendet werden können. Erfindungsgemäss können die elektrischen Verbindungen zwischen den mehreren Hundert lichtemittierenden Elementen und den Abtast-Siliciumelementen mit einer kleinen Zahl von Herstellungs- oder Verfahrensschritten sicher und zuverlässig ausgebildet werden.
Ausführungr.beispiel 2:
In den Fig. 4(a) bis 4(g) sind die Verfahrensschritte bei der Herstellung dargestellt, bei der ein ein-dimensionaler Abtastlicht-Aufnahmebereich durch Vorsehen der Verbindungen zwischen einem amorphen Ilalbleiter-Lichtaufnahmebereich vom Se-As-Te-System und einen Siliciumelement zum Abtasten gebildet wird. Obwohl bei dieser Ausführungsforra als ilaterial für den amorphen HaILleiterlicht-Aufnahmebereich Se-As-Te verwendet wird, kann in ganz derselben Weise ein Lichtaufnehmerbereich behandelt werden, der aus irgendeinem anderen amorphen Halbleiter, beispielsweise aus Se-Ge-Te, As^Sev und amorphem Silicium hergestellt ist. Insbesondere ist ein amorpher Halbleiter mit wenigstens 50 Atom% Se bei einem Lichtaufnehmer oder einem Lichtempfänger für sichtbares Licht vorteilhaft.
Wie in den Fig. 4(a) und y((b) dargestellt ist, ist ein Keramiksubr,trat 8 mit einer Ausnehmung 9 versehen, in der ein Silicium-
709833/061«
-η.
Plättchen 11 mit Verbindungsanschlüssen 10 und eine (nicht dargestellte) Abtastschaltung befestigt ist.
Danach wird ein Polyiraid-Kunstharz auf die gesamte Oberfläche aufgebracht und eine etwa 3/um dicke Kunstharzschicht 12 gebildet (vgl. Fig". 4(c). ·
Die Kunstharzschicht 12 wird ausgehärtet, indem die soweit fertiggestellte Anordnung 1 Stunde lang auf 170° C erhitzt wird. Danach wird die Kunstharzschicht 12 teilweise von der Oberfläche durch Plasmaätzen mit Sauerstoffgas abgeätzt, so dass die Oberfläche des Anschlusses 10 freiliegt, wie dies in Fig. 4(d) dargestellt ist.
Wie Fig. 4(e) zeigt, werden streifenförmige Aluminiumelektroden 13 durch Aufbringen einer etwa 1/um dicken Aluminiumschicht durch Vakuumaufdampfen und durch nachfolgendes Entfernen der unnötigen Teile durch einem Photoätzvorgang, gebildet.
Die Fig. 4(f) und 4(g) zeigen, wie eine etwa 2/um dicke Se-As-Te-Photoleiterschicht 14 auf den streifenförmigen Aluminiumelektroden 13 durch Maskenaufdämpfung gebildet werden und weiterhin wie die Aluminiumelektroden 15, die zwischen sich einen schmalen Schlitz aufweisen, durch Maskenaufdampfen auf den streifenförmigen Aluminiumslektroden I3 ausgebildet werden.
Fig. 5 zeigt den mit einem solchen Verfahren hergestellten, ein-dimensionalen Abtastlicht-Aufnehmbereich in Aufsicht und Fig. 4(g) zeigt einen Querschnitt entlang der in Fig. 5 eingezeichneten Schnittlinie A-A1. Ein einkommendes Lichtsignal gelangt durch den Schlitz zwischen den beiden Aluminiumelektroden 15 auf die photoleitende Schicht 14. Wie in Fig. 5 dargestellt ist, kann der ein-dimensionale Abtastlicht-Aufnahmebereich gemäss diesem Ausführungsbeispiel so lang sein, wie die Se-As-^Te- Photoleiterschicht 14, ohne dass der Lichtaufnehmerbereich durch die Abmessung des Abtastsilicium-Elementenplättchens beschränkt oder begrenzt ist. Es ist dah er ein Licht-
709833/061·
aufnehmer vorteilhaft, der für das Aufnehmen oder Abtasten eines Faksimiles, für ein elektronisches Kopiergerät oder dgl. verwendet wird. Es ist weiterhin möglich, mehrere Abtastsiliciura-Elementenplättchen zusammen zu setzen bzw. zu verbinden.
Ausführungsbeispiel 3:
Die Fig. 6(a) bis 6(h) sind Querschnitte, die den Herstellungsvorgang für einen Lichtaufnehrnerbereich zeigen, bei dem CdSe verwendet wird. Fig. 7 zeigt den durch dieses Verfahren hergestellten Lichtaufnehmerbereich in Aufsicht.
Wie in Fig. 6(a) dargestellt .ist, wird zunächst in einem Hartglassubstrat 16 eine Ausnehmung 17 gebildet. Danach werden streifenförmige, lichtdurchlässige, leitende Schichten (Nesa-Schichten) 18 aufgebracht, auf denen dann ein Cr-Au-LeitungsanschluEs 19 an einem Ende jeder lichtdurchlässigen, leitenden Schicht ausgebildet wird (vgl. die Fig. 6(d) und 6(c).
Indem man das Substrat auf einer Temperatur von 150 C erhitzt, wird in einem Vakuum mit einem Druck von 3 x 10~ Torr eine photoleitende CdSe-Schicht 20 durch Maskenaufdämpfung aufgebracht, wie dies in Fig. 6(d) dargestellt ist.
In einer Sauerstoffatmosphäre unter einem Druck von 1 atm wird eine Wärmebeh andlung bei 350° C 1 Stunde lang durchgeführt, um die Rekristallisierung der CdSe-Schicht 20 zu erhöhen und dadurch die Lichtempfindlichkeit dieser Schicht zu verbessern.
Nachdem das Substrat wieder auf Zimmertemperatur gebracht worden ist, wird, wie in Fig. 6(e) dargestellt ist, durch Maskenaufdampfung eine Aluminiumelektrode 21 auf die CdSe-Schicht 20 aufgebracht und darauf dann ein elektrischer Anschluss 26 ausgebildet.
709833/061·
27Π4373
- vr-
Danach wird ein Siliciumplättchen 23 mit Anschlüssen 22 und eine (nicht dargestellte) Abtastschaltung in der Ausnehmung des Substrates 16 befestigt (vgl. Fig. 6(f). Danach wird über die gesamte Fläche hinweg eine Schicht 24 aus Epoxyharz aufgebracht. Zwar wird die Kunstharzschicht 24 als Isolierschicht aufgebracht. Sie dient jedoch auch als Schutzschicht für die photoleitende CdSe-Schicht 20.
Nachdem die Epoxyharzschicht 24 bei einer Wärmebehandlung des ganzen Substrats 1 Stunde lang bei 100° C ausgehärtet ist, wird die Epoxyharzschicht 24 teilweise durch Plasmaätzen mit Argon von der Oberfläche abgeätzt, so dass beide Anschlüsse 19 und 22 frei liegen. Danach werden beide Anschlüsse 19 und 22 mit einer 1 /um dicken Aluminiumschicht 25 durch das herkömmliche Vakuumaufdampf-Photoätzverfahren verbunden. Dann wird die photoleitende CdSe-Schicht 20 und das Abtastsilicium-Plättchen 23 über die lichtdurchlässigen Elektroden 18 miteinader verbunden. Der Anschluss 26 ist ein Anschluss für die sich ergebenden Signale und er wird zur Ableitung der sich ergebenden Ströme verwendet, die den Lichteinfall auf die photoleitende Cd-Se-Schicht 20 durch die lichtdurchlässigen Elektroden 18 hindurch entsprechen.
Fig. 7 zeigt dar. Ausführungebeispiel mit einea einzigen Abtastsilicium-Plättchen 23- Selbstverständlich können auch mehrere Siliciumplättchen auf dieselbe Weise am Substrat 16 befestigt werden, ohne dass man sich auf das einzige Siliciumplättchen beschränken muss.
Bei der vorliegenden Ausführungsform wird als photoelektrischer Wandler das Cd-Sc-Eleraent. Es nuss nicht extra noch betont werden, dass gute Verbindungen in entsprechender Weise auch dann ausgeführt werden können, wenn ein Element mit einem photoelektrisehen Wandlermaterial verwendet wird, das nicht aus Cd-Se, sondern aus einer Verbindung von Elementen der GruppenIl - V] des PSE oder einer Verbindung von Elementen der Gruppen!]1 - V besteht.
BAD ORIGINAL
27ΠΛ373
- 02·-
Ausführungsbeispiel 4:
Bei den Ausführungsbeispielen 1 bis 3 ist nur eines der Elemente mit unterschiedlichen Funktionen in der im Gubstrat vorgesehenen Ausnehmung eingesetzt und das andere Element ist auf dem Gubstrat angebracht oder im Gubstrat durch Diffusion oder einem ähnlichen Vorgang ausgebildet.
Erfindungsgemiiss kann jedoch auch eine Anordnung geschaffen werden, bei der nicht nur das eine Element, sondern auch dan andere Lleinent in der im Gubstrat vorgesehenen Ausnehmung untergebracht wird.
Fig. 8 zeigt einen teilweisen Querschnitt durch eine Anordnung geraUss dieser Ausführungsform. Das Aurführungsbeirpiel ist eine Halbleiteranordnung, in der ein lichtemittierender GaAs,. P -Elementenbereich 28 und ein GiIicium-Steuerelement 29 in Ausnehmungen J2 bzw. 33 > die in einem Glassubstrat vorgesehen sind, untergebracht sind, wobei die Halbleiteranordnung mit demselben Verfahren, wie es im Zusammenhang mit dem Ausführungsbeispiel 1 beschrieben wurde, hergestellt werden kann.
Sowohl der lichtemittierende Elementbereich 28 als auch das Ciliciuaelement 29 sind 100 bis 200/um dick. Um eine gute Verbindung zu erhalten, darf der Höhenunterschied zwischen einem Anschluss ZO des Elements 28 und einem Anschluss 31 der Elements; 29 nicht grosser als 10 /um sein; vorzugsweise sollte dieser Höhenunterschied höchstens 1/um sein. Offensichtlich kann keine gute Verdrahtung vorgenommen werden, wenn beide Elemente Ph und 29, die so dick sind, auf dem Gubslr-it 27 angeordnet werden. Gecriss der vorliegenden Erfindung sind die Gtufen euer Höhenunterschiede zwischen den Anschlüssen der beiden Elemente durch die Ausnehmung nicht vorhanden und der Zwischenraum zwischen den beiden Anschlüssen ist mit der Isolierschicht ausgefüllt (vgl. die tig. 2(a) bis 2(e), 4(a) bis zi(g), G(a) bis G(h) und Fig. 8). Daher ist der Bereich
709B33/061I ■ BAD ÖRIÖfNAL
- Vr-
/wischen den beiden Anschlüssen sehr flach und es können mit den herkömmlichen Verfahren elektrische Verbindungen durch eine gute Aluminiumverdrahtung leicht hergestellt werden.
Wie zuvor beschrieben wurde, können ein lichtaufnehmendes - oder lichtenittierendes Element in Form eines längen Streifens oder eine grosse Zahl von lichtaufnehmenden oder lichteaittierenden Eleaenten, die in einem Bereich angeordnet sind, erf indungsgeiiäss sehr leicht elektrisch mit einem Silicium-AbtasteLeiicnt verbunden werden. Die Verbindungen zwischen den Eleaenten wurden im Hinblick auf die Stufen und Zwischenräume bis jetzt nur unter sehr grossem Arbeits- und Zeitaufwand ausgebildet. Gernäss der vorliegenden Erfindung können diene Verbindungen ausserordentlich leicht hergestellt v;erden, wie dies zuvor erläutert wurde. Daher ist die vorliegende Erfindung sehr vorteilhaft bei der Herstellung beispielsweise einer monolithischen Abbildungsvorrichtung oder einer I'cstkörper-Aufnahmeeinrichtung verwendbar und mit dex1 vorliegenden Erfindung können ausgezeichnete Anordnungen dieser Art hergesteLLt werden.

Claims (16)

  1. Pat en tan Sprüche
    V Λ.) Halbleiteranordnung mit wenigstens zwei Sorten von
    Halbleiterelementen, die aus unterschiedlichen Halbleitermaterialien hergestellt sind, dadurch gekennzeichnet , dass wenigstens eine Sorte
    (5, 11, 23, 28, 29) der Halbleiterelemente (A, 5; 11, 14; 20, 23; 28, 29) in einer in einem Substrat (1, 8, 16, 27) vorgesehenen Ausnehmung (2, 9, 17, 32, 33) angeordnet ist und beide Sorten von Halbleiterelementen (A, 5;, 11, 14;, 20, 23; 28, 29) mit einer Schicht (7, 13, 25, 35) aus leitendem Material, das auf einer Isolierschicht (6, 12", 24, 34) liegt, elektrisch verbunden sind, wobei die Isolierschicht (6, 12, 24, 34) so aufgebracht wurde, dass sie für die Halbleiterelemente (A, 5; 11» 14; 20, 23; 28, 29) und das Substrat (1, 8, 16, 27) gemeinsam vorliegt.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass ein erstes Halbleiterelement der zwei Sorten von Halbleiterelementen (A, 5;, 11, 14;, 20, 23;» 28, 29) ein aus Silicium hergestelltes Element ist.
  3. 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein zweites Halbleiterelement der zwei Sorten von Halbleiterelementen (A, 5;, 11, 14;, 20, 23; 28, 20) aus einem Material hergestellt ist, welches aus einer Verbindung von Elementen der Gruppe II und VI des Periodensystems der Elemente oder einer Verbindung von Elementen der Gruppe III und V des PSE besteht.
  4. 4. Halbleiteranordnung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass ein zweites Halbleiterelement der zwei Sorten von Halbleiterelementen (A, 5>, 11, 14;, 20, 23; 28, 29) aus einem amorphen Halbleiter hergestellt ist.
  5. 5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4·, dadurch gekennzeichnet, dass der amorphe Halbleiter aus wenigstens einem der Stoffe Se-As-Te, Se-Ge-Te, amorphen Silicium und As2As, zusammengesetzt ist.
  6. 6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Substrat (1, 8, 16, 27) aus Silicium hergestellt ist.
  7. 7· Halbleiteranordnung nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet, dass ein erstes Halbleiterelement der zwei Sorten von Halbleiterelementen (A, 5;» 11» 14; 20, 23; 28, 29) ein Silicium-Halbleiterelement ist und im Substrat (1, 8, 16, 27) ausgebildet ist, und ein zweites Halbleiterelement aus einem Material hergestellt ist, welches aus einer Verbindung von Elementen der Gruppe >II und VI des PSE oder einer Verbindung von Elementen der Gruppe III und V des PSE besteht.
  8. 8. Halbleiteranordnung nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet, dass das Substrat (1, 8, 16, 27) aus Glas oder Keramikmaterial hergestellt ist.
  9. 9· Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass ein erstes Halbleiterelement (5» 11» 23) der zwei Sorten von Halbleiterelementen (A, 5; 11. 14;» 20, 23; 28, 29) in der Ausnehmung (2, 9, 17, 32, 33) und ein zweites Halbleiterelement auf dem Substrat (1, 8, 16, 27) angeordnet ist.
  10. 10. Halbleiteranordnung nach einem der Ansprüche 1 bis 9» dadurch gekennzeichnet, dass das erste und zweite Halbleiterelement (28, 29) der zwei Sorten von Halbleiterelementen (28, 29) in Ausnehmungen (32, 33) angeordnet sind (Fig. 8).
    709833/0618
    - IST-
    .3,
  11. 11. Halbleiteranordnung nach einem der Ansprüche 1 bis 10,
    dadurch gekennzeichnet, dass die Halbleiteranordnung eine monolithische Aufnahmeeinrichtung ist.
  12. 12. Verfahren zur Herstellung einer Halbleiteranordnung, dadurch gekennzeichnet, dass wenigstens eine Ausnehmung an einer gewünschten Lage auf der Oberfläche eines Substrates ausgebildet wird, wenigstens ein erstes Halbleiterelement in die Ausnehmung eingesetzt wird, um einen Höhenunterschied zwischen der Oberfläche des zu verdrahtenden ersten Halbleiterelementes und der Oberfläche eines zu verdrahtenden zweiten Halbleiterelementes im wesentlichen zu vermeiden, eine Isolierschicht auf die gesamte Fläche des nunmehr vorliegenden Substrats aufgebracht wird, die Isolierschicht teilweise von der Oberfläche des vorliegenden Substrats abgeätzt wird, um die Oberflächen der Anschlüsse, die mit den Oberflächen des ersten bzw. des zweiten Halbleiterelements elektrisch verbunden sind, freizulegen und die freigelegten Anschlüsse mit einem leitenden Material elektrisch verbunden werden.
  13. 13. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, dass das Ätzen der Isolierschicht durch Ionenätzung vorgenommen wird.
  14. 14. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Isolierschicht eine Siliciondioxidschicht, eine Polyimid-Kunstharzschicht und eine Epoxy-Kunstharzschicht ist.
  15. 15· Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass die Halbleiteranordnung eine monolithische Aufnahmeeinrichtung ist.
    709833/0618
  16. 16. Verfahren zur Herstellung "einer Halbleiteranordnung nach einem der Ansprüche 12 bis 15? dadurch gekennzeichnet, dass die Halbleitereleraente aus Silicium, einer Verbindung von Elementen der Gruppe II und VI des PSE, einer Verbindung von Elementen der Gruppe III und V des PSE oder · 'einem amorphen Halbleiter hergestellt sind.
    17· Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass das Substrat aus Silicium, Glas oder Keramik hergestellt ist.
    709833/081·
DE19772704373 1976-02-02 1977-02-02 Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen Pending DE2704373A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP938176A JPS5293285A (en) 1976-02-02 1976-02-02 Structure for semiconductor device

Publications (1)

Publication Number Publication Date
DE2704373A1 true DE2704373A1 (de) 1977-08-18

Family

ID=11718865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772704373 Pending DE2704373A1 (de) 1976-02-02 1977-02-02 Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen

Country Status (4)

Country Link
US (1) US4199777A (de)
JP (1) JPS5293285A (de)
DE (1) DE2704373A1 (de)
NL (1) NL7701119A (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0037244A2 (de) * 1980-03-26 1981-10-07 Hitachi, Ltd. Verfahren zur Herstellung einer Festkörper-Bildaufnahmevorrichtung mit einer photoleitenden Schicht
FR2529013A1 (fr) * 1982-06-18 1983-12-23 Philips Nv Circuit a haute frequence et dispositif semi-conducteur pour equiper un tel circuit
EP0222144A1 (de) * 1985-10-05 1987-05-20 Fujitsu Limited Waferintegrierte Halbleiteranordnung
EP0306890A1 (de) * 1987-09-11 1989-03-15 Fairchild Semiconductor Corporation Halbleitermodul mit aktiven Vorrichtungen, die in Substrathöhlungen angeordnet sind
US7727804B2 (en) 1993-12-17 2010-06-01 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPS56150879A (en) * 1980-04-23 1981-11-21 Canon Inc Photoelectric converter
JPS56155577A (en) * 1980-05-06 1981-12-01 Ricoh Co Ltd Photoelectric transducer
JPS57138186A (en) * 1981-02-20 1982-08-26 Fujitsu Ltd Infrared ray detector
JPS5950578A (ja) * 1982-09-17 1984-03-23 Toshiba Corp 光電変換素子
JPS6042855A (ja) * 1983-08-19 1985-03-07 Hitachi Ltd 半導体装置
JPS614272A (ja) * 1984-06-19 1986-01-10 Toshiba Corp 密着型イメ−ジセンサ
JPH079386Y2 (ja) * 1988-09-02 1995-03-06 富士ゼロックス株式会社 イメージセンサ
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
JPH02290072A (ja) * 1990-01-29 1990-11-29 Canon Inc 情報処理装置の作製方法
WO1991016729A1 (en) * 1990-04-20 1991-10-31 Australian And Overseas Telecommunications Corporation Limited An electro-optic device
AU649672B2 (en) * 1990-04-20 1994-06-02 Telstra Corporation Limited An electro-optic device
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
US5278726A (en) * 1992-01-22 1994-01-11 Motorola, Inc. Method and apparatus for partially overmolded integrated circuit package
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6291841B1 (en) * 2000-01-10 2001-09-18 Jiahn-Chang Wu Flat interconnection semiconductor package
US6831301B2 (en) 2001-10-15 2004-12-14 Micron Technology, Inc. Method and system for electrically coupling a chip to chip package
WO2004112136A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
DE102006015115A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
US20110076379A1 (en) * 2008-06-13 2011-03-31 Means Michael M High omega saturated fat free meat products

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1165187A (en) * 1965-12-30 1969-09-24 Texas Instruments Inc Semiconductor Structure Employing a High Resistivity Gallium Arsenide Substrate
US3754161A (en) * 1969-05-02 1973-08-21 Owens Illinois Inc Integrated circuit system
FR2126462A5 (de) * 1969-07-09 1972-10-06 Radiotechnique Compelec
US3761782A (en) * 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US3699407A (en) * 1971-09-29 1972-10-17 Motorola Inc Electro-optical coupled-pair using a schottky barrier diode detector
JPS5120267B2 (de) * 1972-05-13 1976-06-23
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
JPS5642148B2 (de) * 1975-01-24 1981-10-02

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0037244A2 (de) * 1980-03-26 1981-10-07 Hitachi, Ltd. Verfahren zur Herstellung einer Festkörper-Bildaufnahmevorrichtung mit einer photoleitenden Schicht
EP0037244A3 (en) * 1980-03-26 1982-09-08 Hitachi, Ltd. Method for fabricating a solid-state imaging device using photoconductive film
FR2529013A1 (fr) * 1982-06-18 1983-12-23 Philips Nv Circuit a haute frequence et dispositif semi-conducteur pour equiper un tel circuit
EP0222144A1 (de) * 1985-10-05 1987-05-20 Fujitsu Limited Waferintegrierte Halbleiteranordnung
US4907062A (en) * 1985-10-05 1990-03-06 Fujitsu Limited Semiconductor wafer-scale integrated device composed of interconnected multiple chips each having an integration circuit chip formed thereon
EP0306890A1 (de) * 1987-09-11 1989-03-15 Fairchild Semiconductor Corporation Halbleitermodul mit aktiven Vorrichtungen, die in Substrathöhlungen angeordnet sind
US7727804B2 (en) 1993-12-17 2010-06-01 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures

Also Published As

Publication number Publication date
JPS5293285A (en) 1977-08-05
US4199777A (en) 1980-04-22
NL7701119A (nl) 1977-08-04

Similar Documents

Publication Publication Date Title
DE2704373A1 (de) Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen
DE69605876T2 (de) Vertikal integrierte Sensorstruktur und Verfahren zu deren Herstellung
DE69738435T2 (de) Magnetischer stromsensor
DE3687921T2 (de) Halbleiteranordnung mit hohem widerstand gegen elektrostatische und elektromagnetische induktion.
DE4400985C1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE3871663T2 (de) Herstellungsverfahren von halbleiterbauelementen mit ccd- und peripherie-schaltkreis.
DE2736878C2 (de) Photoelektrisches Element fpr eine monolithische Bildaufnahmeeinrichtung
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE3727019A1 (de) Halbleiterbauelement
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE3224287C2 (de)
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE43244T1 (de) Statische fet-flip-flop-speicherzelle mit einer einzigen polykristallinen siliziumschicht.
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
DE2432544C3 (de) Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
DE3586196T2 (de) Lichtemittierende diodenanordnung.
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE4005494A1 (de) Halbleiter-bauelement mit einer matrix-leiterfuehrung und halbleiter-vorrichtung, die das bauelement verwendet sowie eine lichtelektrische umwandlungsfunktion hat
DE69735919T2 (de) Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern
EP0342274A1 (de) Anordnung zur Verminderung von Piezoeffekten in mindestens einem in einem Halbleitermaterial angeordneten piezoeffekt-empfindlichen elektrischen Bauelement und Verfahren zur Herstellung dieser Anordnung
DE3932277C2 (de)
DE19501558A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OHN Withdrawal