DE2930630C2 - Halbleiterbauelement sowie Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement sowie Verfahren zu seiner Herstellung

Info

Publication number
DE2930630C2
DE2930630C2 DE2930630A DE2930630A DE2930630C2 DE 2930630 C2 DE2930630 C2 DE 2930630C2 DE 2930630 A DE2930630 A DE 2930630A DE 2930630 A DE2930630 A DE 2930630A DE 2930630 C2 DE2930630 C2 DE 2930630C2
Authority
DE
Germany
Prior art keywords
layer
conductivity type
semiconductor
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2930630A
Other languages
English (en)
Other versions
DE2930630A1 (de
Inventor
Nobuaki Hotta
Isao Sasaki
Tohru Tokyo Tsujide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2930630A1 publication Critical patent/DE2930630A1/de
Application granted granted Critical
Publication of DE2930630C2 publication Critical patent/DE2930630C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleitersubstrat des ersten Leitungstyps, einem ersten Bereich des zweiten Leitungstyps, der sich von der einen Oberfläche des Haibleitersubstrats aus ins Innere des Substrats erstreckt, einer Halbleiterschicht, die sich über einen ersten Isolierfilm über dem Halbleitersubstrat erstreckt und enem den ersten Bereich und die Haibieiterschicht bedeckenden zweiten Isolierfilm mit einer darin ausgebildeten öffnung, durch die ein Teil des ersten Bereichs und ein Teil der Halbleiterschicht in der Nähe des Teils des ersten Bereichs freigelegt wird, wobei in der Öffnung eine Metallschicht so angeordnet ist, daß sie mit dem ersten Bereich und der Halbleiterschicht verbunden ist.
Wenn eine polykristalline Siliziumverdrahtungsschicht und ein Störstellenbereich vom gleichen Leitungstyp sind, so kann zwischen ihnen direkt eine Ohm'sche Verbindung hergestellt werden. Wenn jedoch die polykristalline Siliziumverdrahtungsschicht und der Etörstellenbereich vom entgegengesetzten Leitungstyp sind, so kann die Verbindung nicht direkt, sondern nur über eine Metallschicht hergestellt werden. So muß insbesondere bei einem Komplementär-Isolierschicht-Feldeffekttransistor (im nachfolgenden als CMOS bezeichnet) eine direkt mit einem Source- oder Drain-Bereich des einen Transistors verbundene polykristalline Siliziumverdrahtungsschicht über eine Metallschicht mit einem Source- oder Drain Bereich des anderen Transistors verbunden werden.
Wenn in diesem Fall in einem Isolierfilm eine sowohl den Störstellenbereich als auch die polykristalline Siliziumverdrahtungsschicht überlappende öffnung ausgebildet tind darin eine Metallschicht angeordnet wifd, um eine getrennt mit dem Störstellenbereich bzw. der polykristallinen SiliziurnVefdrahtungsschicht Ver*
bundene und sie überbrückende Kontaktstruktur zu bilden, so ist diese Anordnung in der Hinsicht vorteilhaft, daß eine integrierte Schaltung mit hoher Dichte realisierbar ist, da der Verdrahtungsbereich klein gemacht werden kann. Beim Herstellen der Öffnung im Isolierfilm oberhalb der polykristallinen Siliziumverdrahtungsschicht kann jedoch eine Ätzflüssigkeit, z. B. Flußsäure, durch die Korngrenzen des polykristallinen Siliziums hindurchtreten, so daß Nadellöcher in dem direkt darunter liegenden Isolierfilm gebildet werden und damit das Problem eines Leckstromes zwischen dem Substrat und dem erwähnten Leiter auftreten kann. Das führt z. B. bei einem in integrierter Schaltungstechnik ausgebildeten CMOS· Speicher von beispielsweise 4 Kbits zu dem Problem, daß sich der Informationshaitestrom im Stand-by-Zustand bzw. Bereitschaftszustand auf einige μΑ oder einige mA erhöht im Vergleich zu etwa 10 nA oder weniger im normalen Zustand.
Aus der DE-OS 28 09 233 ist es bei einer Halbleitervorrichtung von ähnlichem Aufbau wie vorstehend beschrieben bekannt, im Bereich einer öffnung der Isolierschicht, durch die hindurch eine Metallschicht Kontakt mit einer Halbleiterelektrodensctv-ht hei stellt, eine zusätzliche, den Kontakt vermittelnde Halbleiterichicht anzuordnen. Das der vorliegenden Erfindung 2r-> zugrunde liegende Problem tritt dort jedoch nicht auf, weil die Metallschicht nicht gleichzeitig das Halbleitersubstrat und eine darüber angeordnete Halbleiterschicht gemeinsam durch eine beide überlappende öffnung der Isolierschicht kontaktiert; vielmehr ist für s< > jede Halbleiterelektrodenschicht eine eigene Kontaklierungsöffnung in der Isolierschicht getrennt von der Kontaktierungsöffnung für das Halbleitersubstrat vo,-gesehen, und zwar an einer Stelle, wo die betreffende Halbleiterschicht vom Halbleitersubstrat durch eine oder mehrere Isolierschichten von insgesamt beträchtlicher Dicke getrennt ist. Beim Ätzen dieser Öffnungen ist daher ein Auftreten von bis zum Halbleitersubstrat durchgehenden Nadelöffnungen nicht zu befürchten. Die getrennte Anordnung der Kontaktierungsöffnungen bedingt jedoch einen höheren Platzbedarf.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement der eingangs genannten Art zu schaffen, bei dem das Auftreten eines Leckstromes im Bereich einer das Halbleitersubstrat und eine darauf befindliche Halbleiterschicht gemeinsam überlappenden Met&ilkontaktstelle unterdrück wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß es einen zweiten Bereich des zweiten Leitiingstyps «ufweist, der entlang des gesamten Oberflächenbereichs w des Halbleitersubstrats unterhalb der Halbleiterschicht an der Öffnung und angrenzend an den ersten Bereich vorgesehen ist.
Die bevorzugte Ausführungsform des erfindungsgemäßen Halbleiterbauelements ist gekennzeichnet durch ein erstes Paar von Source- und Drain-Bereichen des iweiten Leitungstyps, die in einem ersten Bereich des ersten Leitungstyps in einem Halbleitersubstrat angeordnet sind, ein zweites Paar von Source- und Drain-Bereichen des ersten Leitungstyps, die in einem !weiten Bereich des zweiten Leitungstyps im Halbleitersubstrat angeordnet sind, eine polykristalline Siliziumverdrahtungsschicht des ersten Leitungstyps, die sich über einen Isolierfilm auf der Oberfläche des Halbleitersübstrats so erstreckt, daß sie an einem ersten Endabschnitt mit einem der Source^ oder Drain-Bereiche des ersten Leitungstyps verbunden ist und mit einem zweiten Endabschnitt ',n die Nähe eines der Source- oder Drain-Bereiche des zweiten Leitungstyps kommt.
Vorteilhafte Verfahren zur Herstellung des Halbleiterbauelements sind in den Unteransprüchen 6 und 7 beschrieben. So kann, nachdem eine einen aktwen Bereich umgebende dicke Feldoxidschicht ausgebildet wurde, auf der Oberfläche des Halbleitersubstrats einschließlich des aktiven Bereich angrenzend an die Feldoxidschicht der oben erwähnte Bereich des zweiter. Leitungstyps ausgebildet werden.
Der Bereich des zweiten Leitungstyps kann auch durch Ioneninjektionen nach der Ausbildung der öffnung ausgebildet werden.
Allgemein ist der Leitungstyp der Halbleiterschicht oder der Siliziumschicht entgegengesetzt zu der des Störstellenbereichs oder des ersten Bereichs, mit dem die Siliziumschicht über eine Metallschicht verbunden wird. Die Siliziumschicht, der erste Bereich und der zweite Bereich können jedoch auch vom gleichen Leitungstyp sein.
Durch die Ausbildung eines Störstellenbereichs mit einem zum Halbleitersubstrat entgegengesetzten Leitungstyp im Halbleitersubstrat cmpkt unterhalb einer Halbleiterschicht bzw. einer polykristallinen Siliziumverdrahtungsschicht an einer öffnung kann ein Leckstrom extrem stark vermindert werden. So kann bei einem CMOS-Speicher der Ausschuß von Halbleiterbauelementen aufgrund der Zunahme des Informationshaltestroms im Stand-by-Zustand von 20% im Falle des Standes der Technik auf 1,5% durch Ausbilden des erfindungsgemäßen Störstellenbereichs vermindert werden. Der Ausschuß an Halbleiterbauelementen im Verhältnis von 1,5% ist bei den heutigen Herstellungsverfahren von Halbleiterbauelementen unvermeidbar, so daß die Unterdrückung des Leckstroms als praktisch perfekt angesehen v/erden kann.
Ausführungsformen der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigt
Fig. 1 eine Querschnittsansicht eines Teils eines herkömmlichen CMOS:
Fig. 2A eine Draufsicht auf einen CMOS gemäß einer ersten Ausführungsform der Erfindung:
Fig. 2B eine Querschnittsansicht entlang der Linie X-X' in F i g. 2A, in Richtung der Pfeile gesehen,
Fig. 3A, 3B und 3C Querschnittsansichten zur Darstellung der aufeinanderfolgenden Verfahrensschritte zur Herstellung der err.en bevorzugten Ausführungsform der Erfindung;
Fig.4 eine Draufsicht auf eine zweite bevorzugte Ausführungsform der Erfindung;
Fig. 5A. 5B und 5C Querschnittsansichten entlang der Linie X-X' in F i g. 4, in Richtung der Pfeile gesehen, zur Darstellung der aufeinanderfolgenden Verfahrensschriite der Herstellung der zweiten bevorzugten Ausführungsform der Erfindung und
Fig. 6 ein Schaubild in dem die Leckströme beim erfindungsgemäßen Bauelement und beim bekannten Bauelement aufgetragen sind, um die Wirkung der Erfindung darzustellen.
Ein Beispiel eines bekannten CMOS ist schematisch in Fig. I dargestr'lt. In einem N-Substrat 1 mit einer Störstellenkonzentration von 1 χ ΙΟ15 Atome/cm3 ist ein P-Bereich (P^Wanne) 9 von 6μιη Dicke und mit einer Störstellenkonzentration von 1 χ 1015 Atome/cm3 ausgebildet. Auf dem Substrat 1 ist selektiv eine dicke Feldoxidschicht 2 mit etwa 1 μπι Dicke vorgesehen. Im N-Bereich dieses »Substrats 1 ist ein P-Bereich 6 mit einer Störstellenkonzentration von 1 χ 1020 Atome/cm3 vorgesehen, der als Drain-Bereich 6 des P-Kanal-Tran-
sistors verwendet wird. Andererseits in im P-Bereich 9, d. h. in der P-Wanne 9 des Substrats 1 ein N-Bereich 10 mit einer Störstellenkonzentration von 1 χ ΙΟ21 Atome/cm3 vorgesehen, der als Drain-Bereich 10 eines N-Kanal-Transistors verwendet wird. Bei einem CMOS ϊ werden diese Drain-Bereiche 6 und 10 gemeinsam miteinander verbunden und als Ausgang des CMOS verwendet. Als gemeinsames Verbindungsmittel ist eine N-leiteride polykristalline Siliziumverdrahtungsschicht 5 mit etwa 400 nm Dicke vorgesehen, die Phosphor mit einer Konzentration 1 χ 1021 Atome/cm3 enthält, mit dem N-Drain-Bereich 10 am Oberflächenbereich 13 verbunden ist und sich über die Feldoxidschicht 2 und auf einem dünnen Siliziumfilm 4 mit 50 nm Dicke (dieser dient in einem Gate-Bereich als Gateoxidfilm) bis in die Nähe des P-Drain-Bereichs 6 erstreckt. Die Verdrahtungsschichl 5 und der P-Drain-Bereich 6 sind mittels einer Metallverdrahtungsschicht 8 aus Aluminium oder dergleichen miteinander verbunden. Bei der Herstellung lies CrvlGS rtiii der oben /G erwähnten Konstruktion wird üblicherweise der P-Drain-Bereich 6 ausgebildet, nachdem die N-leitende polykristalline Siliziumverdrahtungsschicht 5 selektiv aufgebracht wurde. Es wird daher kein P-Bereich in dem direkt unterhalb der Verdrahtungsschicht 5 liegenden Teil den N-Substrats ausgebildet. Danach wird die gesamte Oberfläche (durch chemische Aufdampfung) mit einem CVD-Siliziumoxidfilm 7 bedeckt, und es wird eine Öffnung 11 im P-Drain-Bereich 6 und eine Öffnung 12 auf der polykristallinen Siliziumverdrahtungsschicht 5 im Anschluß an die Öffnung 11 ausgebildet. In anderen Worten, es wird eine sowohl den P-Bereich 6 als auch die polykristalline Siliziumverdrahtungsschicht 5 überlappende Öffnung ausgebildet und in dieser Öffnung wird eine Metallverdrahtungsschicht 8 vorgesehen. Bei einer derartigen Struktur tritt jedoch, wie bereits oben beschrieben wurde, das Problem auf. daß bei der Ausbildung der Öffnung 12 in dem CVD-Siliziumoxidfilm 7 auf der polykristallinen Siliziumverdrahtungsschicht 5 eine Ätzflüssigkeit durch die Korngrenzen der polykristallinen Siliziumverdrahtungsschicht 5 eindringt und damit Nadellöcher in dem dünnen Isolierfilm 4 direkt unterhalb der polykristallinen Siliziumverdrahtungsschicht 5 ausgebildet werden, wodurch ein Leckstrom zwischen dem Substrat und den oben erwähnten Leitern auftreten kann.
Eine bevorzugte Ausführungsform der Erfindung ist in den Fig.2A und 2B dargestellt, wobei die Teile mit den gleichen Funktionen wie in Fig. 1 mit gleichen Bezugszeichen gekennzeichnet sind. Ein P-Source-Bereich 16 eines P-Kanal-Transistors ist an einem Kontaktbereich 23 r.nit einer Metallverdrahtungsschicht 21 verbunden, wohingegen ein N-Source-Bereich 20 eines N-Kanal-Transistors an einem Kontaktbereich 24 mit einer Metallverdrahtungsschicht 22 verbunden ist Eine gemeinsame Gate-Elektrode 17 ist auf der N-leitenden polykristallinen Siliziumverdrahtungsschicht ausgebildet und dient als Eingangselektrode für den CMOS. Die Erfindung bezieht sich auf die Verbindung der Drain-Bereiche 6 und 10 dieser Transistoren. Wie aus Fig.2B zu ersehen ist, ist ein P-Bereich 3 im gesamten Teil des Halbleitersubstrats vorgesehen, der sich direkt unterhalb einer Öffnung 12 und einer polykristallinen Siliziumverdrahtungsschicht 5 erstreckt Der zusätzliche P-Bereich 3 weist in der dargestellten Ausführungsform eine Störstellenkonzentration von 1 χ 1018 Atome/cm3 und eine Tiefe von 03 bis 1,0 u.m auf und ist neben dem P-Drain-Bereich 6
angeordnet. Diese Anordnung wird nun anhand der Draufsicht in Fig.2A beschrieben. Ein gepunkteter Bereich stellt die N-Ieilende polykristalline Siliziumverdrahtungsschicht 5 dar, die mit einer Metwllverdrahtungsschicht 8 an einer Öffnung 12 mit einer 5μπιχ6μΓη großen Fläche verbunden ist, wobei die Öffnung 12 mit einem Kreuz im Rechleck in gestrichelter Form dargestellt ist. Unterhalb dieser Öffnung 12 ist ein P-Bereich 3 mit einer straffierten Fläche von 10 μπι χ 7 μίτι so ausgebildet, daß er sich über die gesamte unterhalb der Öffnung 12 liegende Fläche erstreckt. Durch die Ausbildung des zusätzlichen P-Bereichs 3 kann das oben beschriebene Problem bei den bekannten Bauelementen eliminiert werden. Der mit dieser erfindungsgemäßen Ausführungsform erreichte Effekt ist in F i g. 6 dargestellt. In F i g. 6 ist der Leckstrom bei den erfindungsgemäßen Halbleiterbauelementen durch eine Datenlinie 100. die im Bereich von etwa 10 l0 bis 10-" A verläuft, dargestellt, wohingegen uei Lecksiium bei dein bekannten üälblcitcrbauelement ohne den zusätzlichen P-Bereich 3 sich im Bereich von etwa 10-3 bis 10- " A ändert, wie es durch die Datenlinie 200 dargestellt ist. Die Daten nach F i g. 6 wurden durch Prüfelemente erhalten, die 200 Kontaktbereiche aufwiesen.
Anhand der Fig.3A bis 3C wird nun das Verfahren zur Herstellung des erfindungsgemäßen Halbleiterbauelements kurz beschrieben. Nachdem der P-Bereich bzw. die !'Wanne 9 ausgebildet und ein Feldoxidfilm 2 selektiv aufgebracht wurde, wird durch Bor-Ionen-Injektionen bei 100 bis 150 KeV und 1 χ ΙΟ13 Atome/cm3 durch einen dünnen Oxidfilm 4, unter Verwendung einer Fotolackschicht 25 als Maske der erfindungsgemäße P- Bereich 3 ausgebildet (Fig. 3A).
Danach wird der Oxidfilm 4 am Kontaktbereich des N-Kanal-Transistors entfernt, durch Aufdampfen wächst dann eine mit Phosphor dotierte polykristalline Siliziumschicht 5 auf. und durch Musterbildung wird eine Verdrahtungsschicht 5 gebildet. Danach wird der P-Kanal-Transistorbereich mit einem Siliziumnitrij-film /* 26 bedeckt und es werden dann durch Diffusionen oder Phosphor-Ionen-Injektion (Fig.3B) der Source-Bereich 20 und der Drain-Bereich 10 des N-Kanal-Transistors ausgebildet.
Danach wird der Bereich des N-Kanal-Transistors mit einem Siliziumnitrilfilm 27 bedeckt und es werden / der Source-Bereich 16 und der Drain-Bereich 6 des P-Kanal-Transistors mit einer Störstellenkonzentration von 1020 Atome/cm2 oder weniger durch Diffusion oder Bor-Ionen-Injektion ausgebildet. Während dieses Verfahrensschrittes sind der Drain-Bereich 6 und der P-Bereich 3 mit Sicherheit durch Diffusion in Laic/alrichtung (Fig.3C) miteinander verbunden. Es ist hier anzumerken, daß während dieses Verfahrensschrittes, bei dem die polykristalline Siliziumschicht 5 auf der Seite des P-Kanal-Transistors nicht mit dem Siliziumnitrilfilm 27 bedeckt ist, die Schicht 5 eine N-Schicht / bleibt, selbst wenn während dieses Verfahrensschrittes Bor-Ionen eindringen. Dies ist darauf zurückzuführen, daß die polykristalline Siliziumschicht 5 vorher mit Phosphor mit einer hohen Konzentration von 1 χ 1021 Atome/cm3 dotiert wurde und die Source- und Drain-Bereiche 16 und 6 1020 Atome/cm3 aufweisen. Aufgrund dieses Konzentrationsunterschiedes werden die in die Schicht 5 in Fig.3C injizierten Bor-Ionen durch das Phosphor kompensiert Dann wird das gesamte Bauelement mit einem CVD-Oxidfilm 7 bedeckt, in dem die Öffnungen 11 und 12 ausgebildet
3ILIZr.Ur1MITRIDFILr1
und eine Metallverdrahtungsschicht 8 in diesen Öffnungen angeordnet wird, wie es aus F i g. 2B zu ersehen ist. Bei der Herstellung des bekannten Halbleiterbauelements ist der in Fig.3A dargestellte Verfahrensschritt nicht enthalten und das Herstellungsverfahren beginnt mit dem in Fig.3B dargestellten Verfahrensschritt, so daß der P-Bereich 3 gemäß der Erfindung nicht ausgebildet wird.
Wer«? bei dieser Ausführungsform der Erfindung die öffnung 12 im Isolierfilm 7 oberhalb der polykristallinen Siliziumverdrahtungsschicht 5 ausgebildet wird, so wird selbst dann, wenn die polykristalline Silizim'nschicht 5 und der darunter liegenden dünne Isolierfilm 4 durch eine dabei verwendete Ätzflüssigkeit geätzt oder erodiert werden sollten, die Bildung eines Leckstroms zwischen dem Substrat 1 und der Metallverdrahtungsschicht 8 aufgrund des direkt unterhalb des Isolierfilms 4 ausgebildeten Bereichs 3 mit einem zum Substrat 1 entgegengesetzten Leitungstyps verhindert.
Aus dsm obigen ist ersichtlich daß eine "oNkristslüne Siliziumverdrahtungsschicht und eine Diffusionsschicht mit einem weiteren Leiter verbunden werden können, ohne daß die Vorteile der Schaltungsintegration mit hoher Dichte verloren gehen.
Bei der oben beschriebenen Ausführungsform wurde ein N-Substrat verwendet Die Erfindung kann selbstverständlich in gleicher Weise auf ein P-Substrat angewendet werden. Auch muß die Siliziumverdrahtungsschicht nicht aus polykristallinem Silizium bestehen, sondern sie kann aus amorphem, porösem oder anderem Silizium bestehen.
Ein Verfahren zur Herstellung einer zweiten bevorzugten Ausführungsform eines erfindungsgemäßen Halbleiterbauelements ist im Querschnitt in den Fig.5A bis 5C dargestellt und Fig.4 zeigt eine Draufsicht auf das Halbleiterbauelement bei dem in F i g. 5C dargestellten Verfahrensschritt.
Wie aus F i g. 5A zu ersehen ist, wird, nachdem ein dicker Feldoxidfilm 31 und ein Gate-lsolierfilm 32 auf einem N-leitenden monokristallinen Siliziumsubstrat 30 durch thermische Oxidation ausgebildet wurden, zuerst eine undotierte polykristalline Siliziumschicht 33 durch Aufdampfen selektiv auf diesen Filmen ausgebildet.
Danach wird, wie es in Fig.5B dargestellt ist, der Isolierfilm 32 unter Verwendung der polykristallinen Siliziumschicht 23 als Maske für das Ätzen weggeätzt Danach wird durch Dotieren von P-Störstellen in das Substrat 30 durch das Verfahren der Ionen-Injektion oder Thermodiffusion, unter Verwendung des Feldoxidfilms 31 und der polykristallinen Siliziumschicht als Masken, ein P-Bereich 34 ausgebildet und gleichzeitig werden P-Störstellen in die polykristalline Siliziumschicht 33 injiziert Bis zu diesem Verfahrensschritt unterscheidet sich das Verfahren nicht von dem Verfahren zur Herstellung eines herkömmlichen P-Kanal-MOS mit Silizium-Gate in integrierter Schaltungstechnik.
Nach dem Aufbringen eines Isolierfilms 39 auf der Oberfläche des Substrats, um einen Metalleiter mit der im polykristallinen Silizium 33 und dem P-Bereich 34 zu verbinden, wird der Isolierfilm 39, wie es aus F i g. 5C zu ersehen ist, selektiv weggeätzt, so daß Kontaktöffnungen 37 und 38 gebildet werden. Damit wird ein Teil des P-Bereichs 34 und ein Teil der polykristallinen .Siliziumschicht 33 selektiv freigelegt Danach werden durch Ionen-Injektion Bor-Ionen dotiert und bilden einen P-Bereich 35' im Gberfläehenbereich des Siliziumssubstrats 30 an der Kontaktöffnung 37 und es wird gleichzeitig ein P-Bereich 35 im Oberflächenbereich des Siliziumssubslrats 30, direkt unterhalb der polykristallinen Siliziumschicht 33 bzw, direkt unterhalb der Öffnung 38 ausgebildet.
Danach wird eine Aluminiumschicht 36 selektiv auf den P-Bcrcichcn 34 und 35' im Oberflächenbereich des Substrats 30 und auf die von dem isolierfilm 39 freigelegte polykristalline Siliziumschicht 33 aufgebracht, wodurch die Bereiche 34 und 35' und die Schicht 33 miteinander verbunden werden.
Bei dieser erfindungsgemäßen Ausführungsform der Erfindung wird ein P-Bereich 35 irrt Oberflächenbefeich des Substrats direkt unterhalb der Kontaktöffnung und der polykristallinen Siliziumschicht 33 so ausgebildet.
daß die Ausbildung des oben beschriebenen Leckstromes verhindert werden kann. Darüber hinaus kann durch Ausbildung eines P-Bereichs 35', der eine größere Tiefe als der P-Bereich 34 aufweist und als Diffusions· Verdrahtungsschicht verwendet wird, dem Bauelement ein? Struktur vprÜphpn werden, hei der ein F.indriniJP.n von Legierungsspitzen verhindert werden kann, die im Oberflächenbereich des Substrats im Bereich der Kontaktöffnung gebildet werden. Darüber hinaus können die P-Bereiche 35 und 35' eine geringere Konzentration als der P-Bereich 34 aufweisen, so daß die Kapazität des Diffusionsbereichs direkt unterhalb dem Bereich der Kontaktöffnung vermindert werden kann.
Bei der oben beschriebenen Ausführungsform der Erfindung ist anzumerken, daß trotz der Tatsache, daß ein Fotoätzverfahren für vergrabene Kontakte, das im Falle des sogenannten Verfahrens für vergrabene Kontakte erforderlich ist, nicht erforderlich ist und die Ausführungsform lediglich eine Belegungsfläche benötigt, die gleich oder kleiner ist als der vergrabene Kontakt, wie es aus der Draufsicht in F i g. 4 zu ersehen ist. Damit ist die Erfindung besonders wirkungsvoll bei einer Schaltungsintegration mit hoher Dichte ebenso wie bei der Vereinfachung des Herstellungsverfahrens.
Es wird nun anhand der Draufsicht in F i g. 4 die oben beschriebene Ausführungsform näher beschrieben. Ein Source-Bereich 41 ist über einen-Kontaktbereich 43 mit einer Metallverdrahtungsschicht 42 verbunden und eine Gate-Elektrode 40 besteht aus polykristallinem Silizium.
Die P-Bereiche 35 und 35' gemäß der Erfindung sind durch eine schraffierte Fläche dargestellt und so ausgebildet, daß sie sich über den gesamten Teil des N-Substrats erstrecken, der unterhalb der öffnung 38 (gestricheltes Rechteck mit gestricheltem Kreuz) auf
der polykristallinen Siliziumschicht 33, die durch eine gepunktete Fläche dargestellt ist liegt Die seitliche Erstreckung dieser Bereiche 35 und 35' über die öffnungen 37 und 38 hinaus wird durch die Diffusion in lateraler Richtung gewirkt, also ähnlich wie bei der oben beschriebenen ersten Ausführungsform.
Bei dieser zweiten bevorzugten Ausführungsform ist die polykristalline Siliziumschicht 33 400 nm, der dünne Oxidfilm 32 (dieser Film dient als Gate-Oxidfilm im Gate-Bereich) 500 Ä und der durch chemisches Aufdampfen (CVD) gebildete Siliziumoxidfilm 39 etwa 1 μηι dick. Wenn Bor-Ionen bei 130 bis 220 KeV, beispielsweise bei 150 KeV injiziert werden, so bildet sich der P-Bereich 35 unterhalb der Öffnung 38 mit einer Tiefe von etwa 0,5 μιη aus, während der P-Bereich 35'
unterhalb der öffnung 37 eine Tiefe von etwa 1,0 μιη aufweist Wenn bei dieser bevorzugten Ausführungs-ίοππ-die Leitungstypen umgekehrt werden und ein N-Bereich in einem P-Substrat ausgebildet wird, so wird
die Phosphor'Ionen-Injektion bei 300 bis 600 KeV beispielsweise bei 350 KeV durchgeführt. Auch in diesem Falle kann die Ionen-Injektion unter Beibehaltung der Fotolackschicht durchgeführt werden, die bei der Ausbildung der öffnungen verwendet wird.
Während bei der zweiten Ausfühfungsform nach Fig.5A eine ündotierte Siliziumschicht verwendet wurde, kann in gleicher Weise eine P- oder N-Si!iziumschichl verwendet werden. Wenn die polykristalline Siliziumschicht 33 vorher mit Phosphor mit einer hohen
10
Konzentration von beispielsweise 5 χ 1020 Atome/cm3 oder mehr dotiert Wurde, so Werden die P-Bereiche 35 und 35' durch die Bor-lonen-Injektion mit einer Konzentration von lxl0l? bis 1 χ 1019 Atome/cm3 ausgebildet. Aufgrund dieses Konzentrationsunterschiedes werden die in die N-leitende polykristalline Siliziumschicht 33 injizierten Bor-Ionen durch das Phosphor kompensiert und die polykristalline Siliziumschicht 33 bleibt damit eine N-Schicht.
Hierzu 5 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Halbleiterbauelement mit einem Halbleitersubstrat (1) des ersten Leitungstyps, einem ersten Bereich (6) des zweiten Leitungstyps, der sich von der einen Oberfläche des Haibleitersubstrats aus ins Innere des Substrats erstreckt, einer Halbleiterschicht (5), die sich über einen ersten Isolierfilm (2) über dem Halbleitersubstrat erstreckt und einem den ersten Bereich (6) und die Halbleiterschicht (5) ίο bedeckenden zweiten Isolierfilm (7) mit einer darin ausgebildeten öffnung (11,12), durch die ein Teil des ersten Bereichs (6) und ein Teil der Halbleiterschicht
(5) in der Nähe des Teils des ersten Bereichs freigelegt wird, wobei in der öffnung eine is Metallschicht (8) so angeordnet ist, daß sie mit dem ersten Bereich (6) und der Halbleiterschicht (5) verbunden ist, dadurch gekennzeichnet, daß es einen zweiten Bereich (3) des zweiten Leitungstyps aufweist, der entlang des gesamten Oberflächerrtereichs des Halbleitersubstrats (1) unterhalb der Haibieiterschicht (5) an der öffnung (11, 12) und angrenzend an den ersten Bereich (6) vorgesehen ist.
2. Halbleiterbauelement nach Anspruch !,dadurch gekennzeichnet, daß die Halbleiterschicht eine polykristalline Siliziumschicht {^) ist.
3. Halbleiterbauelement nach Anspruch !,dadurch gekennzeichnet, daß die Halbleiterschicht (5) vom ersten Leitungstyp (N)ist.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeich: et, daß eine Kante bzw. Rand des ersten Bereichs (6) und der Filbleiterschicht (5) in der Öffnung (11, 12) liefen und sie im wesentlichen miteinander zusammenfallen.
5. Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch ein erstes Paar von Source- und Drain-Bereichen (16 resp. 6) des zweiten Leitungstyps, die in einem Bereich des ersten Leitungstyps in einem Halbleitersubstrat (1) angeordnet sind, ein zweites Paar von Source- und Drain-Bereichen (20 resp. 10) des ersten Leitungstyps, die in einem Bereich (9) des zweiten Leitungstyps im Halbleite. · substrat angeordnet sind, eine polykristalline Siliziumverdrahtungsschicht (5) des ersten Leitungstyps, die sich über einer ersten Isolierschicht auf der Oberfläche des Haibleitersubstrats (1) so erstreckt, daß sie an einem ersten Endabschnitt mit einem der Source- oder Drain-Bereiche des ersten Leitungstyps verbunden ist und mit einem zweiten Endab- schnitt in die Höhe eines der Source- oder Drain Bereiche des zweiten Leitungstyps kommt.
6. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 5. wobei nacheinander eine dicke Feldoxidschicht (2) und eine dünne Oxidschicht (4) selektiv auf einem Halbleitersubstrat (1) des ersten Leitungstyps und eine polykristalline Siliziumverdrahtungsschicht (5) des ersten Leitungstyps selektiv auf der Feldoxidschicht und dem Halbleitersubstrat aufgebracht, ein Drain-Bereich (6) des zweiten Leitungsiyps im Oberflächenbereich des Halbleitersubstrat zwi* schert der Feldoxidschicht und der Vefdrahtungsschicht ausgebildet, ein Siliziumoxidfilm (7) aufge* bracht und eine Öffnung (H1 12) über dem Drain-Bereich und über einem Teil der Verdrahtungsschicht ausgebildet und in dieser öffnung eine Metallverdrahtungsschicht (8) ausgebildet werden, dadurch gekennzeichnet, daß nach dem Aufbringen der Feldoxidschicht (2) und der Oxidschicht (4) mit Hilfe einer Fotolackschicht (25) ein zweiter Bereich (3) des zweiten Leitungstyps im Oberflächenbereich des Haibleitersubstrats (1) ausgebildet wird.
7. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 5, wobei nacheinander eine dicke Feldoxidschicht (31) und eine Gateisolierschicht (32) auf einem Halbleitersubstrat (30) des ersten Leitungstyps aufgebracht und darauf eine undotierte polykristalline Siliziumschicht
(33) selektiv ausgebildet, der Gateisolierfilm (32) in einem Bereich weggeätzt, in diesem Bereich ein Bereich (34) des zweiten Leitungstyps im Halbleitersubstrat (30) ausgebildet werden, dadurch gekennzeichnet, daß danach ein Isolierfilm (39) selektiv auf dem Halbleitersubstrat (30) und auf der polykristallinen Siliziumschicht (33) aufgebracht, der Isolierfilm (39) selektiv zur Ausbildung von öffnungen (37, 38) weggeätzt und damit ein Teil des ersten Bereichs
(34) des zweiten Leitungstyps und ein Teil der Siiiziumschicht (33) freigelegt werden, daß dann an der Öffnung (37) ein zweiter Bereich (35') des zweiten Leitungstyps und gleichzeitig unter der Siliziumschicht (33) bzw. unter der öffnung (38) ein dritter Bereich (35) des zweiten Leitungstyps ausgebildet und dann eine Metallschicht (36) selektiv auf dem ersten und zweiten Bereich (34, 35') und auf der Siiiziumschicht (33) aufgebi acht werden.
DE2930630A 1978-07-28 1979-07-27 Halbleiterbauelement sowie Verfahren zu seiner Herstellung Expired DE2930630C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9282778A JPS5519857A (en) 1978-07-28 1978-07-28 Semiconductor

Publications (2)

Publication Number Publication Date
DE2930630A1 DE2930630A1 (de) 1980-03-20
DE2930630C2 true DE2930630C2 (de) 1982-04-22

Family

ID=14065260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2930630A Expired DE2930630C2 (de) 1978-07-28 1979-07-27 Halbleiterbauelement sowie Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US4322736A (de)
JP (1) JPS5519857A (de)
DE (1) DE2930630C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382827A (en) 1981-04-27 1983-05-10 Ncr Corporation Silicon nitride S/D ion implant mask in CMOS device fabrication

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696850A (en) * 1979-12-30 1981-08-05 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS6046545B2 (ja) * 1980-05-16 1985-10-16 日本電気株式会社 相補型ｍｏｓ記憶回路装置
JPS5846193B2 (ja) * 1980-07-15 1983-10-14 株式会社東芝 半導体装置
JPS57112027A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPS57177553A (en) * 1981-04-24 1982-11-01 Toshiba Corp Semiconductor
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
JPS5850765A (ja) * 1981-09-21 1983-03-25 Hitachi Ltd 半導体集積回路装置
US4460913A (en) * 1981-10-30 1984-07-17 Rca Corporation Fast switching transistor
JPS5919354A (ja) * 1982-07-24 1984-01-31 Fujitsu Ltd 半導体装置
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
JPS5994454A (ja) * 1982-11-19 1984-05-31 Nec Kyushu Ltd 半導体装置とその製造方法
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
JPH061777B2 (ja) * 1985-09-30 1994-01-05 富士通株式会社 半導体集積回路装置
JPS62260340A (ja) * 1986-05-06 1987-11-12 Toshiba Corp 半導体装置の製造方法
US4808555A (en) * 1986-07-10 1989-02-28 Motorola, Inc. Multiple step formation of conductive material layers
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
US5221634A (en) * 1989-01-31 1993-06-22 Texas Instruments Incorporated Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate
US5491355A (en) * 1992-09-03 1996-02-13 Sgs-Thomson Microelectronics, Inc. Self-aligned contact formation
DE4328474C2 (de) * 1993-08-24 1996-09-12 Gold Star Electronics Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
JP3256048B2 (ja) * 1993-09-20 2002-02-12 富士通株式会社 半導体装置及びその製造方法
US5545926A (en) 1993-10-12 1996-08-13 Kabushiki Kaisha Toshiba Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts
US5824579A (en) * 1996-04-15 1998-10-20 Motorola, Inc. Method of forming shared contact structure
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6774413B2 (en) * 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6897535B2 (en) * 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8168487B2 (en) * 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
US3891190A (en) * 1972-07-07 1975-06-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure
ES418485A1 (es) * 1972-10-18 1976-04-16 Ibm Disposicion de estructura de circuito integrado de aisla- miento de multiples capas.
US3812521A (en) * 1973-02-16 1974-05-21 Motorola Inc Bonding pad substructure for integrated circuits
US4033797A (en) * 1973-05-21 1977-07-05 Hughes Aircraft Company Method of manufacturing a complementary metal-insulation-semiconductor circuit
JPS5714026B2 (de) * 1973-08-09 1982-03-20
CH581904A5 (de) * 1974-08-29 1976-11-15 Centre Electron Horloger
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
JPS52141591A (en) * 1976-05-20 1977-11-25 Matsushita Electric Ind Co Ltd Process of semiconductor device
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
US4205330A (en) * 1977-04-01 1980-05-27 National Semiconductor Corporation Method of manufacturing a low voltage n-channel MOSFET device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4382827A (en) 1981-04-27 1983-05-10 Ncr Corporation Silicon nitride S/D ion implant mask in CMOS device fabrication

Also Published As

Publication number Publication date
US4322736A (en) 1982-03-30
DE2930630A1 (de) 1980-03-20
JPS5519857A (en) 1980-02-12

Similar Documents

Publication Publication Date Title
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE69617849T2 (de) Halbleiter-Kondensator und Verfahren zu seiner Herstellung
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE69429018T2 (de) Ausgangsschaltung für Ladungsübertragungselement
DE3500528A1 (de) Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur
DE2903534A1 (de) Feldeffekttransistor
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2453279C3 (de) Halbleiteranordnung
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2906249A1 (de) Integrierter, komplementaerer mos- schaltkreis
DE2746335C2 (de)
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
OC Search report available
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8380 Miscellaneous part iii

Free format text: SPALTE 1, ZEILE 59 "ZWEITEN" AENDERN IN "ERSTEN" IN DER BESCHEIBUNG DAS WORT "SILIZIUMNITRITFILM" JEWEILS AENDERN IN "SILIZIUMNITRIDFILM"