JPH01147829A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01147829A JPH01147829A JP62307010A JP30701087A JPH01147829A JP H01147829 A JPH01147829 A JP H01147829A JP 62307010 A JP62307010 A JP 62307010A JP 30701087 A JP30701087 A JP 30701087A JP H01147829 A JPH01147829 A JP H01147829A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- impurity
- gate insulating
- upper wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 abstract 2
- 229910019213 POCl3 Inorganic materials 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体基体と上層配線層との直接接触(Bu
ried ContactまたはDirect Con
tact)を用いる半導体装置の製造方法に関する。
ried ContactまたはDirect Con
tact)を用いる半導体装置の製造方法に関する。
〈従来の技術)
従来のベリドコンタクト技術の一例を第3図に示す。即
ちこのコンタクトの形成方法としては、第3図(a)の
如く半導体基板1上に素子間分離領域2.ゲート絶縁r
IA3を形成後、第3図(b)の如くコンタクト部分の
み化学薬品を用いてエツチング除去してコンタクト孔5
を形成し、その後多結晶シリコン層4を堆積し、不純物
拡散層6を形成するための拡散法として、第3図(c)
の如<POCJI 3による液体源拡散法を用いていた
。
ちこのコンタクトの形成方法としては、第3図(a)の
如く半導体基板1上に素子間分離領域2.ゲート絶縁r
IA3を形成後、第3図(b)の如くコンタクト部分の
み化学薬品を用いてエツチング除去してコンタクト孔5
を形成し、その後多結晶シリコン層4を堆積し、不純物
拡散層6を形成するための拡散法として、第3図(c)
の如<POCJI 3による液体源拡散法を用いていた
。
(発明が解決しようとする問題点)
従来技術の問題点としては、第4図に符号aで示される
ように拡散層6どうじが近づき、フィールドパンチスル
ー特性の劣化があった。即ち、高濃度のPOCJ13拡
散により、多結晶シリコン層4からシリコン基板内1ヘ
リンが拡散するために、例えば900℃、40分の拡散
でも、拡散深さが0.6μmにもおよび(第5図参照)
、フィールドパンチスルー特性を著しく劣化させるばか
りか、素子のM細化の妨げになっていた。
ように拡散層6どうじが近づき、フィールドパンチスル
ー特性の劣化があった。即ち、高濃度のPOCJ13拡
散により、多結晶シリコン層4からシリコン基板内1ヘ
リンが拡散するために、例えば900℃、40分の拡散
でも、拡散深さが0.6μmにもおよび(第5図参照)
、フィールドパンチスルー特性を著しく劣化させるばか
りか、素子のM細化の妨げになっていた。
本発明は、上記実情に鑑みてなされたもので、半導体基
板中への不純物拡散長を極力抑制し、素子の微細化を実
現できる半導体装置の製造方法を提供するものである。
板中への不純物拡散長を極力抑制し、素子の微細化を実
現できる半導体装置の製造方法を提供するものである。
[発明の構成]
(問題点を解決するための手段)
本発明は、第1導電型半導体基体上に素子間分離領域で
隔離された素子領域を形成する工程、及び前記素子領域
にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に
対してレジストにより前記半導体基体と上層配線層との
直接接触を得るための領域にコレクト孔を開口する工程
と、1iiJ記コンタクト孔から第2導電型の第1の不
純物をイオン注入し、その後に前記コンタクト孔及びゲ
ート絶縁膜上に形成される前記上層配線層へ導入される
第2導電型の第2の不純物の前記半導体基板内への拡l
ikを抑制するための工程と、前記上層配線層を前記コ
ンタクト孔及びゲート絶縁膜上に堆積し前記上層配線層
に前記第2導電型の第2の不純物を導入する工程とを具
備したことを特徴とする。
隔離された素子領域を形成する工程、及び前記素子領域
にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に
対してレジストにより前記半導体基体と上層配線層との
直接接触を得るための領域にコレクト孔を開口する工程
と、1iiJ記コンタクト孔から第2導電型の第1の不
純物をイオン注入し、その後に前記コンタクト孔及びゲ
ート絶縁膜上に形成される前記上層配線層へ導入される
第2導電型の第2の不純物の前記半導体基板内への拡l
ikを抑制するための工程と、前記上層配線層を前記コ
ンタクト孔及びゲート絶縁膜上に堆積し前記上層配線層
に前記第2導電型の第2の不純物を導入する工程とを具
備したことを特徴とする。
即ち本発明は、半導体基体と逆タイプの不純物、例えば
Asイオン注入を行ない、これにより得られる層が、そ
の後形成される上層配線層例えば多結晶シリコン膜堆積
後のPOCJ! 3拡散による不純物の拡散を抑制し、
浅い拡散深さを実現するものである。
Asイオン注入を行ない、これにより得られる層が、そ
の後形成される上層配線層例えば多結晶シリコン膜堆積
後のPOCJ! 3拡散による不純物の拡散を抑制し、
浅い拡散深さを実現するものである。
(実施例)
以下図面を参照して本発明の詳細な説明する。第1図は
同実施例の工程フローを示すもので、Nタイプコンタク
トの場合である。まず第1図(a>に示す如くPタイプ
の半導体基板1上に(ウェル構造の場合はPウェル上に
)素子間分離領域2を形成する6次にこの領域2で隔離
された素子領域上にゲート酸化膜3を100〜150人
形成した後、堆積前処理を行なわないか、或いは弗化水
素酸を含まない化学薬品で処理後、低圧化学的気相成長
法(以下LPCVD法)によりゲート酸化膜保護用の第
1の多結晶シリコン層7を約1000人堆積する。その
後フォトレジスト8を用いてベリドコンタクト領域5を
開孔し、即ちフォトマスクを用いて選択的にフォトレジ
スト8を除去した後、反応性イオンエツチング及びNl
l、 F液を用いて半導体基板1が露出するまでエツチ
ングする。それからAsイオン注入を加速電圧40ke
V 、ドーズ量I X 1015an−2の条件で行な
い、コンタクト孔5内にドーピング9を行なう。その後
第1図(c)の如く第2の多結晶シリコン膜10を、0
濃度をppn+オーダーにコントロールしたLPGVD
炉を用いて約3000人堆積し、POCj3液体源を用
いて多結晶シリコン層1o、Si基板】中へドーピング
する。この時、As拡散層9がPの拡散を抑制する様に
働くため、拡散層9′でのPの分布はAs分布の内側に
くる(第2図参照)。
同実施例の工程フローを示すもので、Nタイプコンタク
トの場合である。まず第1図(a>に示す如くPタイプ
の半導体基板1上に(ウェル構造の場合はPウェル上に
)素子間分離領域2を形成する6次にこの領域2で隔離
された素子領域上にゲート酸化膜3を100〜150人
形成した後、堆積前処理を行なわないか、或いは弗化水
素酸を含まない化学薬品で処理後、低圧化学的気相成長
法(以下LPCVD法)によりゲート酸化膜保護用の第
1の多結晶シリコン層7を約1000人堆積する。その
後フォトレジスト8を用いてベリドコンタクト領域5を
開孔し、即ちフォトマスクを用いて選択的にフォトレジ
スト8を除去した後、反応性イオンエツチング及びNl
l、 F液を用いて半導体基板1が露出するまでエツチ
ングする。それからAsイオン注入を加速電圧40ke
V 、ドーズ量I X 1015an−2の条件で行な
い、コンタクト孔5内にドーピング9を行なう。その後
第1図(c)の如く第2の多結晶シリコン膜10を、0
濃度をppn+オーダーにコントロールしたLPGVD
炉を用いて約3000人堆積し、POCj3液体源を用
いて多結晶シリコン層1o、Si基板】中へドーピング
する。この時、As拡散層9がPの拡散を抑制する様に
働くため、拡散層9′でのPの分布はAs分布の内側に
くる(第2図参照)。
尚、上記Asイオン注入は、第2の多結晶シリコンWA
10の堆積(この時は500人程反り薄膜にするとよい
)後に行なってもかまわない。この場合は、上記Asイ
オン注入は、第2の多結晶シリコンv10とシリコン基
板1との間の自然酸化膜の破壊の役割りもあわせもつ、
また第1図ではゲート酸化膜保護用の多結晶シリコン層
7を用いたが、これは必ずしも必要なものではない。
10の堆積(この時は500人程反り薄膜にするとよい
)後に行なってもかまわない。この場合は、上記Asイ
オン注入は、第2の多結晶シリコンv10とシリコン基
板1との間の自然酸化膜の破壊の役割りもあわせもつ、
また第1図ではゲート酸化膜保護用の多結晶シリコン層
7を用いたが、これは必ずしも必要なものではない。
以上説明した実施例によれば、多結晶シリコン屑10か
ら基板1中への不純物拡散長をAsとPとの相互作用に
より極めて浅くすることができ(第2図参照)、従って
フィールドバンチスルー特性を大幅に向上でき、また素
子の微細化には適した構造が実現できる。
ら基板1中への不純物拡散長をAsとPとの相互作用に
より極めて浅くすることができ(第2図参照)、従って
フィールドバンチスルー特性を大幅に向上でき、また素
子の微細化には適した構造が実現できる。
[発明の効果]
以上説明した如く本発明によれば、L層配線!r!J(
実施例の多結晶シリコン10)から半導体基体中への不
純物拡散長を極めて浅くできるから、バンチスルー特性
を大幅に向上でき、また素子のm細化に適した構造が実
現できるものである。
実施例の多結晶シリコン10)から半導体基体中への不
純物拡散長を極めて浅くできるから、バンチスルー特性
を大幅に向上でき、また素子のm細化に適した構造が実
現できるものである。
第1図は本発明の一実施例の工程図、第2図は同工程で
得られる拡散層の特性図、第3図は従来のベリドコンタ
クトの工程図、第4図は同it来法の問題点を示す断面
図、第5図は上記従来法で得られる拡散層の特性図であ
る。 1・・・半導体基板、2・・・素子量分MfPA、3・
・・ゲート絶縁膜、5・・・コンタクト孔、7・・・第
1の導電膜(多結晶シリコン)、8・・・フォトレジス
ト膜、9・・・イオン注入により形成された浅い不純物
(As)拡散層、9′・・・不純物As、Pによる拡散
層、10・・・第2の導電M(多結晶シリコン)。 出願人代理人 弁理士 鈴 江 武 彦−1゜ 第3図 g4図 差玖表″fg号秒刀で(μm) 第5rA
得られる拡散層の特性図、第3図は従来のベリドコンタ
クトの工程図、第4図は同it来法の問題点を示す断面
図、第5図は上記従来法で得られる拡散層の特性図であ
る。 1・・・半導体基板、2・・・素子量分MfPA、3・
・・ゲート絶縁膜、5・・・コンタクト孔、7・・・第
1の導電膜(多結晶シリコン)、8・・・フォトレジス
ト膜、9・・・イオン注入により形成された浅い不純物
(As)拡散層、9′・・・不純物As、Pによる拡散
層、10・・・第2の導電M(多結晶シリコン)。 出願人代理人 弁理士 鈴 江 武 彦−1゜ 第3図 g4図 差玖表″fg号秒刀で(μm) 第5rA
Claims (5)
- (1)第1導電型半導体基体上に素子間分離領域で隔離
された素子領域を形成する工程、及び前記素子領域にゲ
ート絶縁膜を形成する工程と、前記ゲート絶縁膜に対し
てレジストにより前記半導体基体と上層配線層との直接
接触を得るための領域にコンタクト孔を開口する工程と
、前記コンタクト孔から第2導電型の第1の不純物をイ
オン注入し、その後に前記コンタクト孔及びゲート絶縁
膜上に形成される前記上層配線層へ導入される第2導電
型の第2の不純物の前記半導体基板内への拡散を抑制す
るための工程と、前記上層配線層を前記コンタクト孔及
びゲート絶縁膜上に堆積し前記上層配線層に前記第2導
電型の第2の不純物を導入する工程とを具備したことを
特徴とする半導体装置の製造方法。 - (2)前記第1、第2の不純物が各々As、Pであるこ
とを特徴とする特許請求の範囲第1項に記載の半導体装
置の製造方法。 - (3)前記ゲート絶縁層と前記上層配線層との間に前記
ゲート絶縁膜の保護用導電層を設ける工程を具備するこ
とを特徴とする特許請求の範囲第1項に記載の半導体装
置の製造方法。 - (4)前記上層配線層及びゲート絶縁膜保護用導電層が
低圧化学的気相成長法により堆積された多結晶シリコン
であることを特徴とする特許請求の範囲第3項に記載の
半導体装置の製造方法。 - (5)前記Asのイオン注入を前記上層配線層堆積後に
前記コンタクト孔内の前記半導体基体付近に行なうこと
を特徴とする特許請求の範囲第2項に記載の半導体装置
の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62307010A JPH01147829A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置の製造方法 |
KR1019880015348A KR930000607B1 (ko) | 1987-12-04 | 1988-11-22 | 반도체장치의 제조방법 |
EP00100837A EP1011129A3 (en) | 1987-12-04 | 1988-12-05 | Method for manufacturing semiconductor device |
EP88311511A EP0328819A3 (en) | 1987-12-04 | 1988-12-05 | Making of doped regions using phosphorus and arsenic |
US08/425,234 US5814541A (en) | 1987-12-04 | 1995-04-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62307010A JPH01147829A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01147829A true JPH01147829A (ja) | 1989-06-09 |
Family
ID=17963929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62307010A Pending JPH01147829A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5814541A (ja) |
EP (2) | EP0328819A3 (ja) |
JP (1) | JPH01147829A (ja) |
KR (1) | KR930000607B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339655A (ja) * | 2005-06-03 | 2006-12-14 | Magnachip Semiconductor Ltd | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047357A (en) * | 1989-02-03 | 1991-09-10 | Texas Instruments Incorporated | Method for forming emitters in a BiCMOS process |
US5096840A (en) * | 1990-08-15 | 1992-03-17 | At&T Bell Laboratories | Method of making a polysilicon emitter bipolar transistor |
JP3144000B2 (ja) * | 1990-11-28 | 2001-03-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
US6180494B1 (en) * | 1999-03-11 | 2001-01-30 | Micron Technology, Inc. | Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines |
KR100440078B1 (ko) * | 1999-12-28 | 2004-07-15 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
JP2003031797A (ja) * | 2001-07-12 | 2003-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6750482B2 (en) | 2002-04-30 | 2004-06-15 | Rf Micro Devices, Inc. | Highly conductive semiconductor layer having two or more impurities |
US20040121524A1 (en) * | 2002-12-20 | 2004-06-24 | Micron Technology, Inc. | Apparatus and method for controlling diffusion |
US7297617B2 (en) * | 2003-04-22 | 2007-11-20 | Micron Technology, Inc. | Method for controlling diffusion in semiconductor regions |
US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
US9976437B2 (en) | 2006-08-15 | 2018-05-22 | United Technologies Corporation | Epicyclic gear train |
US8753243B2 (en) | 2006-08-15 | 2014-06-17 | United Technologies Corporation | Ring gear mounting arrangement with oil scavenge scheme |
CN102315121A (zh) * | 2010-07-02 | 2012-01-11 | 上海镭芯微电子有限公司 | 高频晶体管的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51135362A (en) * | 1975-05-19 | 1976-11-24 | Matsushita Electronics Corp | Method of manufacturing silicon semiconductor element |
JPS61137369A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体装置の製造方法 |
JPS62193118A (ja) * | 1986-02-19 | 1987-08-25 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5327372A (en) * | 1976-08-27 | 1978-03-14 | Hitachi Ltd | Production of s emiconductor device |
JPS53147473A (en) * | 1977-05-27 | 1978-12-22 | Mitsubishi Electric Corp | Production of mis type semiconductor device |
US4333099A (en) * | 1978-02-27 | 1982-06-01 | Rca Corporation | Use of silicide to bridge unwanted polycrystalline silicon P-N junction |
JPS5519857A (en) * | 1978-07-28 | 1980-02-12 | Nec Corp | Semiconductor |
GB2056168A (en) * | 1979-08-01 | 1981-03-11 | Gen Instrument Corp | Method of fabricating P-N junction with high breakdown voltage |
US4276688A (en) * | 1980-01-21 | 1981-07-07 | Rca Corporation | Method for forming buried contact complementary MOS devices |
JPS5736844A (en) * | 1980-08-15 | 1982-02-27 | Hitachi Ltd | Semiconductor device |
JPS5787174A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor integrated circuit device |
US4374700A (en) * | 1981-05-29 | 1983-02-22 | Texas Instruments Incorporated | Method of manufacturing silicide contacts for CMOS devices |
JPS592191A (ja) * | 1982-06-29 | 1984-01-07 | Fujitsu Ltd | 手書き日本語文の認識処理方式 |
JPS59135767A (ja) * | 1983-01-24 | 1984-08-04 | Hitachi Ltd | 半導体装置とその製造方法 |
JPS6063961A (ja) * | 1983-08-30 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS60132373A (ja) * | 1983-12-20 | 1985-07-15 | Toshiba Corp | 半導体装置の製造方法 |
US4666557A (en) * | 1984-12-10 | 1987-05-19 | Ncr Corporation | Method for forming channel stops in vertical semiconductor surfaces |
JPS6212125A (ja) * | 1985-07-10 | 1987-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6237967A (ja) * | 1985-08-12 | 1987-02-18 | Sony Corp | 半導体装置の製造方法 |
JPH0732192B2 (ja) * | 1987-05-26 | 1995-04-10 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH03109736A (ja) * | 1989-09-25 | 1991-05-09 | Sony Corp | 半導体装置の製造方法 |
EP0430166A3 (en) * | 1989-12-01 | 1993-05-12 | Seiko Instruments Inc. | Method of doping impurity into semiconductor films and patterned semiconductor strip |
US5376577A (en) * | 1994-06-30 | 1994-12-27 | Micron Semiconductor, Inc. | Method of forming a low resistive current path between a buried contact and a diffusion region |
US5525552A (en) * | 1995-06-08 | 1996-06-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a MOSFET device with a buried contact |
US5536683A (en) * | 1995-06-15 | 1996-07-16 | United Microelectronics Corporation | Method for interconnecting semiconductor devices |
US5554549A (en) * | 1995-07-03 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Salicide process for FETs |
-
1987
- 1987-12-04 JP JP62307010A patent/JPH01147829A/ja active Pending
-
1988
- 1988-11-22 KR KR1019880015348A patent/KR930000607B1/ko not_active IP Right Cessation
- 1988-12-05 EP EP88311511A patent/EP0328819A3/en not_active Withdrawn
- 1988-12-05 EP EP00100837A patent/EP1011129A3/en not_active Withdrawn
-
1995
- 1995-04-18 US US08/425,234 patent/US5814541A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51135362A (en) * | 1975-05-19 | 1976-11-24 | Matsushita Electronics Corp | Method of manufacturing silicon semiconductor element |
JPS61137369A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体装置の製造方法 |
JPS62193118A (ja) * | 1986-02-19 | 1987-08-25 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339655A (ja) * | 2005-06-03 | 2006-12-14 | Magnachip Semiconductor Ltd | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1011129A2 (en) | 2000-06-21 |
KR930000607B1 (ko) | 1993-01-25 |
EP1011129A3 (en) | 2000-12-06 |
EP0328819A2 (en) | 1989-08-23 |
EP0328819A3 (en) | 1989-11-29 |
KR890011027A (ko) | 1989-08-12 |
US5814541A (en) | 1998-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4269636A (en) | Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking | |
US4345366A (en) | Self-aligned all-n+ polysilicon CMOS process | |
JPH01147829A (ja) | 半導体装置の製造方法 | |
US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
US5153146A (en) | Maufacturing method of semiconductor devices | |
JPH0727877B2 (ja) | イオン注入法 | |
JPH0193159A (ja) | BiCMOS素子の製造方法 | |
JPS6133253B2 (ja) | ||
JPS6360549B2 (ja) | ||
KR870010636A (ko) | 낮은 농도로 도핑된 드레인 터미날지역을 가지는 m0s-트랜지스터의 게이트 전극에 측벽마스크층을 제조하기 위한 공정과 이 공정을 사용하여 상보형 mos-트랜지스터를 제조하는 방법 | |
US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
JPS5952878A (ja) | 半導体装置の製造方法 | |
KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR940010540B1 (ko) | 게더링 기능을 갖는 소자분리영역 형성방법 및 그 구조 | |
JP2576513B2 (ja) | バイポ−ラトランジスタの製造方法 | |
JPS62130562A (ja) | 電界効果トランジスタの製法 | |
KR100382556B1 (ko) | 반도체 소자의 격리막 제조방법 | |
KR100271794B1 (ko) | 반도체장치의콘택형성방법 | |
JPS6393152A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
JPS6072228A (ja) | 半導体基板への不純物ド−ピング方法 | |
JPS6085561A (ja) | 半導体装置の製造方法 | |
JPS60134469A (ja) | 半導体装置の製造方法 | |
JPS63236363A (ja) | 半導体装置の製造方法 | |
JPS62210669A (ja) | 半導体装置及びその製造方法 | |
JPS60101930A (ja) | 半導体への不純物拡散方法 |