KR940010540B1 - 게더링 기능을 갖는 소자분리영역 형성방법 및 그 구조 - Google Patents

Abstract

내용 없음.

Description

게더링 기능을 갖는 소자분리영역 형성방법 및 그 구조

제 1 도는 본 발명의 일 실시예에 따른 제조공정도.

제 2 도는 본 발명의 다른 실시예에 따른 제조공정도.

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 금속이온에 대한 게더링(gettering) 기능을 갖는 소자분리영역의 형성방법 및 그 구조에 관한 것이다.

일반적으로 게더링이란, 소자가 형성되어 있는 활성영역으로 부터 불순물, 결정 결함 등을 제거함에 의해 소수 캐리어의 수명 개선, 접합에서의 누설전류 방지, 실리콘과 산화막 계면에서 여러 가지 전하의 영향을 줄이는 것 등을 말한다.

종래의 경우 소자영역을 전기적으로 절연시키기 위하여 선택산화법(Local Oxidation of Silicon : LOCOS)으로 필드산화막(Field Oxide)을 형성하는 방법이 주로 사용되어져 왔다.

상기 선택 산화법은 우선 소자분리영역에 해당하는 영역에 기판과 같은 도전형의 불순물을 고농도로 이온 주입한 후 소자영역을 한정하여 질화막 또는 산화막과 질화막으로 된 산화마스크를 형성한 후 열산화 공정을 실시함에 의해 소자분리영역에만 선택적으로 필드산화막을 형성하는 공정이다.

종래의 경우 상기 필드산화막은 단순히 소자 분리 역할만 하며 게더링을 위해서는 별도의 공정이 필요한 문제점이 있었다.

또한 열산화 공정으로 필드산화막을 형성하기 때문에 산화공정을 장시간 실시해야하는 문제점도 있었다.

따라서 본 발명의 목적은 소자분리영역 형성방법 및 그 구조에 있어서 소자 분리 역할을 함과 동시에 누설 전류의 원인이 되는 중금속에 대한 게더링 기능도 동시에 갖는 소자분리영역 형성방법 및 그 구조를 제공함에 있다.

본 발명의 다른 목적은 소자분리영역 형성방법 및 그 구조에 있어서 소자 분리를 위한 산화 공정 시간을 대폭 감소시키기 위한 소자분리영역 형성방법 및 그 구조를 제공함에 있다.

상기한 바와 같은 본 발명의 목적들을 달성하기 위하여, 본 발명은 제 1 도전형의 반도체 기판 상면에 소정의 절연막을 형성한 후 소자분리영역을 한정하여 제 1 도전형의 불순물을 이온 주입하는 공정을 구비하여 소자분리영역을 형성하는 방법에 있어서, 기판 상부에 열산화막을 증착한 후 소자영역을 포토레지스트패턴으로 마스킹한 후 채널스톱층 형성을 위한 불순물이온을 주입하고 상기 포토레지스트패턴을 이용하여 소자분리영역상의 열산화막을 제거하는 과정과, 상기 포토레지스트패턴을 제거한 다음 소자분리영역상의 노출된 기판 표면 및 소자영역상의 열산화막상면에 질화막을 적층한 후 상기 소자영역상부에 개구를 갖는 포토레지스트패턴을 형성한 다음 상기 개구를 통하여 질화막과 열산화막을 식각제거한 후 상기 포토레지스트패턴을 제거하는 과정과, 상기 소자분리영역상의 질화막 및 소자영역의 상부에 절연막을 적층한 다음 상기 소자영역의 상부에서 개구를 갖는 포토레지스트패턴을 형성한 다음 상기 개구를 통하여 절연막을 식각하여 소자영역을 노출시킨 후 상기 포토레지스트패턴을 제거하는 과정이 순차적으로 이루어짐을 특징으로 한다.

또한 본 발명은, 제 1 도전형의 반도체 기판 상면에 소정의 절연막을 형성한후 소자분리영역을 한정하여 제 1 도전형의 불순물을 이온 주입하는 공정을 구비하여 소자분리영역을 형성하는 방법에 있어서, 기판 상부에 열산화막을 증착한 후 소자영역을 포토레지스트패턴으로 마스킹한 후 채널저지층 형성을 위한 불순물이온을 주입하는 과정과, 상기 포토레지스트패턴을 제거한 다음 소자영역과 채널저지층이 소정길이로 오버랩되도록 마스킹하는 포토레지스트패턴을 형성한 후 노출된 열산화막을 제거하는 과정과, 상기 포토레지스트패턴을 제거한 다음 기판 전면에 질화막을 적층한 후 상기 소자분리영역에 접하는 소자영역의 가장자리 상부에 개구를 갖는 포토레지스트패턴을 형성한 다음 상기 개구를 통하여 질화막과 열산화막을 식각제거하는 과정과, 상기 포토레지스트패턴을 제거한 후 열산화방법에 의해 상기 질화막 이의 노출된 소자영역을 산화시켜 필드산화막을 형성하는 과정과, 상기 소자영역상의 질화막 그 하부의 열산화막을 식각제거한 다음 기판 전면에 절연막을 증착하는 과정과, 상기 필드산화막 사이의 소자영역 상부에서 개구를 갖는 포토레지스트패턴을 형성한 다음 상기 개구를 통하여 절연막을 식각하여 소자영역을 노출시킨 후 상기 포토레지스트패턴을 제거하는 과정이 순차적으로 이루어짐을 특징으로 한다.

또한 본 발명은, 소자영역과 소자분리영역을 구비하는 반도체 장치에 있어서, 상기 소자분리영역이, 상기 소자영역을 둘러싸는 필드산화막과, 상기 필드산화막을 둘러싸는 질화막과, 상기 필드산화막 및 상기 질화막의 상부에 형성된 절연막을 구비함을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제 1a~f 도는 본 발명의 일실시예에 따른 소자분리영역의 제조공정도이다. 본 발명의 일실시예에서는 소자영역(a) 및 소자분리영역(b)을 갖는 P형 반도체 기판(1)을 출발물질로 한다.

상기 제 1a 도에서 상기 기판(1) 상면에 열산화막(3)을 형성한 다음 소자영역(a)에 해당하는 영역상에 제1포토레지스트패턴(5)을 형성한 다음, 상기 기판(1) 상부로 부터 P형 불순물을 이온주입하여 채널저지층(7)을 형성한다.

상기 제 1b 도에서 상기 제1포토레지스트패턴(5)을 마스크로 하여 소자분리영역(b)상에 형성된 산화막을 제거한다.

상기 제 1c 도에서 상기 제1포토레지스트패턴(5)을 제거한 후 기판 상면에 질화막(9)을 형성한 다음, 소자분리영역상에 제2포토레지스트패턴(11)을 형성한다.

상기 제 1d 도에서 상기 제2포토레지스트패턴(11)을 마스크로 하여 소자영역(a)상의 질화막(9) 및 열산화막(3)을 제거한 후 상기 제2포토레지스트패턴(11)을 제거한다.

상기 제 1e 도에서 상기 기판(1) 상면에 저압화학기상증착법에 의한 산화막(13)을 형성한 후 제3포토레지스트패턴(15)을 형성한다.

상기 제 1f 도에서 상기 제3포토레지스트패턴(15)을 마스크로 하여 소자영역(a)상의 산화막을 기판(1) 표면이 노출될 때까지 식각한 다음, 상기 제3포토레지스트패턴(15)을 제거하여 소자분리 절연막을 형성하는 공정을 완료한다.

상기한 바와 같이 선택 산화 공정을 응용하여 소자분리영역 상에 질화막과 저압화학기상증착에 의한 산화막을 적층시킴으로써 상기 질화막과 기판 사이의 인장응력에 의해 기판내의 금속 이온등이 게더링되도록 한다.

제 2a~g 도는 본 발명의 다른 실시예에 따른 소자분리영역의 제조공정도이다. 상기 제 1 도와 마찬가지로 소자영역(c) 및 소자분리영역(d)을 갖는 P형 반도체 기판(20)을 출발물질로 한다.

상기 제 2a 도에서 상기 기판(20) 상면에 열산화막(21)을 형성한 다음 소자영역에 해당하는 영역상에 제1포토레지스트패턴(23)을 형성한 다음, 상기 제1포토레지스트패턴(23)을 마스크로 하여 상기 기판(20) 상부로 부터 P형의 불순물을 이온 주입하여 채널저지층(25)을 형성한다.

상기 제 2b 도에서 상기 제1포토레지스트패턴(23)을 제거한 후 상기 소자영역(c) 및 채널저지층(25)이 오버랩되도록 마스킹하는 제2포토레지스트패턴(27)을 형성한 다음, 상기 제2포토레지스트패턴(27)을 마스크로 하여 상기 노출된 열산화막(21)을 식각한다.

상기 제 2c 도에서 상기 제2포토레지스트패턴(27)을 제거한 후 상기 기판(20) 상면에 질화막(29)을 형성한 다음, 채널저지층(25)과 열산화막(21) 오버랩되는 영역, 즉 상기 소자분리영역(d)에 접하는 소자영역(c)의 가장자리 상부에 개구를 갖는 포토레지스트패턴(31)을 형성한다.

상기 제 2d 도에서 상기 제3포토레지스트패턴(31)을 마스크로 하여 노출된 질화막(29)을 제거한 후 상기 제3포토레지스트패턴(31)을 제거한다. 이때 제거되는 질화막(29)의 하부에 있는 열산화막(21)을 제거하고 다음 공정을 진행할 수도 있다. 그 결과 잔여 열산화막(21)은 질화막(29)에 의해 둘러싸여지게 된다.

상기 제 2e 도에서 상기 질화막(29)이 제거된 영역을 산화시켜 필드산화막(33)을 형성한 후 소자영역 상면의 질화막(29) 및 열산화막(21)을 제거한다. 그 결과 소자영역(c)은 상기 필드산화막(33)에 의해 둘러싸여지게 된다.

상기 제 2f 도에서 상기 기판(20) 상면에 저압화학 기상 증착법에 의한 산화막(35)을 형성한 후 제4포토레지스트패턴(37)을 형성한다.

상기 제 2g 도에서 상기 제4포토레지스트패턴(37)을 마스크로 하여 소자영역상의 산화막(21)을 기판(20)표면에 노출될 때까지 식각한다.

그 다음 상기 제4포토레지스트패턴(37)을 제거하여 소자 분리 절연막을 형성하는 공정을 완료한다.

상기한 바와 같이 본 발명의 다른 실시예에서는 소자영역에 인접한 소자분리영역에 필드산화막을 형성해줌으로써 질화막과 기판간의 스트레스가 소자영역에 영향을 미치지 않도록 하였다.

상술한 바와 같이 본 발명은 소자분리영역을 형성하는 방법 및 구조에 있어서 실리콘 기판과 질화막간의 인장응력이 큰 점을 이용하여 소자분리영역의 전체 또는 일부에 해당하는 기판상에 질화막을 형성한 후 그 상면에 화학기상증착에 의한 산화막을 형성함으로써 소자분리영역을 형성함과 동시에 게더링을 실시하는 효과가 있다.

또한 게더막으로 이용되는 질화막을 기판 상면에 형성함에 의해 확산 정수가 작은 금속이온에 대한 게더링 효과도 크다.

뿐만아니라 소자분리영역상에 저압화학 기상증착법으로 산화막을 형성함에 의해 종래의 열산화법으로 산화막을 성장시키는 것보다 공정시간이 단축되는 효과도 있다.

Claims (7)

1. 제 1 도전형의 반도체 기판 상면에 소정의 절연막을 형성한 후 소자분리영역을 한정하여 제 1 도전형의 불순물을 이온 주입하는 공정을 구비하여 소자분리영역을 형성하는 방법에 있어서, 기판(1) 상부에 열산화막(3)을 증착한 후 소자영역(a)을 포토레지스트패턴(5)으로 마스킹 한 후 채널스톱층 형성을 위한 불순물이온을 주입하고 상기 포토레지스트패턴(5)을 이용하여 소자분리영역(b)상의 열산화막(3)을 제거하는 과정과, 상기 포토레지스트패턴(5)을 제거한 다음 소자분리영역(b)상의 노출된 기판 표면 및 소자영역(a)상의 열산화막(3) 상면에 질화막(3)을 적층한 후 상기 소자영역(a)을 노출시키는 개구를 갖는 포토레지스트 패턴(11)을 형성한 다음 상기 개구를 통하여 질화막(9)과 열산화막(3)을 식각제거한 후 상기 포토레지스트패턴(11)을 제거하는 과정과, 상기 소자분리영역(b)상의 질화막(7) 및 소자영역(a)의 상부에 절연막(13)을 적층한 다음 상기 소자영역(a)의 상부에서 개구를 갖는 포토레지스트패턴(15)을 형성한 다음 상기 개구를 통하여 절연막(13)을 식각하여 소자영역(a)을 노출시킨 후 상기 포토레지스트패턴(15)을 제거하는 과정이 순차적으로 이루어짐을 특징으로 하는 소자분리영역 형성방법.
2. 제 1 항에 있어서, 상기 기판(1)이 실리콘 기판임을 특징으로 하는 소자분리영역 및 형성 방법.
3. 제 1 항에 있어서, 상기 절연막(13)이 저압화학기상증착에 의해 형성됨을 특징으로 하는 소자분리영역 형성 방법.
4. 제 1 도전형의 반도체 기판 상면에 소정의 절연막을 형성한 후 소자분리영역을 한정하여 제 1 도전형의 불순물을 이온 주입하는 공정을 구비하여 소자분리영역을 형성하는 방법에 있어서, 기판(20) 상부에 열산화막(21)을 증착한 후 소자영역(c)을 포토레지스트패턴(23)으로 마스킹한 후 채널저지층(25) 형성을 위한 불순물이온을 주입하는 과정과, 상기 포토레지스트패턴(23)을 제거한 다음 소자영역(c)과 채널저지층(25)이 소정길이로 오버랩되도록 마스킹하는 포토레지스트패턴(27)을 형성한 후 노출된 열산화막(21)을 제거하는 과정과, 상기 포토레지스트패턴(27)을 제거한 다음 기판(20) 전면에 질화막(29)을 적층한 후 상기 소자분리영역(d)에 접하는 소자영역(c)의 가장자리 상부에 개구를 갖는 포토레지스트패턴(31)을 형성한 다음 상기 개구를 통하여 질화막(29)과 열산화막(21)을 식각제거하는 과정과, 상기 포토레지스트패턴(31)을 제거한 후 열산화방법에 의해 상기 질화막(29) 사이의 노출된 소자영역(c)을 산화시켜 필드산화막(33)을 형성하는 과정과, 상기 소자영역상의 질화막(29) 그 하부의 열산화막(21)을 식각제거한 다음 기판(20) 전면에 절연막(35)을 적층하는 과정과, 상기 필드산화막(33) 사이의 소자영역(c) 상부에서 개구를 갖는 포토레지스트패턴(37)을 형성한 다음 상기 개구를 통하여 절연막(35)을 식각하여 소자영역(c)을 노출시킨 후 상기 포토레지스트패턴(37)을 제거하는 과정이 순차적으로 이루어짐을 특징으로 하는 소자분리영역 형성방법.
5. 제 4 항에 있어서, 상기 기판(20)이 실리콘 기판임을 특징으로 하는 소자분리영역 형성방법.
6. 제 4 항에 있어서, 상기 절연막(35)이 저압화학기상증착에 의해 형성됨을 특징으로 하는 소자분리영역 형성방법.
7. 소자영역(c)과 소자분리영역(d)을 구비하는 반도체 장치에 있어서, 상기 소자분리영역(d)이, 상기 소자영역(c)을 둘러싸는 필드산화막(33)과, 상기 필드산화막을 둘러싸는 질화막(29)과, 상기 필드산화막(33) 및 상기 질화막(29)의 상부에 형성된 절연막(35)을 구비함을 특징으로 하는 반도체 장치.