KR0167882B1 - 반도체 소자의 소자간 분리막 제조 방법 - Google Patents
반도체 소자의 소자간 분리막 제조 방법 Download PDFInfo
- Publication number
- KR0167882B1 KR0167882B1 KR1019950019355A KR19950019355A KR0167882B1 KR 0167882 B1 KR0167882 B1 KR 0167882B1 KR 1019950019355 A KR1019950019355 A KR 1019950019355A KR 19950019355 A KR19950019355 A KR 19950019355A KR 0167882 B1 KR0167882 B1 KR 0167882B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- manufacturing
- semiconductor device
- film
- depositing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000002955 isolation Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- GDMRBHLKSYSMLJ-UHFFFAOYSA-N [F].O=[Si] Chemical compound [F].O=[Si] GDMRBHLKSYSMLJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 210000003323 beak Anatomy 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
소자간 분리 특성을 향상시키기 위해 트렌치의 깊이를 깊게 형성하거나, 또는 선택적 이온 주입 공정을 통해 분리 지역의 불순물 농도를 증가시키는 경우, 누설 전류가 발생할 가능성이 높아지며, LOCOS 방식을 이용하는 경우에는 버즈 비크가 발생하는 등의 문제점을 해소하고자 함.
3. 발명의 해결방법의 요지
산화막 보다 유전 상수가 낮은 절연막을 산화막 사이에 형성한 샌드위치 구조를 이용한 간단한 공정으로 소자간 분리막을 제조하는 방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 소자의 필드 산화막 제조에 이용됨.
Description
제1a도 내지 제1f도는 본 발명의 반도체 소자의 소자간 분리막 형성 방법에 따른 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2,4,6 : 산화막
3 : 절연막 5 : 포토레지스트 패턴
6' : 산화막 스페이서
본 발명은 고집적 반도체 소자 제조 방법에 관한 것으로서, 특히 간단한 공정으로 반도체 소자의 소자간 분리막을 형성하는 방법에 관한 것이다.
종래의 트렌치를 이용한 소자간 분리 방법에 있어서는, 소자간 분리 특성을 향상시키기 위해 트렌치의 깊이를 깊게 형성하거나, 또는 선택적 이온 주입 공정을 통해 분리 지역의 불순물 농도를 증가시키는 방법이 사용되어 왔는데, 트렌치의 깊이를 깊게 형성하는 경우에는 누설 전류가 발생할 가능성이 높아지고, 분리 지역의 불순물 농도를 증가시키는 경우에는 추가적인 공정을 필요로 한다는 문제점이 있으며, 선택적 산화막 형성 공정(LOCOS)을 이용하는 방법에 있어서는 버즈 비크(Bird's Beak)가 형성되는 등의 문제점이 있었다.
따라서 전술한 문제점을 해결하기 위하여 안출된 본 발명은 산화막 보다 유전 상수가 낮은 절연막을 산화막 사이에 형성한 샌드위치 구조를 이용한 간단한 공정으로 소자간 분리막을 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 소자간 분리막 제조 방법은, 반도체 기판상에 제1산화막을 소정의 두께로 형성하는 단계와, 상기 제1산화막 보다 낮은 유전 상수를 가진 절연막을 증착하고, 그 위에 제2산화막을 소정의 두께로 증착하는 단계와, 소자간 분리막 형성을 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 제2산화막, 상기 절연막, 상기 제1산화막을 차례로 식각한 다음, 잔류 포토레지스트를 제거하는 단계와, 전체 구조 상부에 스페이서 산화막을 증착하고, 블랭킷 식각을 실시하여 측벽 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 실시예에 대해 첨부 도면을 참조하여 보다 상세하게 설명되게 된다. 먼저 제1a도에 도시된 바와 같이, 반도체 기판(1) 상에 산화막(2)을 소정의 두께로 형성한다. 다음에 제1b도에 도시된 바와 같이, 상기 산화막(2)보다 낮은 유전 상수를 가진 절연막(3)을 증착하고, 그 위에 다시 산화막(4)을 소정의 두께로 증착한다. 이때 절연막으로는 예를 들어, 산화막(SiO2)의 유전 상수값 4.2 내지 4.8 보다 낮은 약 3.0 내지 3.6 의 유전 상수값을 가진 플루오르 실리콘 산화막(SiOFx)이 사용될 수 있다. 다음에는 제1c도에 도시된 바와 같이, 소자간 분리막 형성을 위한 포토레지스트 패턴(5)을 형성한다. 다음에 상기 포토레지스트 패턴(5)을 식각 마스크로 하여 상기 산화막(4), 절연막(3), 산화막(2)을 차례로 식각한 다음 잔류 포토레지스트를 제거하게 되면, 제1d도에 도시된 바와 같은 구조로 형성된다. 다음에 제1e도에 도시된 바와같이, 전체 구조 상부에 스페이서 산화막(6)을 증착한 다음, 블랭킷 식각을 실시하여 측벽 스페이서(6')를 형성하게 되면, 제1f도에 도시된 바와 같은 소자 분리막이 형성되게 된다. 이때, 상기 스페이서(6')는 상기 절연막(3)에 포함된 플루오르가 외부로 흘러나오는 것을 방지하게 된다. 이와 같이 구조의 소자 분리막에 있어서는 산화막 사이의 절연막(3)이 낮은 유전 상수를 갖고 있기 때문에, 소자 분리막 상의 도체 물질에 위해 형성되는 전계를 기판에 전달하는 것이 어렵게 되며, 따라서 효과적인 소자간 분리가 이루어질 수 있다.
고집적 소자 제조시 전술한 바와 같은 본 발명에 따른 소자 분리막 제조 방법을 이용하므로써, 선택적 산화막 형성 공정이나 트렌치 형성없이 간단한 공정으로 소자간 분리막을 제조할 수 있는 장점이 있다.
Claims (2)
- 반도체 소자의 소자간 분리막을 제조하는 방법에 있어서, 반도체 기판상에 제1산화막을 소정의 두께로 형성하는 단계와, 상기 제1산화막 보다 낮은 유전 상수를 가진 절연막을 증착하고, 그 위에 제2산화막을 소정의 두께로 증착하는 단계와, 소자간 분리막 형성을 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 제2산화막, 상기 절연막, 상기 제1산화막을 차례로 식각한 다음, 잔류 포토레지스트를 제거하는 단계와, 전체 구조 상부에 스페이서 산화막을 증착하고, 블랭킷 식각을 실시하여 측벽 스페이서를 형성하는 단계를 포함해서 이루어진 반도체 소자의 소자간 분리막 제조 방법.
- 제1항에 있어서, 상기 절연막은 플루오르 실리콘 산화막(SiOFx)인 것을 특징으로 하는 반도체 소자의 소자간 분리막 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019355A KR0167882B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체 소자의 소자간 분리막 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019355A KR0167882B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체 소자의 소자간 분리막 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003825A KR970003825A (ko) | 1997-01-29 |
| KR0167882B1 true KR0167882B1 (ko) | 1999-02-01 |
Family
ID=19419653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019355A KR0167882B1 (ko) | 1995-06-30 | 1995-06-30 | 반도체 소자의 소자간 분리막 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167882B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386676B1 (ko) * | 2001-02-28 | 2003-06-02 | 김정석 | 테이블 회전/기울임 방식의 5축가공용 엔씨데이터생성방법 및 그것을 내장한 기록매체 |
-
1995
- 1995-06-30 KR KR1019950019355A patent/KR0167882B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003825A (ko) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| CA1252222A (en) | Formation of self-aligned stacked cmos structures by lift-off | |
| US20080079083A1 (en) | Semiconductor device and a method of manufacture therefor | |
| US6383859B2 (en) | Method of forming semiconductor device including patterning lower electrode of capacitor and gate electrode of transistor with same resist | |
| KR0167882B1 (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| KR100190367B1 (ko) | 소자분리막형성방법 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPH09205205A (ja) | Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 | |
| KR100493012B1 (ko) | 트렌치 소자분리 방법 | |
| KR970003532A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
| KR0144026B1 (ko) | 소자분리막 형성방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR100344779B1 (ko) | 반도체장치의 소자격리막 형성방법 | |
| KR100310415B1 (ko) | 이피롬의제조방법 | |
| KR0123842B1 (ko) | 반도체 집적회로의 분리영역 제조방법 | |
| KR940010540B1 (ko) | 게더링 기능을 갖는 소자분리영역 형성방법 및 그 구조 | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR100472858B1 (ko) | 반도체 소자의 제조 방법 | |
| KR970003828A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
| KR101016347B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020039021A (ko) | 반도체 소자의 분리 방법 | |
| KR20000043567A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |