KR20020039021A - 반도체 소자의 분리 방법 - Google Patents

반도체 소자의 분리 방법 Download PDF

Info

Publication number
KR20020039021A
KR20020039021A KR1020000068893A KR20000068893A KR20020039021A KR 20020039021 A KR20020039021 A KR 20020039021A KR 1020000068893 A KR1020000068893 A KR 1020000068893A KR 20000068893 A KR20000068893 A KR 20000068893A KR 20020039021 A KR20020039021 A KR 20020039021A
Authority
KR
South Korea
Prior art keywords
silicon wafer
ion implantation
oxygen ions
isolation region
device isolation
Prior art date
Application number
KR1020000068893A
Other languages
English (en)
Inventor
김승준
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1020000068893A priority Critical patent/KR20020039021A/ko
Publication of KR20020039021A publication Critical patent/KR20020039021A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 반도체 소자의 분리 방법은 실리콘 웨이퍼의 소자 분리 영역에만 산소 이온을 주입하는 단계 및 소자 분리 영역에 산소 이온이 주입된 실리콘 웨이퍼를 열처리하는 단계로 구성된다.
본 발명은 실리콘 웨이퍼의 소자 분리 영역에 산소 이온을 주입한 후 열처리를 통해 산화막을 형성하여 반도체 소자를 분리하는 것으로, 종래 LOCOS 방법이나 트렌치 소자 분리 방법에 비해 간단한 공정으로 반도체 소자를 분리할 수 있을 뿐만 아니라, LOCOS 방법에 따른 버즈 비크나 트렌치 소자 분리 방법에 따른 킨 효과 및 프린지 효과를 효과적으로 방지할 수 있어 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 분리 방법{Method for isolating between semiconductor devices}
본 발명은 반도체 소자의 분리 방법에 관한 것으로, 특히 실리콘 웨이퍼에 제조되는 다수의 반도체 소자 사이를 전기적으로 절연시키기 위한 반도체 소자의 분리 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법으로 LOCOS(Local Oxidation of Silicon) 소자 분리가 이용되어 왔다. LOCOS는 질화막을 마스크로 해서 실리콘 웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.
그러나 LOCOS 소자 분리 방법을 이용하면, 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(Bird's beak)가 발생한다.
이러한 것을 극복하기 위하여 LOCOS를 대체하는 소자 분리 기술로서 트렌치 소자 분리(Shallow Trench Isolation:STI)가 있다.
트렌치 소자 분리에서는 실리콘 웨이퍼에 얕은 트렌치를 만들어 절연물을 매입하기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.
그러면, 첨부된 도 1a 내지 도 1f를 참조하여 종래 반도체 소자 분리를 위한 얕은 트렌치 제조 방법을 설명한다.
도 1a에 도시된 바와 같이 먼저 실리콘 웨이퍼(1)에 패드 산화막(pad oxide)(2)과 질화막(3)을 순차적으로 형성하고, 질화막(3) 상부에 감광막을 도포한다. 그리고, 감광막을 반도체 소자 분리를 위한 패턴이 형성된 마스크로 노광하고, 현상하여 감광막 패턴(4)을 형성한다.
그 다음 도 1b에 도시된 바와 같이, 감광막 패턴(4)을 식각마스크로 사용하여 드러난 질화막(3), 패드 산화막(2)을 식각하여 제거하고, 재차 드러난 실리콘 웨이퍼(1)를 일정 깊이로 식각하여 트렌치(5)를 형성한다.
그 다음 도 1c에서와 같이, 실리콘 웨이퍼(1) 상부 전면에 절연막(6)을 두껍게 증착하여 트렌치가 절연막(6)에 의해 매몰되도록 한다.
그 다음 도 1d에 도시된 바와 같이 질화막(3) 상부의 절연막을 화학 기계적 연마(Chemical Mechanical Polishing:CMP) 공정 또는 에치백(Etch-back) 공정에 의해 평탄화함으로써 절연막(6)이 트렌치 영역에만 잔류하도록 한다.
그 다음 도 1e에서와 같이, 실리콘 웨이퍼(1) 상부에 잔류하는 질화막(3)을 습식 식각액을 이용하여 식각함으로써 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
이와 같은 종래의 소자 분리 방법에서는 후속 반도체 소자 제조 공정에서 전공정으로 실리콘 웨이퍼(1)에 잔류하는 패드 산화막(2)을 도 1f와 같이 습식 식각하여 제거하게 되는 데, 이때 패드 산화막(2)의 식각 과정에서 트렌치 상부 측면이 과도하게 식각되는 문제점이 있으며, 이에 따라 트렌치 상부 측면에 전류가 집중되는 킨 효과(Kink effect) 및 프린지 효과(Fringe effect)가 발생되어 반도체 소자의 전기적 특성이 저하되는 문제점이 있으며, 트렌치를 형성하기 위해 실리콘 웨이퍼(1)를 소정 깊이로 식각함으로 인해 공정이 복잡한 문제점이 있다.
본 발명의 목적은 실리콘 웨이퍼에 다수의 반도체 소자를 형성시 다수의 반도체 소자 사이를 용이하게 전기적으로 절연시킬 수 있는 반도체 소자의 분리 방법을 제공함에 있다.
본 발명의 다른 목적은 반도체 소자 사이를 절연시키기 위한 반도체 소자의 분리 방법을 용이하게 제조하여 단순화시킴으로써 종래의 얕은 트렌치에 의한 킨 효과와 프린지 효과를 제거함에 있다.
도 1a 내지 도 1f는 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 종래의 방법을 개략적으로 도시한 공정도이고,
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 분리 방법을 개략적으로 도시한 공정도이다.
본 발명의 반도체 소자 분리 방법은 실리콘 웨이퍼의 소자 분리 영역에만 산소 이온을 주입하는 단계; 및 소자 분리 영역에 산소 이온이 주입된 실리콘 웨이퍼를 열처리하는 단계를 구비한 것을 특징으로 한다.
실리콘 웨이퍼의 소자 분리 영역에만 산소 이온을 주입하는 단계는 실리콘 웨이퍼의 소자 영역 상부에만 마스크 패턴을 형성하는 단계; 및 마스크 패턴을 이온 주입 마스크로 상기 실리콘 웨이퍼에 산소 이온을 주입하는 단계를 구비한 것을 특징으로 한다.
실리콘 웨이퍼의 열처리는 상기 마스크 패턴을 제거한 후, 실시하는 것을 특징으로 하며, 실리콘 웨이퍼의 열처리 이후 마스크 패턴을 제거하는 단계를 더 구비한 것을 특징으로 한다.
산소 이온 주입은 소자 분리 영역의 적정 깊이 까지 상기 산소 이온이 균일하게 분포하도록 이온주입 에너지를 연속적 또는 순차적으로 변화시키는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 소자의 분리 방법을 개락적으로 도시한 공정도로, 도 2a에 도시된 바와 같이 실리콘 웨이퍼(11)에 반도체 소자(도시 않음)가 형성될 활성영역(A)과 반도체 소자를 전기적으로 절연시켜 분리시키기 위한 비활성영역(B)을 구분하기 위해 활성영역(A)에 마스크 패턴(12)을 소정의 두께로 형성하는 과정과, 도 2b에 도시된 바와 같이 이온주입장치(도시 않음)의 이온주입에너지를 조절하여 실리콘 웨이퍼(11)에 형성된 마스크 패턴(12)을 이온주입 마스크로 하여 산소이온을 비활성영역(B)에 주입하는 과정과, 도 2c에서와 같이 비활성영역(B)에 산소이온이 주입되면 실리콘 웨이퍼(11)를 소정의 온도로 열처리하여 비활성영역(B)으로 주입된 산소이온과 실리콘 웨이퍼(11)의 규소와 결합시켜 산화막을 형성시키는 과정으로 구성된다.
본 발명의 구성 및 작용을 보다 상세히 설명하면 다음과 같다.
실리콘 웨이퍼(11)에 반도체 소자를 제조하기 위해 먼저 도 2a에서와 같이 실리콘 웨이퍼(11) 상에 마스크 패턴(12)을 형성하여 반도체 소자가 형성될 활성영역(A)과 소자 분리 영역인 비활성영역(B)을 구분하게 된다.
이때, 활성영역(A)과 비활성영역(B)을 구분하기 위한 마스크 패턴(12)을 형성하는 일 예를 설명한다.
먼저, 실리콘 웨이퍼(11)의 전면에 감광액을 도포한 후 감광액을 소프트 베이킹(soft baking)을 실시한다. 그리고, 소자 분리 패턴이 형성된 마스크로 감광막을 노광하고, 현상하여 감광막이 활성영역(A)을 마스킹하도록 패터닝(patterning)한다. 이후 하드 베이킹(hard baking)을 실시하여 감광막으로 후속 이온 주입 공정에서의 이온주입 마스크 역할을 하는 마스크 패턴(12)을 형성한다.
그리고, 이와는 달리 마스크 패턴(12)을 감광막 이외에도 질화막, 산화막 등을 포함하는 다양한 물질로도 형성 가능하며, 단지 후속 산소의 이온 주입 공정에서 활성영역(A)으로 산소 이온이 주입되는 것을 방지하는 역할만 하면 된다.
그 다음 도 2b에서와 같이, 실리콘 웨이퍼(11)에 비활성영역(B)만 드러나도록 하고, 활성영역(A)을 마스킹하는 마스크 패턴(12)이 형성된 이후, 실리콘 웨이퍼(11) 전면에 산소 이온을 주입한다. 그러면, 실리콘 웨이퍼(11)의 활성영역(A)에는 마스크 패턴(12)에 의해 산소 이온이 주입되지 않으며, 드러난 비활성영역(B)에만 산소 이온이 주입된다. 이때, 산소 이온의 주입은 이온주입 에너지를 연속적 또는 순차적으로 변화시켜 비활성영역(B)의 실리콘 웨이퍼(11) 표면에서 형성하고자 하는 소자 분리 영역(13)의 적정 깊이(x) 까지 산소 이온이 균일하게 주입되도록 하며, 이온주입 에너지는 적정 깊이(x)에 해당하는 높은 에너지 범위에서 연속적 또는 순차적으로 낮은 에너지 범위로 변화시키거나, 낮은 에너지 범위에서 연속적 또는 순차적으로 적정 깊이(x)에 해당하는 높은 에너지 범위로 변화시키는 것이 바람직하다.
그 다음 도 2c에 도시된 바와 같이, 실리콘 웨이퍼(11) 상부의 마스크 패턴(12)을 제거한 후, 실리콘 웨이퍼(11)를 열처리한다. 그러면, 비활성영역(B)에 이온 주입된 산소(13)와 실리콘의 반응에 의해 산화막(14)이 형성됨으로써 반도체 소자 분리가 이루어진다. 또한 이와는 달리 실리콘 웨이퍼(11) 상부의 마스크 패턴(12)을 제거하지 않고 실리콘 웨이퍼(11)를 열처리하여 비활성영역(B)에서 이온 주입된 산소(13)와 실리콘의 반응에 의해 산화막(14)을 형성한 후, 실리콘 웨이퍼(11) 상부에 잔류하는 마스크 패턴(12)을 제거할 수도 있다.
이와 같이 본 발명은 실리콘 웨이퍼의 소자 분리 영역에 산소 이온을 주입한 후 열처리를 통해 산화막을 형성하여 반도체 소자를 분리하는 것으로, 종래 LOCOS 방법이나 트렌치 소자 분리 방법에 비해 간단한 공정으로 반도체 소자를 분리할 수 있을 뿐만 아니라, LOCOS 방법에 따른 버즈 비크나 트렌치 소자 분리 방법에 따른킨 효과 및 프린지 효과를 효과적으로 방지할 수 있어 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 실리콘 웨이퍼에 형성되는 반도체 소자를 전기적으로 분리시키는 방법에 있어서,
    상기 실리콘 웨이퍼의 소자 분리 영역에만 산소 이온을 주입하는 단계; 및
    상기 소자 분리 영역에 산소 이온이 주입된 실리콘 웨이퍼를 열처리하는 단계를 구비한 것을 특징으로 하는 반도체 소자의 분리 방법.
  2. 제 1 항에 있어서, 상기 실리콘 웨이퍼의 소자 분리 영역에만 산소 이온을 주입하는 단계는
    상기 실리콘 웨이퍼의 소자 영역 상부에만 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 이온주입 마스크로 상기 실리콘 웨이퍼에 산소 이온을 주입하는 단계를 구비한 것을 특징으로 하는 반도체 소자의 분리 방법.
  3. 제 2 항에 있어서, 상기 실리콘 웨이퍼의 열처리는 상기 마스크 패턴을 제거한 후, 실시하는 것을 특징으로 하는 반도체 소자의 분리 방법.
  4. 제 2 항에 있어서, 상기 실리콘 웨이퍼의 열처리 이후, 상기 마스크 패턴을 제거하는 단계를 더 구비한 것을 특징으로 하는 반도체 소자의 분리 방법.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 산소 이온의 주입은 상기 소자 분리 영역의 적정 깊이 까지 상기 산소 이온이 균일하게 분포하도록 이온주입 에너지를 연속적 또는 순차적으로 변화시키는 것을 특징으로 하는 반도체 소자의 분리 방법.
  6. 제 5 항에 있어서, 상기 이온주입 에너지의 변화는 상기 소자 분리 영역의 적정 깊이가 되는 높은 이온주입 에너지 범위에서 소자 분리 영역의 표면이 되는 낮은 이온주입 에너지 범위로 이온주입 에너지를 감소시키는 것을 특징으로 하는 반도체 소자의 분리 방법.
  7. 제 5 항에 있어서, 상기 이온주입 에너지의 변화는 상기 소자 분리 영역의 표면이 되는 낮은 이온주입 에너지 범위에서 상기 소자 분리 영역의 적정 깊이가 되는 높은 이온주입 에너지 범위로 이온주입 에너지를 증가시키는 것을 특징으로 하는 반도체 소자의 분리 방법.
KR1020000068893A 2000-11-20 2000-11-20 반도체 소자의 분리 방법 KR20020039021A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000068893A KR20020039021A (ko) 2000-11-20 2000-11-20 반도체 소자의 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000068893A KR20020039021A (ko) 2000-11-20 2000-11-20 반도체 소자의 분리 방법

Publications (1)

Publication Number Publication Date
KR20020039021A true KR20020039021A (ko) 2002-05-25

Family

ID=19700009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000068893A KR20020039021A (ko) 2000-11-20 2000-11-20 반도체 소자의 분리 방법

Country Status (1)

Country Link
KR (1) KR20020039021A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453345B1 (ko) * 2002-06-25 2004-10-15 동부전자 주식회사 반도체장치의 소자분리막 형성방법
KR100571412B1 (ko) * 2003-12-26 2006-04-14 동부아남반도체 주식회사 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453345B1 (ko) * 2002-06-25 2004-10-15 동부전자 주식회사 반도체장치의 소자분리막 형성방법
KR100571412B1 (ko) * 2003-12-26 2006-04-14 동부아남반도체 주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US6335259B1 (en) Method of forming shallow trench isolation
JP4175650B2 (ja) 半導体装置の製造方法
US20030186511A1 (en) Method of forming an implantation-induced isolation
KR19990079159A (ko) 자기 정렬된 콘택홀을 갖는 반도체 장치의제조 방법
KR0161432B1 (ko) 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법
KR20020039021A (ko) 반도체 소자의 분리 방법
KR100468674B1 (ko) 반도체장치의소자분리방법
KR20010065186A (ko) 플래쉬 메모리 소자의 제조방법
KR100419872B1 (ko) 반도체소자 격리방법
KR100493012B1 (ko) 트렌치 소자분리 방법
KR100291823B1 (ko) 반도체소자의제조방법
KR100215698B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR100344779B1 (ko) 반도체장치의 소자격리막 형성방법
KR100280489B1 (ko) 반도체소자의분리구조형성방법
KR20030053959A (ko) 반도체소자의 제조방법
KR0167882B1 (ko) 반도체 소자의 소자간 분리막 제조 방법
KR0166500B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법
JPH01214142A (ja) 半導体装置の製造方法
KR20000051689A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR0147427B1 (ko) 미세 반도체 소자의 소자분리막 형성 방법
KR100315440B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application