JPH01214142A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特に基板上に形成される
複数の素子領域を電気的に分離する素子分離技術に関す
るものである。

［従来の技術］ 同一基板上に複数の半導体素子を形成し、これらの素子
を回路的に接続して動作させる半導体装置において、個
々の半導体素子の確実な動作を行な、わせるために各々
の素子を電気的に分離する素子分離技術は重要な技術の
１つとなっている。たとえば、半導体基板の表面を選択
的に酸化し酸化膜を形成して素子分離を行なう選択酸化
法（ＬＯＣＯ８）は、一般に広（用いられている。第４
Ａ図ないし第４Ｃ図は、この選択酸化法による分離構造
をその形成工程に従って示した断面図であり、以下本図
を用いてこの素子分離方法について説明する。

まず、第４Ａ図に示すように、シリコン基板１の表面を
酸化し酸化膜２を形成する。そしてその上にポリシリコ
ン膜３および窒化膜４をＣＶＤ（Ｃｈｅｍｉｃａｌ　　
Ｖａｐｏｕｒ　　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて順
次堆積する。

次に、第４Ｂ図に示すように、窒化膜４上にレジスト５
を塗布し、これを所望のパターンにパターニングした後
、レジスト５をマスクとして窒化膜４をエツチング除去
する。

さらに、第４Ｃ図に示すように、レジスト５を除去した
後、酸化雰囲気中で熱酸化処理を施し、シリコン基板１
表面の所定の領域にシリコン酸化膜から成る分離酸化膜
６を形成する。

このような工程によってシリコン基板１の所定領域に素
子分離用の分離酸化膜６が形成され、さらにシリコン基
板１表面の分離酸化膜６によって区画された領域が素子
形成領域として構成される。

このように、選択酸化法による素子分離構造は、窒化膜
４が酸化されにくい性質を有していることを利用したも
のであり、素子間分離領域のみを開孔した窒化膜のパタ
ーンを形成し、これをマスクとして選択的に酸化処理を
行ないシリコン基板１の表面に分離酸化膜６を形成する
ものである。

［発明が解決しようとする課題］ ところが、第４Ｃ図に示した熱酸化処理工程においては
、窒化膜４が除去されたシリコン基板１表面領域に分離
酸化膜６が成長すると同時に、分離酸化膜６は窒化膜４
で覆われたシリコン基板１表面側へも成長し、バーズビ
ークと呼ばれる酸化膜の食込み領域Ｗ、が形成される。

第３図は、このようにして形成された半導体装置の平面
図を示している。本図に示すように、分離酸化膜６の食
込み領域Ｗ、は窒化膜４のパターンで覆われた領域の周
辺部内側に延び、この結果、点線で示された有効な素子
形成領域７の面積は窒化膜４のパターン形成時に意図し
た素子領域より減少するという問題があった。このよう
なバーズビークの発生は半導体装置の高集積化を阻害す
るなどの不都合を生じる。

したがって、本発明は上記のような問題点を解決するた
めになされたもので、バーズビークの成長が少なく、素
子領域の有効面積が大きい半導体装置の製造方法を提供
することを目的とする。

［課題を解決するための手段］ 本発明は、酸化膜が形成されたシリコン基板上にシリコ
ン系被酸化膜を堆積する工程と、前記被酸化膜上に耐酸
化性を有する耐酸化性膜を堆積する工程と、前記耐酸化
性膜上にレジストを塗布し、パターニングした後、前記
レジストをマスクとして前記耐酸化性膜をエツチングす
ることによって素子間分離領域を形成する工程と、前記
耐酸化性膜をマスクとして前記素子間分離領域に位置す
る前記シリコン基板表面を酸化処理し、素子間分離酸化
膜を形成する工程とを備えた半導体装置の製造方法であ
って、さらに前記酸化処理に先立ち、少なくとも前記酸
化膜と前記シリコン系被酸化膜とが堆積された前記シリ
コン基板表面上の前記素子間分離領域に不純物を導入す
る工程を備えている。

［作用］ 本発明においては、分離酸化膜を構成するためにシリコ
ン基板上に堆積されたシリコン系被酸化膜に不純物を導
入している。このシリコン系被酸化膜は不純物が導入さ
れることによって酸化速度が高められる。したがって、
シリコン基板上に酸化されにくい耐酸化性膜を選択的に
堆積させ酸化処理を行なった場合、素子分離領域に堆積
したシリコン系被酸化膜は導入された不純物の作用によ
り短い酸化時間で所望の膜厚を有する分離酸化膜を形成
することができる。このとき、同時に耐酸化性膜に覆わ
れた被酸化膜あるいはシリコン基板表面にも分離酸化膜
が食込んでバーズビークが形成されるが、酸化時間が短
いのでその食込み量を従来のものに比べて低減すること
ができる。

また、シリコン系被酸化膜の素子分離領域に堆積した領
域のみに不純物を導入した場合には、この不純物が導入
された素子分離領域と耐酸化性膜で覆われた素子形成領
域との間で酸化速度の差を生じる。すなわち、素子分離
領域に位置する被酸化膜では酸化速度が速く、素子領域
に位置する被酸化膜は相対的に酸化速度が遅い。したが
って、素子分離領域に位置する被酸化膜が堆積したシリ
コン基板表面には短時間で所定の膜厚を有する分離酸化
膜を形成することができ、また素子領域への分離酸化膜
の成長を抑制することができる。

［実施例コ 以下、本発明の一実施例を図を用いて説明する。

第１Ａ図ないし第１Ｃ図は本発明の一実施例による半導
体装置の製造方法を順に示した製造工程図である。本発
明は、シリコン基板上に堆積したシリコン系被酸化膜に
不純物を導入し、その酸化速度を速め、半導体装置の素
子領域を分離する分離酸化膜が所定領域の周辺にまで広
がって形成されるのを抑制することを特徴としており、
さらに本実施例は、シリコン系被酸化膜に導入される不
純物の導入領域を所定の分離酸化膜を形成すべき領域に
のみ限定した場合を示している。なお、本書で用いてい
る「シリコン系被酸化膜」とは、酸化処理によってシリ
コン酸化膜を形成し得る膜を意味している。

まず、第１Ａ図に示すように、シリコン基板１の表面を
酸化し、酸化膜２を形成し、さらにその上にＣＶＤ法を
用いてポリシリコン膜３を堆積する。また、さらにポリ
シリコン膜３上にＣＶＤ法を用いて窒化膜４を堆積する
。この酸化膜２およびポリシリコン膜３はシリコン基板
１と窒化膜４の熱膨張係数の違いにより熱処理時に生じ
る歪を緩和し、窒化膜４のクラックや格子欠陥の発生を
防ぐ働きをする。

次に、第１Ｂ図に示すように、窒化膜４上にレジスト５
を塗布しパターニングした後、これをマスクとして窒化
膜４をエツチングし、分離絶縁膜を形成すべき領域を開
孔する。次に、レジスト５をマスクとしてシリコン基板
表面にリン８をイオン注入し、分離酸化膜を形成すべき
領域に位置するポリシリコン膜３あるいはシリコン基板
１の表面に不純物を導入する。

そして、第１Ｃ図に示すように、レジスト５を除去した
後、酸化雰囲気中で熱酸化法によりシリコン基板１の表
面を酸化処理する。この酸化処理工程においては、分離
酸化膜を形成すべき領域に位置するポリシリコン膜３あ
るいはシリコン基板１の表面に不純物が導入されている
ため、この部分の酸化反応は速く短時間で所定の膜厚の
分離酸化膜６が形成される。また、このとき同時に形成
される窒化膜４で覆われた素子領域への分離酸化膜６の
食込み領域Ｗ２は、分離酸化膜６の膜厚方向の酸化速度
に比べて遅いため、その食込み量が従来のものに比べて
減少させることができる。

このようにして形成された半導体装置の平面図を第２図
に示している。本図を従来の半導体装置の平面図を示し
た第３図と比較すると、分離酸化膜６の周縁に形成され
る食込み領域Ｗ２　　（バーズビーク）の幅が従来の半
導体装置に形成される食込み領域Ｗ、の幅に比べて減少
していることがわかる。このために、本発明における半
導体装置の有効素子領域９の面積は従来の有効素子領域
７の面積に比べて大幅に増加させることができ、半導体
装置の高集積化に寄与することができる。

なお、上記実施例では、酸化速度を速めるための不純物
をポリシリコンの分離領域に位置する領域にのみ選択的
に導入したが、これに限らない。

たとえばポリシリコン膜全面に不純物を導入した場合に
おいても、ポリシリコン膜の分離領域に位置する領域の
酸化速度が速められることによって酸化処理時間が短縮
化でき、この結果分離酸化膜の素子領域への食込み領域
（バーズビーク）の形成を低減する効果を生じさせるこ
とができる。

また、上記実施例ではポリシリコン膜に導入する不純物
をイオン注入法により導入したが、熱拡散法などを用い
てもよく、また導入される不純物はリンのみならず砒素
などの他の不純物であってもよい。

さらに、シリコン系被酸化膜はポリシリコン膜のみなら
ず、酸化処理により酸化されシリコン酸化膜を形成する
ものであれば他のものであってもよい。さらに、耐酸化
性膜は上記実施例で示した窒化膜に限定されるものでな
く、酸化されにくい性質を有するものであればよい。

また、上記実施例では、第１Ｂ図に示した不純物をイオ
ン注入する工程において、レジスト５を残余したままシ
リコン基板表面に不純物を導入したが、レジスト５を除
去した後、窒化膜４をマスクとして不純物を導入しても
同様の効果が得られる。さらに、ポリシリコン膜に不純
物を導入する工程は、たとえば上述したようにポリシリ
コン膜全体に不純物を導入する際にはその不純物導入工
程はシリコン基板上にポリシリコン膜を堆積した後に行
なってもよい。

［発明の効果］ 以上のように、本発明においては、半導体装置の素子間
を分離する分離酸化膜を構成するシリコン系被酸化膜に
不純物を導入し、その酸化速度を速め、酸化時間を短縮
化したので、半導体装置の素子領域に侵入する酸化膜の
食込み領域（バーズビーク）の形成を低減し、素子領域
の有効面積を増大させることにより半導体装置の高集積
化を実現することができる。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、および第１Ｃ図は、本発明による
一実施例の半導体装置の製造工程を順に示した断面図で
ある。そして、第２図は本発明により製造された半導体
装置の平面図である。 第３図は、従来の製造方法により形成された半導体装置
の平面図であり、第４Ａ図、第４Ｂ図および第４Ｃ図は
、従来の半導体装置の製造工程を順に示した断面図であ
る。 図において、１はシリコン基板、３はポリシリコン膜、
４は窒化膜、６は分離酸化膜、８は不純物（リン）を示
している。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 　酸化膜が形成されたシリコン基板上にシリコン系被酸
   化膜を堆積する工程と、前記被酸化膜上に耐酸化性を有
   する耐酸化性膜を堆積する工程と、前記耐酸化性膜上に
   レジストを塗布し、パターニングした後、前記レジスト
   をマスクとして前記耐酸化性膜をエッチングすることに
   よって素子間分離領域を形成する工程と、前記耐酸化性
   膜をマスクとして前記素子間分離領域に位置する前記シ
   リコン基板表面を酸化処理し、素子間分離酸化膜を形成
   する工程とを備えた半導体装置の製造方法において、 前記酸化処理に先立ち、少なくとも前記酸化膜と前記シ
   リコン系被酸化膜とが堆積された前記シリコン基板表面
   上の前記素子間分離領域に不純物を導入する工程を備え
   たことを特徴とする、半導体装置の製造方法。