JPH01253932A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は微細化等に好適な半導体装置の製造方法に関
するものである。

〔従来の技術〕

半導体装置の進歩は目ざましく、高集積化・微細化がま
すます進んでいる。この高集積化・微細化が実現される
のは、そのひとつに素子分離技術の進歩がある。近年多
用される素子分離技術のひとツＧＣＬＯＣＯ５（Ｌｏｃ
ａｌ　０ｘｉｄａｔｉｏｎ　ｏｆ　５ｉｌｉｃｏｎ　）
法があり、微細化を図るうえでは重要な技術である。

このＬＯＣＯ３法は、酸化されるべき層上に耐酸化性の
シリコン窒化膜等を形成し、これを所要パターンとなし
て拡散マスクとなし、露出した下地層を選択的に酸化さ
せる技術である。

第２図（ａ）〜（ｅ）は要部に素子分離層が形成される
、この種の従来の半導体装置の製造工程を示す図である
。この半導体装置の製造工程を以下、図に従って説明す
る。

まず、例えばＰ型のシリコン単結晶基板（１）（以下、
基板と称す）の−主面上の全面に、後述の酸化時上記基
板（１）に対してストレス緩和用となる、例えばシリコ
ン酸化膜よりなるバッファ酸化膜（２）を、熱酸化法等
により３００人程度の膜厚に形成する。次いで、この上
の全面に耐酸化膜、例えばシリコン窒化膜（３）を気相
成長法（以下、ＣＶＤ法と称す）等により５００〜１０
００人程度の膜厚に形成する。この後、上記シリコン窒
化膜（３）上の全面に、例えばスピン塗布されて被着さ
れたポジ型のレジストにフォトリソグラフィ工程のパタ
ーニングが施され、レジストパターン（４）が形成され
る（第２図（ａ））。

次に、上記レジストパターン（４）をマスクに異方性の
特性を有する反応性イオンエツチング（以下、ＲＩＥと
称す）を施し、上記レジストパターン（４）に覆われて
いない上記シリコン窒化膜（３）の部分を選択的にエツ
チング除去する。この後、上記基板（１）の主面側に、
例えばＰ型となすホウ素（ト）イオンのイオン注入（５
）を、その加速エネルギ条件が上記レジストパターン（
４）、シリコン窒化膜（３）の積層部分を通過しないよ
うに適当に設定して施す（第２図（ｂ））。

次に、上記レジストパターン（４）を除去する。これに
より、上記シリコン窒化膜（３）が除去された上記基板
（１）の主面領域には、チャネルストッパ用となるイオ
ン注入領域のＰ゛領域６）が形成される（第２図（Ｃ）
）。

次に、上記基板（１）を、例えばＯ，／Ｈ，０雰囲気で
、１０００℃で酸化する。これにより、上記シリコン窒
化膜（３月よ耐酸化性があるので酸化に対して下地のマ
スクとなり、上記シリコン窒化膜（３）で被覆されない
部分で酸化反応が起こる。そこで、素子分離領域＠では
、盛り上がりができるとともに上記基板（１）の垂直方
向にも進行して厚いシリコン酸化膜が形成され、上記バ
ッファ酸化膜（２）と一体の酸化層（７）が形成される
。このとき、厚く形成された酸化層（７）の一部が素子
領域ａηの一部の上記シリコン窒化膜（３）の直下に潜
り込んだ状態となる。これが、いわゆるバーズビーク（
鳥のくちばし）と呼ばれるものであり、このバーズビー
ク形成領域（９）は、上記酸化層（７）の周辺部のかな
り広い範囲ζこわたって形成されることになる。なお、
上記シリコン窒化膜（３）上にもわずかシリコン酸化膜
の酸化層（７）が形成された状態となる。また、この酸
化によって、上記Ｐ゛領域６）の不純物が拡散され、上
記酸化層（７）の下に接してＰ″層（８）が形成される
（第２図（ｄ））。

次に、上記シリコン窒化膜（３）、酸化層（７）の一部
をＲＩＥ等によりエツチング除去する。これによって、
上記素子領域αυとなるべき部分では、上記基板（１）
が露出し、上記素子分離領域（２）となるべき部分では
、下にチャネルストッパ用の上記Ｐ″層（８）が配設さ
れている分離層α０が形成される構造のものが得られる
（第２図（ｅ））。なお、この後、上記基板（１）には
さらに所定の処理が施され、半導体装置に形成されてゆ
く。

〔発明が解決しようとする課題〕

従来の半導体装置の製造方法は以上のようであり、バッ
ファ酸化膜（２ンを介して基板（１）上に形成されるシ
リコン窒化膜（３）を部分的に除去して所要パターンと
なし、これをマスクに上記シリコン窒化膜（３）が除去
された素子分離領域（６）を選択酸化してこの領域０３
酸化層（７）を形成させるものであった。

この酸化層（７）は、上記バッフ１酸化膜（２）と上記
基板（１）部からの生成酸化膜とからなっており、上記
基板（１）の酸化量を調整することで所定膜厚に形成さ
せるものである。特に、厚い酸化Ｂ（７）を得ようとす
ると、酸化時間を長くしなければならす、この場合、上
記基板（１ンの主面に対して垂直方向への酸化の進行と
ともに、水平方向への酸化の進行が進んでしまい、上記
酸化層（７）の形成の過程で、上記シリコン窒化膜（３
）の下に上記酸化層（７）の一部が深く潜り込むことに
なる。そのため、バーズビーク形成領域（９）が大きく
なってしまい、素子分離領域（２）となるべき部分に分
離層ＱＱが形成された段階では、この分離層αＱの周辺
部にバーズビーク長Ｌ　ｉの大きい領域が占有されるこ
とになる。このような状態では、微細化を図るうえで不
利となるばかりか、上記基板（１）部が深く酸化される
ことによるストレスが大きくなり、その結果、信頼性が
阻害されるという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、微細化に好適で、しかも信頼性の高い半導
体装置の製造方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、基板の一主面
上に耐酸化膜を形成し、これを部分的に除去して所要パ
ターンとなし、上記基板上の、少くとも上記耐酸化膜が
除去された部分を覆うように酸化可能膜を形成し、この
状態で酸化することにより、上記酸化可能膜が酸化膜に
変化するとともに、上記基板の一部が酸化膜に変化して
酸化層が形成されるようになされている。

〔作用〕

この発明に係る酸化層は、酸化により、基板上の、少く
とも耐酸化膜が除去された部分に形成される酸化可能膜
が酸化膜に変化し、また、上記基板の一部が酸化膜に変
化することから形成される。

上記酸化可能膜は、上記基板上に膜厚が調整可能に形成
されるため、必要な膜厚に応じた上記酸化層への形成が
助長される。従って、所要膜厚の上記酸化層を得る酸化
時間が短縮でさ、上記酸化層が形成される過程で生ずる
上記耐酸化層の下への酸化の進行が抑制される作用があ
る。

〔発明の実雄例〕

以下、この発明の一実施例を図について説明する。なお
、従来の技術の説明と重複する部分は、適宜その説明を
省略する。

第１図（ａ）〜（ｅ）は要部に素子分離層が形成される
、この発明による半導体装置の製造工程を示す図である
。

この半導体装置は、まず、基板（１）上に順次、バッフ
ァ酸化膜（２）、シリコン窒化膜（３）を形成し、さら
に、この上にレジストパターン（４）を形成し、このレ
ジストパターン（４）をマスクに下地の上記シリコン窒
化膜（３）が除去された後、この上からイオン注入（５
）が施される。この工程までは第２図（ａ）　（ｂ）に
示す工程と同じである（ｓ１図（ａ）、第１図（ｂ））
。

次に、上記シリコン窒化膜（３）上のレジストパターン
（４）をアッシング法等により除去すると、所要パター
ンの上記シリコン窒化膜（３）が露出された状態となる
。上記シリコン窒化膜（３）に被覆されない素子分離領
域四部の上記基板（１）主面領域には、上記工程のイオ
ン注入（５）によるＰ０領域（６）が形成せしめられて
いる。この状態で上記シリコン窒化膜（３）およびこれ
に被覆されない上記バッファ酸化膜（２）を覆うように
全面に被酸化膜、例えば多結晶シリコン膜０３をＣＶＤ
法等により５００〜１０００人程度の膜厚に形成する（
第１図（Ｃ））。

次に、上記基板（１）を、例えば０２／Ｈ２０雰囲気で
、１０００°Ｃで酸化する。この酸化によって、上記多
結晶シリコン膜時は上層より次第に酸化されてシリコン
酸化膜に変化してゆく。また、上記酸化が上記基板（１
）の一部にも進み、上記素子分離領域四部の基板（１）
の主面領域にもシリコン酸化膜が生成される。そして、
上記領域−では、上記バッファ酸化膜（２）と生成され
た上記シリコン酸化膜とが一体となった酸化層Ｑ４１が
形成される。この酸化層ＣＩ七の端部では、上記シリコ
ン窒化膜（３）の直下に潜り込んでバーズビークが形成
されることになるが、この場合、上記多結晶シリコン膜
じが上記酸化層（１４）の形成に直接寄与しており、所
定厚さの上記酸化Ｊ＠（Ｊ彎となすための酸化時間が短
くできる。従って、上記素子形成領域（ｌｖ側への酸化
の進行が抑制できて、バーズビーク形成領域ｌ′ＩＱが
小さな範囲となる。

なお、上記酸化層ＯΦの下には、上記酸化によって上記
Ｐ″領域６）の不純物が拡散されてできたＰ″層（８）
が形成される（第１図（ｄ）　）　。

次に、上記酸化層ｑ４の一部、シリコン窒化膜（３）を
異方性のＲＩＥ等によりエツチング除去する。

これにより、上記素子領域０１，１となるべき部分では
上記基板（１）が露出し、これら領域０９間の上記素子
分離領域（６）となるべき部分では、下にチャネルスト
ッパ用の上記Ｐ゛膚（８）が配設されている分離！ｌσ
Ｑが形成される構造のものが得られる（第１図（ｅ））
。

この場合、上記バーズビーク形成領域ａ５は小さいもの
となっているため、この状態におけるバーズビーク長し
、は極めて小さく形成され、上記分離層四の周辺部の小
さい範囲を占有するだけですみ、素子間の分離すべき領
域が低減され、微細化を図るうえで好適となるばかりか
、上記基板（１）に対するストレスの影響が低減され、
信頼性の高いものとなすことができる。

なお、上記一実施例の説明において、耐酸化膜としてシ
リコン窒化膜（３）、被酸化膜として多結晶シリコン膜
（至）よりなり、それぞれＣＶＤ法等により所定膜厚に
形成されたものを用いたが、それら形成材料は上記特性
を有するものであれは他の材料であっても良く、形成方
法も他の方法ｔζより、適当な膜厚に形成されても良い
。

また、上記被酸化膜は、バッファ酸化膜（２）を介して
形成される耐酸化膜上も含み基板（υ主面上の全面に形
成され、これが酸化されて酸化層α臂に形成される場合
を示したが、これに限定されず、上記被酸化膜が少くと
も上に上記耐酸化膜を有しない部分に、上記バッファ酸
化膜（２）を介して形成され、あるいは上記バッファ酸
化膜（２）を介在させないで直接基板（１）上に形成さ
れ、仁の状態で所定条件に設定されて酸化され、酸化層
Ｃｌ４）に形成される場合であっても良く、上記と同様
の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば基板上に形成された耐
酸化膜が部分的に除去され、上記基板上の少なくとも上
記耐酸化膜が除去された部分に酸化可能膜を形成し、こ
の状態で酸化して上記酸化可能膜が酸化膜に変化すると
ともに、上記基板の一部が酸化膜に変化して酸化層が形
成されるようになされるため、上記耐酸化膜の直下への
酸化の進行が抑制されることになって素子分離層となる
べき酸化層の形成領域が低減され、微細化に好適で、し
かも信頼性の高い半導体装置の製造方法が得られる効果
がある。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）はこの発明の一実施例による半導
体装置の製造工程を示す図、第２図（ａ）〜（ｅ）は従
来の半導体装置の製造工程を示す図である。 図において、（１月よ基板、（３）はシリコン窒化膜、
側は多結晶シリコン膜、ａ４は酸化層、０Ｑは分離層で
ある。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　シリコン基板の一主面上に耐酸化膜を形成し、これを
   部分的に除去して所要パターンとなし、上記基板上の、
   少くとも上記耐酸化膜が除去された部分を覆うように酸
   化可能膜を形成し、この状態で酸化することにより、上
   記酸化可能膜が酸化膜に変化するとともに、上記基板の
   一部が酸化膜に変化して酸化層が形成されてなる半導体
   装置の製造方法。