JPH04267336A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04267336A
JPH04267336A JP2846491A JP2846491A JPH04267336A JP H04267336 A JPH04267336 A JP H04267336A JP 2846491 A JP2846491 A JP 2846491A JP 2846491 A JP2846491 A JP 2846491A JP H04267336 A JPH04267336 A JP H04267336A
Authority
JP
Japan
Prior art keywords
film
oxide film
silicon nitride
silicon
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2846491A
Other languages
English (en)
Inventor
Yoshihisa Matsubara
義久 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2846491A priority Critical patent/JPH04267336A/ja
Publication of JPH04267336A publication Critical patent/JPH04267336A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体集積回路の素子分離用のフィールド酸
化膜の形成方法に関するものである。
【0002】
【従来の技術】素子分離技術は大容量MOSメモリセル
の寸法を決める重要な技術の一つである。
【0003】従来技術による半導体集積回路の素子分離
用のフィールド酸化膜の形成方法について、図4(a)
〜(d)を参照して説明する。
【0004】はじめに図4(a)に示すように、シリコ
ン基板1上に熱酸化膜2、ポリシリコン膜3、窒化シリ
コン膜4を堆積する。つぎに素子分離領域13開口を形
成すうため、レジスト6をパターニングしてからドライ
エッチングを行なってポリシリコン膜3を露出させる。
【0005】つぎに図4(b)に示すように、レジスト
6を除去してから熱酸化して素子分離領域13に厚さ8
000Aの熱酸化膜11を形成する(LOCOS選択酸
化)。
【0006】このときポリシリコン膜3と窒化シリコン
膜4との間に熱酸化膜を介在させないので、ポリシリコ
ン膜3を熱酸化するときに生じるバーズビークは最小限
に抑えられる。
【0007】つぎに図4(c)に示すように、LOCO
S選択酸化でマスクとして用いた窒化シリコン膜4とそ
の下に残されたポリシリコン膜3とを反応性イオンエッ
チング法で除去する。
【0008】つぎに図4(d)に示すように、残された
ポリシリコン膜3aを熱酸化することによって、熱酸化
膜11からなるフィールド酸化膜端部を滑らかにしたの
ち、拡散層12を形成する。
【0009】
【発明が解決しようとする課題】従来技術においては図
4(b)に示すように、バッファ酸化膜となる熱酸化膜
2とマスクとなる窒化シリコン膜4との間にポリシリコ
ン膜3を堆積している。
【0010】そうしてLOCOS選択酸化の際に窒化シ
リコン膜4の下に酸素が拡散するのを抑え、さらに横方
向の酸化を防いでいる。
【0011】そのため熱酸化膜11が素子分離領域13
に形成されるとき、シリコン基板1はほとんど酸化され
ないので、相互の拡散層13間の実効的な素子分離幅を
確保することができない。
【0012】拡散層12間のパンチスルー耐圧が低下し
、シリコン基板1上にせり上ったフィールド酸化膜11
と拡散層12との段差が4000Aに達してその上に形
成される層間絶縁膜の平坦性を悪化させていた。
【0013】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板を熱酸化したのち該シリコン基
板の一主面上にポリシリコン膜および第1の窒化シリコ
ン膜を順次形成する工程と、リソグラフィにより前記第
1の窒化シリコン膜をエッチングして開口を形成したの
ち全面に第2の窒化シリコン膜および酸化シリコン膜を
順次形成する工程と、該酸化シリコン膜をエッチバック
する工程と、選択エッチングにより前記開口から前記シ
リコン基板表面までエッチングして溝を形成する工程と
、熱酸化して前記開口に素子分離用のフィールド酸化膜
を形成する工程とを含むものである。
【0014】
【実施例】本発明の第1の実施例について、図1(a)
〜(c)および図2(a)〜(d)を参照して説明する
【0015】はじめに図1(a)に示すように、シリコ
ン基板1を熱酸化して厚さ300Aの熱酸化膜2を形成
したのち厚さ800Aのポリシリコン膜3と厚さ240
0Aの窒化シリコン膜4とを堆積する。つぎにエッチン
グストッパとするためポリシリコン膜3とほぼ同一膜厚
のポリシリコン膜5を堆積する。
【0016】つぎにレジスト6をパターニングしてから
通常のドライエッチングによりポリシリコン膜5および
窒化シリコン膜4をエッチングする。つぎに硼素を加速
エネルギー100keV、注入量(ドース)2×101
3cm−2イオン注入する。
【0017】つぎに図1(b)に示すように、レジスト
6を除去してから厚さ300Aの窒化シリコン膜7およ
び酸化シリコン膜8を堆積する。
【0018】つぎに図1(c)に示すように、CHF3
 などのガスプラズマを用いた反応性イオンエッチング
法により下層のポリシリコン膜3が露出するまでエッチ
バックして窒化シリコン膜7の側面に酸化シリコン膜8
からなるサイドウォール9を形成する。
【0019】つぎに酸化膜サイドウォール9をマスクと
してCF4 などのガスプラズマを用いたドライエッチ
ング法によりさらにエッチングして、シリコン基板1に
深さ2000Aの溝を形成する。
【0020】つぎに図2(a)に示すように、希釈した
HF溶液を用いて酸化膜サイドウォール9を除去する。
【0021】つぎに図2(b)に示すように、イオン注
入の保護膜として厚さ500Aの熱酸化膜10を形成し
たのち再び硼素を加速エネルギー100keV、注入量
(ドース)2×1013cm−2イオン注入する。
【0022】つぎに図2(c)に示すように、950℃
以上の温度で熱酸化することにより、素子分離領域に歪
みを与えないで厚さ5000Aの熱酸化膜11を形成す
ることができる。
【0023】つぎに図2(d)に示すように、通常のド
ライエッチング法により窒化シリコン膜4,7およびポ
リシリコン膜3を除去する。最後にポリシリコン残渣を
980℃で15分間酸化してフィールド酸化膜となる熱
酸化膜11の端部を平坦化する。
【0024】つぎに本発明の第2の実施例について、図
3(a)〜(c)を参照して説明する。
【0025】はじめに図3(a)に示すように、シリコ
ン基板1を熱酸化して厚さ300Aの熱酸化膜2を形成
したのち厚さ800Aのポリシリコン膜3と厚さ240
0Aの窒化シリコン膜4とを堆積する。つぎにレジスト
6をパターニングしてから窒化シリコン膜4をドライエ
ッチングして素子分離領域用の開口を形成する。
【0026】つぎに図3(b)に示すように、レジスト
6を剥離したのち厚さ300Aの窒化シリコン膜7およ
び厚さ2000Aの酸化シリコン膜8を堆積する。
【0027】つぎに図3(c)に示すように、通常のド
ライエッチング法により酸化シリコン膜8をエッチング
して窒化シリコン膜7を露出させる。このあと窒化シリ
コン膜に対してエッチングレートが大きいCCl4 ガ
スプラズマを用いたドライエッチング法によりシリコン
基板1に深さ2000Aの溝を形成する。
【0028】以降の工程は第1の実施例と同様にして、
素子分離領域のフィールド酸化膜となる熱酸化膜を形成
する。
【0029】本実施例ではエッチングストッパとなる第
2のポリシリコン膜を形成する工程とエッチングする工
程とを省略することができる。工期を短縮するとともに
、第1の窒化シリコン膜4を開口したとき素子分離領域
のアスペクト比を第2のポリシリコン膜5の厚さだけ低
減できる。
【0030】したがって第2の窒化シリコン膜7および
第2の酸化シリコン膜8のステップカバレッジが改善さ
れ、シリコン基板1に形成される溝の幅を0.2μmま
で縮小することが可能になった。
【0031】
【発明の効果】シリコン基板の不純物濃度および素子分
離領域に形成されたフィールド酸化膜を隔てた実効的な
素子分離幅Leff で決まるパンチスルー耐圧を改善
することができた。
【0032】従来技術における素子分離領域の熱酸化膜
はシリコン基板を深さ数百A熱酸化するので、図5(a
)に示すように素子分離幅のマスク寸法Lmaskと実
効的な素子分離幅Leff とはほぼ同じである。
【0033】しかし本発明においては図5(b)に示す
ように、シリコン基板に溝を形成することにより拡散層
間の実効的な素子分離幅が拡がり、拡散層間のパンチス
ルー耐圧を改善することができた。
【0034】拡散層間耐圧のLmask依存性のグラフ
を図5に示す。従来技術においては素子分離幅Lmas
kが0.4μm以下でパンチスルーが生じて拡散層間耐
圧が10V以下に下るが、本発明においては素子分離幅
Lmask=0.2μmまで拡散層間耐圧を10V以上
に保つことが可能になった。
【図面の簡単な説明】
【図1】本発明の第1の実施例の前半工程を示す断面図
である。
【図2】本発明の第1の実施例の後半工程を示す断面図
である。
【図3】本発明の第2の実施例を工程順に示す断面図で
ある。
【図4】従来技術による素子分離用のフィールド酸化膜
の形成方法を工程順に示す断面図である。
【図5】従来技術および本発明の実効素子分離幅Lef
f を比較する断面図である。
【図6】拡散層間耐圧の素子分離幅Lmask依存性を
示すグラフである。
【符号の説明】
1    シリコン基板 2    熱酸化膜 3,3a    ポリシリコン膜 4    窒化シリコン膜 5    ポリシリコン膜 6    レジスト 7    窒化シリコン膜 8    酸化シリコン膜 9    酸化膜サイドウォール 10    熱酸化膜 11    熱酸化膜 12    拡散層 13    素子分離領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  シリコン基板を熱酸化したのち該シリ
    コン基板の一主面上にポリシリコン膜および第1の窒化
    シリコン膜を順次形成する工程と、リソグラフィにより
    前記第1の窒化シリコン膜をエッチングして開口を形成
    したのち全面に第2の窒化シリコン膜および酸化シリコ
    ン膜を順次形成する工程と、該酸化シリコン膜をエッチ
    バックする工程と、選択エッチングにより前記開口から
    前記シリコン基板表面までエッチングする工程と、熱酸
    化して前記開口に素子分離用のフィールド酸化膜を形成
    する工程とを含む半導体装置の製造方法。
JP2846491A 1991-02-22 1991-02-22 半導体装置の製造方法 Pending JPH04267336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2846491A JPH04267336A (ja) 1991-02-22 1991-02-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2846491A JPH04267336A (ja) 1991-02-22 1991-02-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04267336A true JPH04267336A (ja) 1992-09-22

Family

ID=12249380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2846491A Pending JPH04267336A (ja) 1991-02-22 1991-02-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04267336A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051801A (ja) * 1995-12-29 1997-07-29
KR100439105B1 (ko) * 1997-12-31 2004-07-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법
KR100439107B1 (ko) * 1997-12-29 2004-07-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051801A (ja) * 1995-12-29 1997-07-29
KR100439107B1 (ko) * 1997-12-29 2004-07-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100439105B1 (ko) * 1997-12-31 2004-07-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법

Similar Documents

Publication Publication Date Title
US5516720A (en) Stress relaxation in dielectric before metallization
JP2914950B2 (ja) 半導体素子の浅溝(sti)の隔離方法
JPH03171731A (ja) 半導体装置における厚い酸化物領域を形成する方法
JPH04346229A (ja) 半導体装置の素子分離方法
JP2802600B2 (ja) 半導体装置の製造方法
JP2003163289A (ja) 半導体メモリの製造方法、及び該半導体メモリを含む半導体装置の製造方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
JP3132439B2 (ja) 半導体装置の製造方法
JP3018993B2 (ja) 半導体装置の製造方法
JPH04267336A (ja) 半導体装置の製造方法
JP3844896B2 (ja) 半導体素子の隔離構造及びその形成方法
JP2788889B2 (ja) 半導体装置における分離形成方法
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
JPH0268930A (ja) 半導体装置の製造法
KR100336567B1 (ko) 반도체장치의소자분리방법
JPS63188952A (ja) 半導体装置の製造方法
JP2707901B2 (ja) 半導体装置の製造方法
JPH0846026A (ja) 素子分離領域を有する半導体装置の製造方法
JPH04123431A (ja) 半導体装置及びその製造方法
JPH01295438A (ja) 半導体装置の製造方法
JPS58121682A (ja) 二重ゲ−ト半導体素子の製造方法
JPH0358430A (ja) 半導体装置及びその製造方法
JP3000130B2 (ja) 半導体装置の製造方法
JPS63200528A (ja) 半導体装置の製造方法