JPH03171731A - 半導体装置における厚い酸化物領域を形成する方法 - Google Patents
半導体装置における厚い酸化物領域を形成する方法Info
- Publication number
- JPH03171731A JPH03171731A JP2310151A JP31015190A JPH03171731A JP H03171731 A JPH03171731 A JP H03171731A JP 2310151 A JP2310151 A JP 2310151A JP 31015190 A JP31015190 A JP 31015190A JP H03171731 A JPH03171731 A JP H03171731A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide
- providing
- field
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000015572 biosynthetic process Effects 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 150000004767 nitrides Chemical class 0.000 claims abstract description 53
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 239000002019 doping agent Substances 0.000 claims abstract description 22
- 230000001590 oxidative effect Effects 0.000 claims abstract description 21
- 230000000873 masking effect Effects 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 79
- 239000007943 implant Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 241000293849 Cordylanthus Species 0.000 abstract description 18
- 230000003647 oxidation Effects 0.000 description 45
- 238000007254 oxidation reaction Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 22
- 238000002955 isolation Methods 0.000 description 17
- 230000007547 defect Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241001105097 Trox Species 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
- H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
発明の分野
この発明は、選択酸化法（ＬＯＧＯＳ）によるフィール
ド酸化膜領域の形成を介して基板の活性領域を分離する
ための方法に関するものであり、より特定的には、高密
度半導体装置のためのＬＯＣＯＳ工程に関するものであ
る。
ド酸化膜領域の形成を介して基板の活性領域を分離する
ための方法に関するものであり、より特定的には、高密
度半導体装置のためのＬＯＣＯＳ工程に関するものであ
る。
関連技術の説明
基板における半導体装置の製作は、様々な個々の回路コ
ンポーネントが形成される基板の領域の電気的素子間分
離を必要とする。提案されてきた多くの素子間分離方法
は、概して２つのグループ、フィールド酸化膜（ＦＯＸ
）領域を形成するための方法およびトレンチ分離領域を
形成するための方法、に分かれる。一般に、フィールド
酸化膜領域を形成するための方法は、バーズビークの創
作で損害を被り、かつ、トレンチ分離を形成するための
方法は、基板における応力により誘起される欠陥の創作
で損害を被る。
ンポーネントが形成される基板の領域の電気的素子間分
離を必要とする。提案されてきた多くの素子間分離方法
は、概して２つのグループ、フィールド酸化膜（ＦＯＸ
）領域を形成するための方法およびトレンチ分離領域を
形成するための方法、に分かれる。一般に、フィールド
酸化膜領域を形成するための方法は、バーズビークの創
作で損害を被り、かつ、トレンチ分離を形成するための
方法は、基板における応力により誘起される欠陥の創作
で損害を被る。
フィールド酸化工程の間に酸化物の横方向或長により起
こるバーズビークは、応力除去遷移領域としーて役立ち
、かつ、物理的応力により引き起こされる基板への損害
を防ぐのに役立つ。しかしながら、バーズビークは回路
空間の大きな量を占め、フィールド酸化膜により規定さ
れる活性領域の大きさを減少するのを困難にさせる。応
力は、転位欠陥または積層欠陥のような欠陥を引き起こ
すかもしれない。
こるバーズビークは、応力除去遷移領域としーて役立ち
、かつ、物理的応力により引き起こされる基板への損害
を防ぐのに役立つ。しかしながら、バーズビークは回路
空間の大きな量を占め、フィールド酸化膜により規定さ
れる活性領域の大きさを減少するのを困難にさせる。応
力は、転位欠陥または積層欠陥のような欠陥を引き起こ
すかもしれない。
いくつかの従来の素子間分離方法が下で論じられる。
従来のＬＯＧＯＳ
従来のＬＯＧＯＳ方法は、基板の表面上にパッドまたは
バリヤ酸化物層を設けることと、パッドまたはバリヤ酸
化物の上に横たわる窒化物層を形成することと、それか
ら窒化物層をパターン化し、かつエッチングすることを
必要とする。窒化物層をパターン化し、かつエッチング
することにより露出した基板の部分は、その後酸化され
る。従来のＬＯＧＯＳ技術の主な問題は、横方向酸化、
すなわち、窒化物層の部分の下の酸化物の成長によるバ
ーズビークの形成である。
バリヤ酸化物層を設けることと、パッドまたはバリヤ酸
化物の上に横たわる窒化物層を形成することと、それか
ら窒化物層をパターン化し、かつエッチングすることを
必要とする。窒化物層をパターン化し、かつエッチング
することにより露出した基板の部分は、その後酸化され
る。従来のＬＯＧＯＳ技術の主な問題は、横方向酸化、
すなわち、窒化物層の部分の下の酸化物の成長によるバ
ーズビークの形成である。
横方向酸化は、活性領域の大きさを減らし、従来のＬＯ
ＧＯＳを使用する小さい寸法を有する活？領域を製造す
るのを困難にさせる。
ＧＯＳを使用する小さい寸法を有する活？領域を製造す
るのを困難にさせる。
第１図は、その上に形成されるフィールド酸化膜１１０
を有する基板１００を示す。フィールド酸化１１１１１
０は、長さＬＡＩＩを有する活性領域により分離される
領域１１２および１１４を有することが意図される。し
かしながら、バーズビーク１１８，および１１８■の形
成は活性領域の実効長を減らす。ＬＡＲが大きい装置で
は、バーズビークの形成は許容され得る。ＬＡＩＩが減
少するにしたがって、バーズビークの長さは活性領域の
長さに関して増加する。
を有する基板１００を示す。フィールド酸化１１１１１
０は、長さＬＡＩＩを有する活性領域により分離される
領域１１２および１１４を有することが意図される。し
かしながら、バーズビーク１１８，および１１８■の形
成は活性領域の実効長を減らす。ＬＡＲが大きい装置で
は、バーズビークの形成は許容され得る。ＬＡＩＩが減
少するにしたがって、バーズビークの長さは活性領域の
長さに関して増加する。
従来のＬＯＧＯＳ工程では、バリヤ酸化物層および窒化
物層の適切な厚さを選択することが重要である。通常、
これらの厚さは比として参照され、酸化物層および窒化
物層の従来の厚さは、それぞれ２００−５００Ａおよび
８００−１６００Ａであり、窒化物厚さと酸化物厚さと
の比は２−８のようなものである。
物層の適切な厚さを選択することが重要である。通常、
これらの厚さは比として参照され、酸化物層および窒化
物層の従来の厚さは、それぞれ２００−５００Ａおよび
８００−１６００Ａであり、窒化物厚さと酸化物厚さと
の比は２−８のようなものである。
バーズビークは、空間一間隔の視点からは望ましくない
が、フィールド酸化膜．形成の間の基板への損害を妨げ
る援助をする応力除去遷移領域を与える。より高い厚さ
比は、バーズビーク形成を減少することにより結果とし
て生じるフィールド酸化膜領域の構造を改善する。しか
しながら、応力は、増加した窒化物厚さとともに益々速
度を増して増加するので、従来のＬＯＧＯＳ工程におい
て窒化物厚さおよび／または窒化物厚さと酸化物厚さの
比を増加するのは難しい。
が、フィールド酸化膜．形成の間の基板への損害を妨げ
る援助をする応力除去遷移領域を与える。より高い厚さ
比は、バーズビーク形成を減少することにより結果とし
て生じるフィールド酸化膜領域の構造を改善する。しか
しながら、応力は、増加した窒化物厚さとともに益々速
度を増して増加するので、従来のＬＯＧＯＳ工程におい
て窒化物厚さおよび／または窒化物厚さと酸化物厚さの
比を増加するのは難しい。
さらに、従来のＬＯＧＯＳ工程に対して、バーズビーク
長さとフィールド酸化膜厚さの比はフィールド酸化膜厚
さが減少するにつれて増加するので、バーズビークの長
さはフィールド酸化膜厚さとともに直線的に縮み得ない
。それゆえに、バーズビーク大きさを高密度ＶＬＳＩ応
用において尺度決めすることは難しい。典型的には、従
来のＬｏｃｏｓ工程における比Ｌ０。／ＴＦ Ｏ．は、
４０００人−１００００Ａのフィールド酸化膜厚さに対
して、おおよそ０． ８−１． ２、またはそれより
大きく、ここでＬｂｂはバーズビークの長さであり、’
ｒ４− ｏ ｆはフィールド酸化膜厚さである。
長さとフィールド酸化膜厚さの比はフィールド酸化膜厚
さが減少するにつれて増加するので、バーズビークの長
さはフィールド酸化膜厚さとともに直線的に縮み得ない
。それゆえに、バーズビーク大きさを高密度ＶＬＳＩ応
用において尺度決めすることは難しい。典型的には、従
来のＬｏｃｏｓ工程における比Ｌ０。／ＴＦ Ｏ．は、
４０００人−１００００Ａのフィールド酸化膜厚さに対
して、おおよそ０． ８−１． ２、またはそれより
大きく、ここでＬｂｂはバーズビークの長さであり、’
ｒ４− ｏ ｆはフィールド酸化膜厚さである。
従来のＬＯＧＯＳ工程を制限する別の要因は、フィール
ド酸化膜を薄くする効果であって、これらの効果はフィ
ールド酸化膜領域の長さ、すなわち、２つの隣接した活
性領域の間隔が小さいときにより言明される。フィール
ド酸化膜を薄くすることは、フィールド酸化膜によって
与えられる電気的素子間分離をより効力の少ないように
させる。
ド酸化膜を薄くする効果であって、これらの効果はフィ
ールド酸化膜領域の長さ、すなわち、２つの隣接した活
性領域の間隔が小さいときにより言明される。フィール
ド酸化膜を薄くすることは、フィールド酸化膜によって
与えられる電気的素子間分離をより効力の少ないように
させる。
トレンチ分離
トレンチ分離工程は、基板の活性領域を囲むトレンチを
形成ずるためにエッチングにより基板の一部を除去する
ことと、トレンチを電気的な絶縁材料で満たすことを必
要とする。いくつかの問題が素子間分離トレンチに関連
する。第１に、トレンチは、部分的に、エッチング損害
のために、漏れ電流にゲートの下のソースとドレインと
の間を流れさせる、側壁漏れ経路を創作しがちである。
形成ずるためにエッチングにより基板の一部を除去する
ことと、トレンチを電気的な絶縁材料で満たすことを必
要とする。いくつかの問題が素子間分離トレンチに関連
する。第１に、トレンチは、部分的に、エッチング損害
のために、漏れ電流にゲートの下のソースとドレインと
の間を流れさせる、側壁漏れ経路を創作しがちである。
第２に、トレンチは、特にトレンチの形成の間に創作さ
れた鋭角のところで、応力により誘起される欠陥（たと
えば、ひび）を生じる。第３に、トレンチ充填方法は、
基板の表面と同じ高さである絶縁体を与え、こうして洗
浄エッチングの間の酸化物損失は、平らでない表面をも
たらす。
れた鋭角のところで、応力により誘起される欠陥（たと
えば、ひび）を生じる。第３に、トレンチ充填方法は、
基板の表面と同じ高さである絶縁体を与え、こうして洗
浄エッチングの間の酸化物損失は、平らでない表面をも
たらす。
封止された界面ＬＯＧＯＳ （Ｓ Ｉ ＬＯ）封止され
た界面ＬＯＧＯＳ （Ｓ Ｉ ＬＯ）において、従来の
ＬＯＧＯＳで利用されるパッドまたはバリヤ酸化物は除
去され、かつ、基板の全表面は熱で窒化される。窒化物
の第２の層は、熱窒化物上に堆積され、第１および第２
の窒化物層はパターン化されかつエッチングされ、基板
の露出部分はそれから酸化されてフィールド酸化膜領域
を形成する。熱（または第１の）窒化物層は横方向酸化
を妨げるために使用される。ＳＩＬＯ技術は、“ＳｉＬ
Ｏ素子間分離構造の物理的および電気的特徴付け“ ド
ル一一ドウファン（Ｄｅｒｏｕｘ−Ｄａｕｐｈｉｎ）、
他、ＩＥＥＥ トランスアクションズ オン エレク
トロン ディバイシズ（ＩＥＥＥ Ｔｒａｎｓａｃｔ
ｘｏｎｓ ｏｎＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
）、ＶＯＬ．ＥＤ−３２、Ｎｏ．１１、ｐ、２３９２、
１９８５年１１月、の中で論じられる。
た界面ＬＯＧＯＳ （Ｓ Ｉ ＬＯ）において、従来の
ＬＯＧＯＳで利用されるパッドまたはバリヤ酸化物は除
去され、かつ、基板の全表面は熱で窒化される。窒化物
の第２の層は、熱窒化物上に堆積され、第１および第２
の窒化物層はパターン化されかつエッチングされ、基板
の露出部分はそれから酸化されてフィールド酸化膜領域
を形成する。熱（または第１の）窒化物層は横方向酸化
を妨げるために使用される。ＳＩＬＯ技術は、“ＳｉＬ
Ｏ素子間分離構造の物理的および電気的特徴付け“ ド
ル一一ドウファン（Ｄｅｒｏｕｘ−Ｄａｕｐｈｉｎ）、
他、ＩＥＥＥ トランスアクションズ オン エレク
トロン ディバイシズ（ＩＥＥＥ Ｔｒａｎｓａｃｔ
ｘｏｎｓ ｏｎＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
）、ＶＯＬ．ＥＤ−３２、Ｎｏ．１１、ｐ、２３９２、
１９８５年１１月、の中で論じられる。
ＳＩＬＯに関連する問題のうち２つは、次の通りである
。すなわち、基板に損害を与えることなく基板と接触す
る窒化物を除去することは難しい。
。すなわち、基板に損害を与えることなく基板と接触す
る窒化物を除去することは難しい。
さらに、ＳＩＬＯ工程は、熱窒化物の脆さと、熱窒化物
およびシリコン基板の異なる熱膨脹係数とを含む要因に
より、応力により誘起される欠陥を引き起こす。応力に
より誘起される欠陥は、転位欠陥および積層欠陥を含む
。
およびシリコン基板の異なる熱膨脹係数とを含む要因に
より、応力により誘起される欠陥を引き起こす。応力に
より誘起される欠陥は、転位欠陥および積層欠陥を含む
。
側壁マスク分離（ＳＷＡＭＩ）
側壁マスク分ｆｌｉｔ（ＳＷＡＭＩ）は、トレンチ分離
とＬＯＧＯＳ技術を組み合わせる。第１に、トレンチが
シリコン基板においてエッチングされ、それから基板の
表面およびトレンチの側壁が窒化物層で覆われる。トレ
ンチを満たすシリコン酸化物を形成するためにトレンチ
の下面で露出したシリコン基板が熱酸化され得るように
、窒化物層はその後トレンチの下面から除去される。ト
レンチ分離方法でのように、ＳＷＡＭＩは、いくぶん、
酸化物の或長が窒化物層により制限される領域における
基板の酸化と、トレンチの形成とによって引き起こされ
る、応力により誘起される欠陥で損害を被る。ＳＷＡＭ
Ｉ技術は、“ＭＯＳ ＬＳＩの組立て利用スタックド
酸化膜ＳＷＡＭＩ技術に対する電気的特性（Ｅｌｅｃｔ
ｒｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｆｏｒ Ｍ
ＯＳ ＬＳＩ’ ｓＦａｂｒｉｃａｔｅｄ Ｕｓ
ｉｎｇ Ｓｔａｃｋｅｄ Ｏｘｉｄｅ ＳＷＡＭ
Ｉ Ｔｅｃｈｎｏ１０ｇｙ）”、サワダ（Ｓａｗａｄ
ａ） 、他、■ＥＥＥ トランスアクションズ オン
エレクトロン ディバイシズ（ＩＥＥＥ Ｔｒａｎｓ
ａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅｓ） 、Ｖｏ ｌ．ＥＤ−３２、Ｎｏ．１１、
ｐ．２２４３、１９８５年１１月、の中で論じられる。
とＬＯＧＯＳ技術を組み合わせる。第１に、トレンチが
シリコン基板においてエッチングされ、それから基板の
表面およびトレンチの側壁が窒化物層で覆われる。トレ
ンチを満たすシリコン酸化物を形成するためにトレンチ
の下面で露出したシリコン基板が熱酸化され得るように
、窒化物層はその後トレンチの下面から除去される。ト
レンチ分離方法でのように、ＳＷＡＭＩは、いくぶん、
酸化物の或長が窒化物層により制限される領域における
基板の酸化と、トレンチの形成とによって引き起こされ
る、応力により誘起される欠陥で損害を被る。ＳＷＡＭ
Ｉ技術は、“ＭＯＳ ＬＳＩの組立て利用スタックド
酸化膜ＳＷＡＭＩ技術に対する電気的特性（Ｅｌｅｃｔ
ｒｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｆｏｒ Ｍ
ＯＳ ＬＳＩ’ ｓＦａｂｒｉｃａｔｅｄ Ｕｓ
ｉｎｇ Ｓｔａｃｋｅｄ Ｏｘｉｄｅ ＳＷＡＭ
Ｉ Ｔｅｃｈｎｏ１０ｇｙ）”、サワダ（Ｓａｗａｄ
ａ） 、他、■ＥＥＥ トランスアクションズ オン
エレクトロン ディバイシズ（ＩＥＥＥ Ｔｒａｎｓ
ａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅｓ） 、Ｖｏ ｌ．ＥＤ−３２、Ｎｏ．１１、
ｐ．２２４３、１９８５年１１月、の中で論じられる。
従来の素子間分離技術において、フィールド酸化膜領域
を形成するために使われる酸化方法は、ウェット酸素酸
化である。１０００℃より高い温度でのウエット酸化は
、クーイリボン（Ｋｏｏｉｒｉｂｂｏｎｓ）または白い
リボンとして知られる問題を引き起こす。クーイリボン
問題は、“ＮＨ３気体における酸化されたシリコンの熱
処理の間および選択酸化法の間のＳｉ−Ｓｉｎ２界面で
のシリコン窒化物の形成（Ｆｏ ｒｍａ ｔ ｉ ｏｎ
ｏｆ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ ａ
ｔ ａ Ｓｉ−Ｓｉｎ２ Ｉｎｔｅｒｆａｃｅｄ
ｕｒｉｎｇ Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎｏｆ
Ｓｉｌｉｃｏｎ ａｎｄ ｄｕｒｉｎｇＨｅａ
ｔ−Ｔｒｅａｔｍｉｎｔ ｏｆ Ｏｘｉｄｉｚｅｄ
Ｓｉｌｉｃｏｎ ｉｎ ＮＨ３ ０ａｓ）’，
クーイ（Ｋｏｏｉ）、他、Ｊ．エレクトロケム．Ｓｏｃ
，：ソリッドステート サイエンス アンド テクノロ
ジ（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．：Ｓｏｌｉ
ｄ−ＳｔａｔｅＳｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈ
ｎｏｌｏｇｙ）、Ｖｏｌｕｍｅ ２３、Ｎｏ．７、ｐ
．１１１７、１９７６年７月、で論じられる。この問題
は、１０００℃より低い酸化温度を使用することと、ゲ
ート酸化物の形成の前に除去される犠牲酸化物の使用と
によって避けられてきた。
を形成するために使われる酸化方法は、ウェット酸素酸
化である。１０００℃より高い温度でのウエット酸化は
、クーイリボン（Ｋｏｏｉｒｉｂｂｏｎｓ）または白い
リボンとして知られる問題を引き起こす。クーイリボン
問題は、“ＮＨ３気体における酸化されたシリコンの熱
処理の間および選択酸化法の間のＳｉ−Ｓｉｎ２界面で
のシリコン窒化物の形成（Ｆｏ ｒｍａ ｔ ｉ ｏｎ
ｏｆ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ ａ
ｔ ａ Ｓｉ−Ｓｉｎ２ Ｉｎｔｅｒｆａｃｅｄ
ｕｒｉｎｇ Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎｏｆ
Ｓｉｌｉｃｏｎ ａｎｄ ｄｕｒｉｎｇＨｅａ
ｔ−Ｔｒｅａｔｍｉｎｔ ｏｆ Ｏｘｉｄｉｚｅｄ
Ｓｉｌｉｃｏｎ ｉｎ ＮＨ３ ０ａｓ）’，
クーイ（Ｋｏｏｉ）、他、Ｊ．エレクトロケム．Ｓｏｃ
，：ソリッドステート サイエンス アンド テクノロ
ジ（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．：Ｓｏｌｉ
ｄ−ＳｔａｔｅＳｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈ
ｎｏｌｏｇｙ）、Ｖｏｌｕｍｅ ２３、Ｎｏ．７、ｐ
．１１１７、１９７６年７月、で論じられる。この問題
は、１０００℃より低い酸化温度を使用することと、ゲ
ート酸化物の形成の前に除去される犠牲酸化物の使用と
によって避けられてきた。
フィールド酸化において使用される温度を制限する別の
要因は、フィールド酸化の間でのフイールド注入ドーパ
ントの活性領域への横方向拡散である。従来、フィール
ド注入は、フィールド酸化の前に達成される。このよう
に、フィールド酸化温度が高すぎると、すなわち、おお
よそ１０００℃をこえると、フィールド酸化はまた、フ
ィールド注入浸食として知られる問題を引き起こすフィ
ールド注入を駆動するであろう。フィールド注入浸食は
、狭いトランジスタの達成を劣化させる“狭幅効果”を
引き起こす。
要因は、フィールド酸化の間でのフイールド注入ドーパ
ントの活性領域への横方向拡散である。従来、フィール
ド注入は、フィールド酸化の前に達成される。このよう
に、フィールド酸化温度が高すぎると、すなわち、おお
よそ１０００℃をこえると、フィールド酸化はまた、フ
ィールド注入浸食として知られる問題を引き起こすフィ
ールド注入を駆動するであろう。フィールド注入浸食は
、狭いトランジスタの達成を劣化させる“狭幅効果”を
引き起こす。
発明の概要
それゆえに、この発明の目的は、小さい寸法を有する活
性領域を製造するために使用されてもよい、フィールド
酸化膜領域を形成するための方法を提供することである
。
性領域を製造するために使用されてもよい、フィールド
酸化膜領域を形成するための方法を提供することである
。
この発明のさらなる目的は、フィールド酸化の間に形成
されるバーズビークの大きさを最小化する、フィールド
酸化膜領域を形成するための方法を提供することである
。
されるバーズビークの大きさを最小化する、フィールド
酸化膜領域を形成するための方法を提供することである
。
この発明の別の目的は、フィールド酸化膜領域の形成の
間に応力により誘起される欠陥の創作を除去または最小
化する、フィールド酸化膜領域を形成するための方法を
提供することである。
間に応力により誘起される欠陥の創作を除去または最小
化する、フィールド酸化膜領域を形成するための方法を
提供することである。
この発明の別の目的は、損害を引き起こすのに十分な物
理的応力を誘起することなくより高い窒化物対酸化物厚
さ比の利用を許容する、フィールド酸化膜領域を形成す
るための方法を提供することである。
理的応力を誘起することなくより高い窒化物対酸化物厚
さ比の利用を許容する、フィールド酸化膜領域を形成す
るための方法を提供することである。
この発明の別の目的は、クーイリボンの形成を除去また
は減らす、フィールド酸化膜を形成するための方法を提
供することである。
は減らす、フィールド酸化膜を形成するための方法を提
供することである。
この発明の別の目的は、そこでフィールド酸化が１００
０℃より大きい温度で行なわれ得る、フィールド酸化膜
領域を形成するための方法を提供することである。
０℃より大きい温度で行なわれ得る、フィールド酸化膜
領域を形成するための方法を提供することである。
この発明の別の目的は、バンチスルーを制御する電界効
果トランジスタを形成するための方法を提供することで
ある。
果トランジスタを形成するための方法を提供することで
ある。
この発明のこれらおよび他の目的は、１０００℃より大
きいまたは等しい温度でドライ酸素環境において基板を
酸化する、フィールド酸化膜領域を形成するための方法
により達成される。積層欠陥を減らすかまたは除去する
ために、ＨＣｌが酸化環境に加えられる。形成されてい
るフィールド酸化膜の減じられた粘性が、酸化物が流れ
ることを可能にするので、より高い温度酸化は物理的応
力を減少させる。物理的応力における減少により、より
高い窒化物対酸化物厚さ比、特におおよそ１０に等しい
かそれより大きい窒化物対酸化物厚さ比、が利用され得
る。この発明のさらなる利点は、酸化温度がウェル注入
を駆動するために必要な温度に対応して選択され得、そ
れによって酸化およびウェル注入駆動が同特に起こるよ
うにする、ということである。さらに、垂直スケーリン
グは、フィールド注入がフィールド酸化膜領域が形成さ
れた後で行なわれるようにする。フィールド酸化膜領域
は、注入がフィールド酸化膜領域を介して通るようにす
るために十分薄い。ドーパントイオンをＮチャネル素子
の活性領域に導入もするフィールド注入を行なうことは
、バンチスルー制御を与える。
きいまたは等しい温度でドライ酸素環境において基板を
酸化する、フィールド酸化膜領域を形成するための方法
により達成される。積層欠陥を減らすかまたは除去する
ために、ＨＣｌが酸化環境に加えられる。形成されてい
るフィールド酸化膜の減じられた粘性が、酸化物が流れ
ることを可能にするので、より高い温度酸化は物理的応
力を減少させる。物理的応力における減少により、より
高い窒化物対酸化物厚さ比、特におおよそ１０に等しい
かそれより大きい窒化物対酸化物厚さ比、が利用され得
る。この発明のさらなる利点は、酸化温度がウェル注入
を駆動するために必要な温度に対応して選択され得、そ
れによって酸化およびウェル注入駆動が同特に起こるよ
うにする、ということである。さらに、垂直スケーリン
グは、フィールド注入がフィールド酸化膜領域が形成さ
れた後で行なわれるようにする。フィールド酸化膜領域
は、注入がフィールド酸化膜領域を介して通るようにす
るために十分薄い。ドーパントイオンをＮチャネル素子
の活性領域に導入もするフィールド注入を行なうことは
、バンチスルー制御を与える。
この発明による半導体基板の活性領域を分離する方法は
、（ａ）基板に横たわるバリヤ層を設けるステップと、
（ｂ）基板の活性領域に対応するバリヤ酸化物層の部分
に横たわる酸化できないマスキング層を設けるステップ
と、（ｃ）ステップ（ｂ）の後に、１０００℃以上の温
度でドライ酸素環境において基板を酸化するステップと
を含む。
、（ａ）基板に横たわるバリヤ層を設けるステップと、
（ｂ）基板の活性領域に対応するバリヤ酸化物層の部分
に横たわる酸化できないマスキング層を設けるステップ
と、（ｃ）ステップ（ｂ）の後に、１０００℃以上の温
度でドライ酸素環境において基板を酸化するステップと
を含む。
好ましい実施例の説明
この発明に従うフィールド酸化膜領域を製造するための
方法は、第３図から第９図を参照して説明される。この
発明の方法を利用して形成される構造と、従来のＬＯＧ
ＯＳ工程により形成される構造との比較は、第１図およ
び第２図を参照して表される。この発明の方法は、ＭＯ
Ｓ電界効果トランジスタ（ＦＥＴ）の製作の面において
論じられる。しかしながら、この発明による方法は、バ
イポーラ素子を含む、他の型の半導体装置の製作の際の
利用のためにつくられ得る。次の論議では、この発明の
方法はＮチャネル素子およびＰチャネル素子ならびにＣ
ＭＯＳ素子を形成するために利用される方法に等しく適
用できるので、Ｎ型ドーパントおよび／またはＰ型ドー
パントへの言及は、例としてなされる。このように、単
一ドーパント型への言及は、便宜上のためだけであり、
かつ、いくつかのケースにおいては、ドーパント型は、
どちらのドーパント型が使われてもよいことを示すため
に、Ｎ／Ｐと記されるであろう。
方法は、第３図から第９図を参照して説明される。この
発明の方法を利用して形成される構造と、従来のＬＯＧ
ＯＳ工程により形成される構造との比較は、第１図およ
び第２図を参照して表される。この発明の方法は、ＭＯ
Ｓ電界効果トランジスタ（ＦＥＴ）の製作の面において
論じられる。しかしながら、この発明による方法は、バ
イポーラ素子を含む、他の型の半導体装置の製作の際の
利用のためにつくられ得る。次の論議では、この発明の
方法はＮチャネル素子およびＰチャネル素子ならびにＣ
ＭＯＳ素子を形成するために利用される方法に等しく適
用できるので、Ｎ型ドーパントおよび／またはＰ型ドー
パントへの言及は、例としてなされる。このように、単
一ドーパント型への言及は、便宜上のためだけであり、
かつ、いくつかのケースにおいては、ドーパント型は、
どちらのドーパント型が使われてもよいことを示すため
に、Ｎ／Ｐと記されるであろう。
第３Ｂ図を参照して、Ｐ一− ドーピング濃度のバック
グラウンドを有する基板１０は、Ｎウェル４０を形成す
るためにＮ型ドーパントが基板の選択された部分に注入
されてもよいように、マスクされる。第３Ａ図および第
３Ｂ図に示されるように、バリヤ層１２は基板１０の表
面に形成される。
グラウンドを有する基板１０は、Ｎウェル４０を形成す
るためにＮ型ドーパントが基板の選択された部分に注入
されてもよいように、マスクされる。第３Ａ図および第
３Ｂ図に示されるように、バリヤ層１２は基板１０の表
面に形成される。
バリヤ層１２は熱酸化する基板１０により形成される酸
化物層であってもよい。その代わりに、バリヤ層１２は
、酸化層、または、基板とバリヤ層の上に横たわる後に
形成される層との間にバリヤを提供する別の物質に堆積
することにより形成されてもよい。バリヤ層工２は、基
板から除去されることができ、かつ、基板に損害を与え
ない材料から形成されるべきである。
化物層であってもよい。その代わりに、バリヤ層１２は
、酸化層、または、基板とバリヤ層の上に横たわる後に
形成される層との間にバリヤを提供する別の物質に堆積
することにより形成されてもよい。バリヤ層工２は、基
板から除去されることができ、かつ、基板に損害を与え
ない材料から形成されるべきである。
酸化できないマスキング層工４はそれからバリヤ酸化物
層１２上に与えられる。１つの実施例では、マスキング
層ｌ４は、たとえば、従来の化学気相成長（ｃＶＤ）技
術を用いる堆積された窒化物層である。マスキング層１
４は酸化できないので、マスキング層１４の下にある基
板１０の部分は、下で論じられるように、フィールド酸
化膜領域の形成の間に酸化から保護される。窒化物領域
１４は、活性領域であるべき基板１０の一部分のみの上
にだけ横たわるように、窒化物層１４はパターン化され
かつエッチングされる。第３Ｂ図は第３Ａ図に対応し、
かつ、１つがＮウェル４０を有しかつ１つが有さない、
構造の２つの区域を示す。
層１２上に与えられる。１つの実施例では、マスキング
層ｌ４は、たとえば、従来の化学気相成長（ｃＶＤ）技
術を用いる堆積された窒化物層である。マスキング層１
４は酸化できないので、マスキング層１４の下にある基
板１０の部分は、下で論じられるように、フィールド酸
化膜領域の形成の間に酸化から保護される。窒化物領域
１４は、活性領域であるべき基板１０の一部分のみの上
にだけ横たわるように、窒化物層１４はパターン化され
かつエッチングされる。第３Ｂ図は第３Ａ図に対応し、
かつ、１つがＮウェル４０を有しかつ１つが有さない、
構造の２つの区域を示す。
バリヤ酸化物層１２は厚さＴｐｄを有し、かつ、窒化物
層１４は厚さＴｎ＋ｔを有する。バリヤ酸化物１２厚さ
Ｔｐｄは５０Ａから２５０人の範囲にわたってもよく、
かつ、窒化物ｌ４厚さＴｎ＋、は１０００人から３００
ＯＡの範囲にわたってもよい。１つの実施例では、Ｔｐ
ｄはおおよそ１５０ＡでありかつＴｎｔ＋はおおよそ２
０００人である。このように、比Ｔ，ｌＩ．／Ｔ，ｄは
おおよそ１３である。
層１４は厚さＴｎ＋ｔを有する。バリヤ酸化物１２厚さ
Ｔｐｄは５０Ａから２５０人の範囲にわたってもよく、
かつ、窒化物ｌ４厚さＴｎ＋、は１０００人から３００
ＯＡの範囲にわたってもよい。１つの実施例では、Ｔｐ
ｄはおおよそ１５０ＡでありかつＴｎｔ＋はおおよそ２
０００人である。このように、比Ｔ，ｌＩ．／Ｔ，ｄは
おおよそ１３である。
１０００℃から１２５０℃の範囲にわたる温度でドライ
酸素およびＨＣｌを含む環境において、フィールド酸化
膜領域１６１−２ （第４Ａ図および第４Ｂ図に示さ
れるように）は酸化基板１． ０によって形成される。
酸素およびＨＣｌを含む環境において、フィールド酸化
膜領域１６１−２ （第４Ａ図および第４Ｂ図に示さ
れるように）は酸化基板１． ０によって形成される。
ドライ酸化の温度は、酸化温度と基板が酸化環境中にあ
る時間との組合せが、フィールド酸化膜領域１．６の形
成の前に注入されたウェルドーパントを駆動するのに適
当であるように選択されてもよい。
る時間との組合せが、フィールド酸化膜領域１．６の形
成の前に注入されたウェルドーパントを駆動するのに適
当であるように選択されてもよい。
この発明の１つの実施例では、ドライ酸化は多ステップ
酸化工程であり、そこでは第１の酸化ステップは、おお
よそ３０分から１２０分の期間の間おおよそ０．１−１
０％のＨＣｌおよび９０−９９．９％の０２を含む雰囲
気においておおよそ１ １１０ ０℃の温度で行なわれ
る。この第１酸化ステップは、後の酸化ステップの間に
窒化物がＨＣ？に反応するのを防ぐために、窒化物１４
の上に薄い酸化物層を形成する。窒化物１４のＨＣｌへ
の反応は温度に依存し、かつ、おおよそ１０５０℃より
低いと起こらない。第１の酸化ステップの間に、ＨＣｌ
を酸化雰囲気に加える目的は、たとえば金属汚染を除去
することにより酸化されるべき表面を洗浄することであ
る。
酸化工程であり、そこでは第１の酸化ステップは、おお
よそ３０分から１２０分の期間の間おおよそ０．１−１
０％のＨＣｌおよび９０−９９．９％の０２を含む雰囲
気においておおよそ１ １１０ ０℃の温度で行なわれ
る。この第１酸化ステップは、後の酸化ステップの間に
窒化物がＨＣ？に反応するのを防ぐために、窒化物１４
の上に薄い酸化物層を形成する。窒化物１４のＨＣｌへ
の反応は温度に依存し、かつ、おおよそ１０５０℃より
低いと起こらない。第１の酸化ステップの間に、ＨＣｌ
を酸化雰囲気に加える目的は、たとえば金属汚染を除去
することにより酸化されるべき表面を洗浄することであ
る。
第２の酸化ステップは、おおよそ４時間から１０時間の
期間の間おおよそ０．１−１０％のＨＣｌおよび９０−
９９．９％の０２を含む雰囲気においておおよそ１１２
５℃の温度で行なわれる。
期間の間おおよそ０．１−１０％のＨＣｌおよび９０−
９９．９％の０２を含む雰囲気においておおよそ１１２
５℃の温度で行なわれる。
この実施例では、酸化時間は６．５時間であり、かつ、
フィールド酸化膜領域１６＋−２はおおよそ４５００人
の厚さＴｆＯＸを有する。第１の酸化ステップでと同じ
ように、酸化環境におけるＨＣｌおよび０２の濃度は当
業者により最適化されてもよい。積層欠陥を防ぐために
、第２の酸化ステップにおいてＨＣｌが酸化環境に加え
られる。
フィールド酸化膜領域１６＋−２はおおよそ４５００人
の厚さＴｆＯＸを有する。第１の酸化ステップでと同じ
ように、酸化環境におけるＨＣｌおよび０２の濃度は当
業者により最適化されてもよい。積層欠陥を防ぐために
、第２の酸化ステップにおいてＨＣｌが酸化環境に加え
られる。
０２がシリコン基板１０の結晶格子に注入され、かつ、
この割り込み０■が積層欠陥をもたらす格子における不
適正を引き起こすと思われる。ＨＣｌは割り込み０２を
中和し、それによって積層欠陥を防ぐ。
この割り込み０■が積層欠陥をもたらす格子における不
適正を引き起こすと思われる。ＨＣｌは割り込み０２を
中和し、それによって積層欠陥を防ぐ。
どちらの酸化ステップも不活性または酸化雰囲気におい
て安定期間を含む。この発明の多ステップ酸化の実施例
では、第１の酸化ステップの安定期間の間の雰囲気は、
１０−４０％の０２および６０−９０％のアルゴンを含
み、かつ、第２の酸化ステップの安定期間の間の雰囲気
は、おおよそ１００％のアルゴンを含む。当業者は、安
定期間の間で雰囲気を最適化することができるであろう
。
て安定期間を含む。この発明の多ステップ酸化の実施例
では、第１の酸化ステップの安定期間の間の雰囲気は、
１０−４０％の０２および６０−９０％のアルゴンを含
み、かつ、第２の酸化ステップの安定期間の間の雰囲気
は、おおよそ１００％のアルゴンを含む。当業者は、安
定期間の間で雰囲気を最適化することができるであろう
。
第４図および第５図に示されるように、バーズビーク１
８＋−２は比較的小さく、活性領域２０に影響を及ぼさ
ない。特に、比Ｌｂｂ／Ｔｒｏｘは、４５００ＡのＴｆ
ＯＸに対しておおよそ０．３に等しいかそれより小さい
。この比は従来のＬｏｃｏｓ工程により与えられる比の
１／３より小さい。
８＋−２は比較的小さく、活性領域２０に影響を及ぼさ
ない。特に、比Ｌｂｂ／Ｔｒｏｘは、４５００ＡのＴｆ
ＯＸに対しておおよそ０．３に等しいかそれより小さい
。この比は従来のＬｏｃｏｓ工程により与えられる比の
１／３より小さい。
この工程のこの段階で、２つの交互の処理フローが従わ
れてもよい。第１の選択肢処理フローでは、窒化物層１
４は従来の熱リンウエットエッチングを利用して除去さ
れる。第２の選択肢処理フローでは、窒化物層１４が除
去される前に、第５図に示されるように、フィールド酸
化膜領域１６，−２および窒化物層１４のおおよそ５０
０−１５００Ａを除去するために、プラズマエッチング
またはウエットエッチングが行なわれる。このエッチン
グ段はフィールド酸化膜領域１６１−２の段高さを減ら
し、かつ、このように、形成される半導体装置の平坦化
を改善する。
れてもよい。第１の選択肢処理フローでは、窒化物層１
４は従来の熱リンウエットエッチングを利用して除去さ
れる。第２の選択肢処理フローでは、窒化物層１４が除
去される前に、第５図に示されるように、フィールド酸
化膜領域１６，−２および窒化物層１４のおおよそ５０
０−１５００Ａを除去するために、プラズマエッチング
またはウエットエッチングが行なわれる。このエッチン
グ段はフィールド酸化膜領域１６１−２の段高さを減ら
し、かつ、このように、形成される半導体装置の平坦化
を改善する。
窒化物層１４が除去された後、犠牲酸化物が威長ずる。
犠牲酸化物の使用は任意である。その後、Ｎチャネル素
子のための素子間分離を向上させるためにフィールド注
入が行なわれる。フィールド注入はドーパントイオンを
活性領域およびフィールド酸化膜領域の下にある区域に
導入する。従来、フィールド注入はフィールド酸化膜形
成の前に行なわれ、フィールド注入ドーパントの横方向
拡散を防ぐために、フィールド酸化温度が下げられるこ
とを必要とする。フィールド注入の間に、Ｎウ？ル領域
はマスクされ、かつ、Ｐ型ドーパントはＰ− ドーパン
ト濃度を有するＰウェル２２（第６図に図示）を形成す
る。さらに、Ｐ一領域２４１−２は、それぞれフィール
ド酸化膜領域１６，一２の下で形成される。領域２４１
−２はＮチャネル素子のための素子間分離を向上させる
ために利用される。特にＰ−一基板１０が利用されると
き、サブミクロン素子に対するパンチスルー制御のため
に、Ｐ−ウェル２２を与えることが望ましい。
子のための素子間分離を向上させるためにフィールド注
入が行なわれる。フィールド注入はドーパントイオンを
活性領域およびフィールド酸化膜領域の下にある区域に
導入する。従来、フィールド注入はフィールド酸化膜形
成の前に行なわれ、フィールド注入ドーパントの横方向
拡散を防ぐために、フィールド酸化温度が下げられるこ
とを必要とする。フィールド注入の間に、Ｎウ？ル領域
はマスクされ、かつ、Ｐ型ドーパントはＰ− ドーパン
ト濃度を有するＰウェル２２（第６図に図示）を形成す
る。さらに、Ｐ一領域２４１−２は、それぞれフィール
ド酸化膜領域１６，一２の下で形成される。領域２４１
−２はＮチャネル素子のための素子間分離を向上させる
ために利用される。特にＰ−一基板１０が利用されると
き、サブミクロン素子に対するパンチスルー制御のため
に、Ｐ−ウェル２２を与えることが望ましい。
フィールド注入が完了した後、犠牲酸化物が除去されて
ゲート酸化物が成長する。
ゲート酸化物が成長する。
従来のＬＯＣＯＳ技術による構造とこの発明による構造
の差は第１図および第２図で比較される。
の差は第１図および第２図で比較される。
この方法により形成されかつ第２図に示されるバーズビ
ーク１８１および１８２の長さは、第１図の従来のバー
ズビーク１１８１および１１８■の長さよりより短い。
ーク１８１および１８２の長さは、第１図の従来のバー
ズビーク１１８１および１１８■の長さよりより短い。
第１図および第２図の比較は、走査電子顕微鏡を利用し
てとられた写真に基づく。
てとられた写真に基づく。
第７図に示されるように、ソースおよびドレイン領域３
２、３４を含む電界効果トランジスタは、従来の技術に
従ってウェル２２における活性領域で製造される。チャ
ネル領域３６が、ゲート酸化物およびゲートを含むゲー
ト構造３０の下にあるように、ソースおよびドレイン領
域３２、３４は、その間にチャネル領域３６を規定する
ために離れて間をあけられる。パッシベーション層と、
たとえばポリシリコンまたは金属から形成される導電性
相互接続層とを形成するために、従来の技術がその後利
用されてもよい。
２、３４を含む電界効果トランジスタは、従来の技術に
従ってウェル２２における活性領域で製造される。チャ
ネル領域３６が、ゲート酸化物およびゲートを含むゲー
ト構造３０の下にあるように、ソースおよびドレイン領
域３２、３４は、その間にチャネル領域３６を規定する
ために離れて間をあけられる。パッシベーション層と、
たとえばポリシリコンまたは金属から形成される導電性
相互接続層とを形成するために、従来の技術がその後利
用されてもよい。
Ｌｂｂ／Ｔｔｏｘの選択された比を生じるであろう条件
およびパラメータを決定するために、発明者は理論的な
モデルを開発してきた。理論的なモデルは次の変数を使
用し、全ての厚さはミクロン（μｍ）で表される。
およびパラメータを決定するために、発明者は理論的な
モデルを開発してきた。理論的なモデルは次の変数を使
用し、全ての厚さはミクロン（μｍ）で表される。
Ｒ（ｙ，ｔ） 窒化物層１４の下の位置（位置ｙｏ
（第４Ａ図））におけるＳｉ／Ｓｉ０２界面での酸化
速度 ＲＯ （ｔ） フィールド酸化膜１６の下の位置（
位置ｙ＋ （第４Ａ図））におけるＳｉ／ＳｉＯ２界
面での酸化速度 Ｋｓ 酸化の表面比率 Ｔ 酸化温度 ＤＳｉ０２中の酸化体の拡散率 ｒ 崩壊係数 Ｌｂｂを定数ＴｌｏｘおよびＴ。Ｉ，に対するＴｐｄお
よびＴの関数として決定するために、次の関係が与えら
れ、ここで、値Ｃｘは定数である。
（第４Ａ図））におけるＳｉ／Ｓｉ０２界面での酸化
速度 ＲＯ （ｔ） フィールド酸化膜１６の下の位置（
位置ｙ＋ （第４Ａ図））におけるＳｉ／ＳｉＯ２界
面での酸化速度 Ｋｓ 酸化の表面比率 Ｔ 酸化温度 ＤＳｉ０２中の酸化体の拡散率 ｒ 崩壊係数 Ｌｂｂを定数ＴｌｏｘおよびＴ。Ｉ，に対するＴｐｄお
よびＴの関数として決定するために、次の関係が与えら
れ、ここで、値Ｃｘは定数である。
（１） ・ ＝ Ｃ。 ［Ｋ ・ ／Ｔ．
・ ） （Ｄ） コ′１（２） Ｋｓ／Ｄ＝Ｃ１
ｅＣ２／ＫＴ（３） Ｒ （ｙ．ｔ）／Ｒｏ （ｔ
）＝Ｃ３ ｅ−７限界条件、ｙ＝ｏに対してＲ／ＲＯ＝
０．１およびｙ＝Ｌｂｂに対してＲ／ＲＯ＝０．９を当
てはめて、ｔｂｂについて解くと、次の式（４）となり
、 （４） Ｌｂ ｂ ＝Ｃ４ （ｒ）− ’等式（
４）中のｒに代入すると、 Ｔ Ｌｂｂ ／Ｔｔ ｏ−を、定数Ｔ’ｐｄおよびＴｎ＋，
に対してＴｆＯｘの関数として決定するために、（６）
Ｌ・・／ ’ｒ ｒ。．＝ｃ・（’ｒｒ。８）一乙Ｌ
ｂ ｂ ／ Ｔ Ｉｏ ｘを、定数ＴｐｄおよびＴ。ｌ
、に対してＴ，Ｏエの関数として決定するために、（７
） Ｌｂ ｂ ／Ｔｔ ｏ ｘ ＝Ｃ７ （Ｔ’ｃ
＋ ｄ）”（”ｒ． ＋ ． ）一ん フィールド酸化膜厚さへの狭窓効果を計算するために、
次の新しい変数が導入される。
・ ） （Ｄ） コ′１（２） Ｋｓ／Ｄ＝Ｃ１
ｅＣ２／ＫＴ（３） Ｒ （ｙ．ｔ）／Ｒｏ （ｔ
）＝Ｃ３ ｅ−７限界条件、ｙ＝ｏに対してＲ／ＲＯ＝
０．１およびｙ＝Ｌｂｂに対してＲ／ＲＯ＝０．９を当
てはめて、ｔｂｂについて解くと、次の式（４）となり
、 （４） Ｌｂ ｂ ＝Ｃ４ （ｒ）− ’等式（
４）中のｒに代入すると、 Ｔ Ｌｂｂ ／Ｔｔ ｏ−を、定数Ｔ’ｐｄおよびＴｎ＋，
に対してＴｆＯｘの関数として決定するために、（６）
Ｌ・・／ ’ｒ ｒ。．＝ｃ・（’ｒｒ。８）一乙Ｌ
ｂ ｂ ／ Ｔ Ｉｏ ｘを、定数ＴｐｄおよびＴ。ｌ
、に対してＴ，Ｏエの関数として決定するために、（７
） Ｌｂ ｂ ／Ｔｔ ｏ ｘ ＝Ｃ７ （Ｔ’ｃ
＋ ｄ）”（”ｒ． ＋ ． ）一ん フィールド酸化膜厚さへの狭窓効果を計算するために、
次の新しい変数が導入される。
Ｗ 窒化物窓の幅
Ｄｙ 横方向拡散係数
（８） Ｔｒｏ．（Ｗ，ｔ）＝Ｔｏ（ｔ）｛２−Ｋ
Ｋ ｅｒｆ［Ｗ（’Ｄｙ−ｔ） ／４コ ｝ここで
、 増加する窒化物窓Ｗに対して、より薄いフィールド酸化
．膜Ｔｔｏエに対してさえも、Ｌｂｂの減少がないこと
に注目されたい。
Ｋ ｅｒｆ［Ｗ（’Ｄｙ−ｔ） ／４コ ｝ここで
、 増加する窒化物窓Ｗに対して、より薄いフィールド酸化
．膜Ｔｔｏエに対してさえも、Ｌｂｂの減少がないこと
に注目されたい。
実験に基づくデータに適合させることにより、等式（５
）、（６）および（７）を組み合わせて定数について解
くと、比Ｌｂ ｂ ／Ｔｔ ｏ ｘについて導かれる等
式は、 （９） Ｌｂ ｂ ／Ｔｒ ｏ ｔ
＝Ｃ６ ［Ｔｐ ａ コ・チ，わたる曲線
の当てはめ定数である。
）、（６）および（７）を組み合わせて定数について解
くと、比Ｌｂ ｂ ／Ｔｔ ｏ ｘについて導かれる等
式は、 （９） Ｌｂ ｂ ／Ｔｒ ｏ ｔ
＝Ｃ６ ［Ｔｐ ａ コ・チ，わたる曲線
の当てはめ定数である。
Ｌｂｂ−０．１４ミクロンおよびＴｔ ｏ − ＝０．
４５ミクロンに基づき、Ｌｂｂ／ＴｆＯｘの所望の比が
選択されて０．３となった。表１は０． ３の比を生
じるＴＩｌｄ％ＴｎｌｔおよびＴの様々な組合せを記録
する。
４５ミクロンに基づき、Ｌｂｂ／ＴｆＯｘの所望の比が
選択されて０．３となった。表１は０． ３の比を生
じるＴＩｌｄ％ＴｎｌｔおよびＴの様々な組合せを記録
する。
第８図および第９図は、理論的なモデルを表すのに役立
つ。第８図において、曲線Ｉは窒化物厚さと欠陥密度と
の間の理論的な関係であり、かつ、曲線Ｉｖは４０００
Ａのフィールド酸化膜厚さに対する窒化物厚さとＬｂｂ
との間の理論的な関係である。曲線２は５０人バリヤ酸
化物を有する従来のＬＯＧＯＳ工程を使用して製造され
る素子に対するＬｂｂおよび欠陥密度を示し、かつ、従
来のＬＯＣＯＳ工程が０．３のＬｂ ｂ ／Ｔｔ ｏ
−比を与えられないことを示す。従来のＬＯＧＯＳ工程
が０． ３のＬｂｂ／Ｔｒｏエ比を達成するために利
用されるならば、曲線ＩＩＩは、欠陥密度が許容できる
限度を遥かにこえるであろうことを示す。
つ。第８図において、曲線Ｉは窒化物厚さと欠陥密度と
の間の理論的な関係であり、かつ、曲線Ｉｖは４０００
Ａのフィールド酸化膜厚さに対する窒化物厚さとＬｂｂ
との間の理論的な関係である。曲線２は５０人バリヤ酸
化物を有する従来のＬＯＧＯＳ工程を使用して製造され
る素子に対するＬｂｂおよび欠陥密度を示し、かつ、従
来のＬＯＣＯＳ工程が０．３のＬｂ ｂ ／Ｔｔ ｏ
−比を与えられないことを示す。従来のＬＯＧＯＳ工程
が０． ３のＬｂｂ／Ｔｒｏエ比を達成するために利
用されるならば、曲線ＩＩＩは、欠陥密度が許容できる
限度を遥かにこえるであろうことを示す。
第９図において、曲線Ｖ−ＶＩＩＩは、それぞれ５００
０人のフィールド酸化膜厚さに対して、５０人、７５人
、１００人および１５０Ａのバリヤ酸化物厚さに対する
この発明の方法に対するＬｂｂと酸化物厚さとの間の理
論的な関係である。
０人のフィールド酸化膜厚さに対して、５０人、７５人
、１００人および１５０Ａのバリヤ酸化物厚さに対する
この発明の方法に対するＬｂｂと酸化物厚さとの間の理
論的な関係である。
曲線ＩＸ−ＸＩＪは、それぞれこの発明の方法に対する
窒化物厚さと欠陥密度との間の理論的な関係および節約
バリヤ酸化膜厚さである。曲線ＸＩ［−ＸＶＩｉ；ｔ、
従来（ＤＬＯＣＯＳ工程により達威されるそれに類似し
た欠陥密度に対して、この発明に対するＬｂｂが減少さ
れることを示す。特に、この発明のために１５０人のバ
リヤ酸化物が５０００Ａのフィールド酸化物厚さに対し
て０．１６２５ミクロンのＬｂｂを与えるが、それは、
５０人バリヤ酸化物および４０００Ａフィールト酸化物
を生じる従来のＬＯＧＯＳ処理により与えられる０．１
９ミクロンのＬｂｂより小さい。この発明を使うと、５
０Ａバリヤ酸化物および５０００Ａフィールド酸化物に
対してｔｂｂは０． １１８ミクロンであり、かつ、
５０Ａバリヤ酸化物および４０００人フィールド酸化膜
に対してＬｂｂは０．０７であり、第８図に示されるよ
うに従来のＬＯＧＯＳ工程を約５０％を越える改善であ
る。
窒化物厚さと欠陥密度との間の理論的な関係および節約
バリヤ酸化膜厚さである。曲線ＸＩ［−ＸＶＩｉ；ｔ、
従来（ＤＬＯＣＯＳ工程により達威されるそれに類似し
た欠陥密度に対して、この発明に対するＬｂｂが減少さ
れることを示す。特に、この発明のために１５０人のバ
リヤ酸化物が５０００Ａのフィールド酸化物厚さに対し
て０．１６２５ミクロンのＬｂｂを与えるが、それは、
５０人バリヤ酸化物および４０００Ａフィールト酸化物
を生じる従来のＬＯＧＯＳ処理により与えられる０．１
９ミクロンのＬｂｂより小さい。この発明を使うと、５
０Ａバリヤ酸化物および５０００Ａフィールド酸化物に
対してｔｂｂは０． １１８ミクロンであり、かつ、
５０Ａバリヤ酸化物および４０００人フィールド酸化膜
に対してＬｂｂは０．０７であり、第８図に示されるよ
うに従来のＬＯＧＯＳ工程を約５０％を越える改善であ
る。
実験的な結果は、理論的なモデルが保守的であり、かつ
、実験的な結果がモデルにより示される結果よりよりよ
い結果を提供してきたことを示す。
、実験的な結果がモデルにより示される結果よりよりよ
い結果を提供してきたことを示す。
１５〜０人のバリヤ酸化物および２０００人の窒化物厚
さに対して、Ｌｂｂは４５００Ａフィールド酸化膜層に
対して０．１５ミクロンより小さいものとして測定され
てきた。
さに対して、Ｌｂｂは４５００Ａフィールド酸化膜層に
対して０．１５ミクロンより小さいものとして測定され
てきた。
この発明の方法を使用して、０．３ミクロンと同じ小さ
さのチャネル長を含む幾何構造を有する半導体装置を製
造することが可能である。
さのチャネル長を含む幾何構造を有する半導体装置を製
造することが可能である。
この発明の開示された実施例は、例示的であり、かつ限
定的でないことが意図され、かつ、この発明の範囲は、
先の説明によるよりも前掲の特許請求の範囲により見い
だされるものである。
定的でないことが意図され、かつ、この発明の範囲は、
先の説明によるよりも前掲の特許請求の範囲により見い
だされるものである。
第１図は、従来のＬＯＧＯＳ工程により形成されるフィ
ールド酸化膜領域を有する基板の部分的断面図である。 第２図は、この発明に従って形成されるフィールド酸化
膜領域を有する基板の部分的断面図である。 第３図から第７図は、この発明による、フィールド酸化
膜領域を形成する方法を説明する際に役立つ部分的断面
図である。 第８図および第９図は、この発明に従う方法のための様
々なパラメータの関係を示すグラフである。 図において、１０は基板、１２はバリヤ層、１４はマス
キング層、１６はフィールド酸化膜領域、３２はソース
領域、３４はドレイン領域、３ｏはゲート構造である。
ールド酸化膜領域を有する基板の部分的断面図である。 第２図は、この発明に従って形成されるフィールド酸化
膜領域を有する基板の部分的断面図である。 第３図から第７図は、この発明による、フィールド酸化
膜領域を形成する方法を説明する際に役立つ部分的断面
図である。 第８図および第９図は、この発明に従う方法のための様
々なパラメータの関係を示すグラフである。 図において、１０は基板、１２はバリヤ層、１４はマス
キング層、１６はフィールド酸化膜領域、３２はソース
領域、３４はドレイン領域、３ｏはゲート構造である。
Claims (26)
- （１）半導体装置における厚い酸化物領域を形成する方
法であって、 （ａ）基板の上に横たわるバリヤ層を設けるステップと
、 （ｂ）活性領域に対応するバリヤ酸化物層の部分の上に
横たわる酸化できないマスキング層を設けるステップと
、 （ｃ）前記ステップ（ｂ）の後で、おおよそ１０００℃
に等しいまたはそれより高い温度でドライ酸素を含む環
境において基板を酸化するステップとを含む、方法。 - （２）前記ステップ（ａ）は厚さｘを有するバリヤ層を
設けることを含み、 前記ステップ（ｂ）は厚さｙを有するマスキング層を設
けることを含み、さらに、 比ｙ／ｘは５に等しいかそれより大きい、請求項１に記
載の方法。 - （３）前記ステップ（ａ）は厚さｘを有するバリヤ層を
設けることを含み、ここでｘはおおよそ５０Åより大き
く、 前記ステップ（ｂ）は厚さｙを有するマスキング層を設
けることを含み、ここでｙはおおよそ１０００Åより大
きく、かつ、 比ｙ／ｘは１０に等しいかそれより大きい、請求項１に
記載の方法。 - （４）前記ステップ（ｃ）は、おおよそ１０００℃から
おおよそ１２５０℃の範囲に渡る温度で基板を酸化する
ことを含む、請求項１に記載の方法。 - （５）前記ステップ（ｃ）の後で、フィールド注入を行
なうステップ（ｄ）をさらに含む、請求項１に記載の方
法。 - （６）前記ステップ（ｃ）はフィールド酸化膜を形成し
、前記ステップ（ｃ）で形成されたフィールド酸化膜を
介してフィールド注入を行なうステップ（ｄ）をさらに
含む、請求項１に記載の方法。 - （７）前記ステップ（ｃ）の前に、基板の一部における
基板の導電形式と反対の導電形式を有するドーパントを
注入するステップ（ｄ）をさらに含み、前記ステップ（
ｃ）は、ウェル注入を駆動することおよび同時に基板を
酸化することを含む、請求項１に記載の方法。 - （８）前記ステップ（ｃ）は、Ｏ＿２およびＨＣｌを含
む環境において基板を酸化することを含む、請求項１に
記載の方法。 - （９）前記ステップ（ｃ）は、連続的な、 （ｉ）おおよそ１０５０℃より低い温度でＯ＿２および
ＨＣｌを含む環境において基板を酸化するサブステップ
と、 （ｉｉ）おおよそ１１００℃より高い温度でＯ＿２およ
びＨＣｌを含む環境において基板を酸化するサブステッ
プとを含む、請求項１に記載の方法。 - （１０）基板の上に横たわるバリヤ層を設けるステップ
と、基板の選択された第１の領域に対応するバリヤ層の
部分の上に横たわる酸化されないマスキング層を設ける
ステップと、フィールド酸化膜領域を形成するために基
板の第２の領域を酸化するステップとを含む、基板中の
フィールド酸化膜領域を形成する改善された方法であっ
て、その改善は、 （ａ）１０００℃に等しいまたはそれより高い温度でド
ライ酸素を含む環境において基板の第２の領域を酸化す
るステップを含む、改善された方法。 - （１１）（ｉ）おおよそ１０５０℃より低い温度でＯ＿
２およびＨＣｌを含む環境において基板を酸化し、 （ｉｉ）おおよそ１１００℃より高い温度でＯ＿２およ
びＨＣｌを含む環境において基板を酸化する、連続的な
サブステップとして前記ステップ（ａ）を行なうことを
さらに含む、請求項１０に記載の方法。 - （１２）（ｂ）厚さｘを有するシリコンの酸化物を含む
バリヤ層を設けるステップと、 （ｃ）厚さｙを有するシリコン窒化物を含むマスキング
層を設け、ここで比ｙ／ｘが１０に等しいかそれより大
きいステップとをさらに含む、請求項１０に記載の方法
。 - （１３）（ｂ）前記ステップ（ａ）の後でフィールド注
入を行なうステップをさらに含む、請求項１０に記載の
方法。 - （１４）（ｂ）前記ステップ（ａ）において形成される
フィールド酸化膜を介してフィールド注入を行なうステ
ップをさらに含む、請求項１０に記載の方法。 - （１５）前記ステップ（ａ）の前に基板の選択された部
分にウェルドーパントを注入するステップ（ｂ）をさら
に含み、前記ステップ（ａ）は、同時に基板を酸化しか
つ前記ステップ（ｂ）で注入されたウェルドーパントを
駆動することを含む、請求項１０に記載の方法。 - （１６）半導体基板においてフィールド酸化膜（ＦＯＸ
）領域を形成するための方法であって、（ａ）ウェルド
ーパントを基板の選択されたウェル領域に注入するステ
ップと、 （ｂ）基板の上に横たわるバリヤ酸化物層を設けるステ
ップと、 （ｃ）基板の活性領域に対応するバリヤ酸化物の部分の
上に横たわる窒化物層を設けるステップと、 （ｄ）基板を酸化するために１０００℃に等しいかそれ
より大きい温度でドライ酸素およびＨＣｌを含む環境に
おいて基板を加熱し、それによってフィールド酸化膜領
域を形成しかつウェル注入を駆動するステップとを含む
、方法。 - （１７）前記ステップ（ｂ）は厚さｘを有するバリヤ酸
化物層を設けることを含み、 前記ステップ（ｃ）は厚さｙを有する窒化物層を設ける
ことを含み、かつ、 比ｙ／ｘは１０に等しいかそれより大きい、請求項１６
に記載の方法。 - （１８）前記ステップ（ｂ）は厚さｘを有するバリヤ酸
化物層を設けることを含み、ここでｘはおおよそ５０−
２５０Åであり、 前記ステップ（ｃ）は厚さｙを有する窒化物層を設ける
ことを含み、ここでｙはおおよそ１０００−３０００Å
であり、 比ｙ／ｘは１０に等しいかそれより大きい、請求項１６
に記載の方法。 - （１９）前記ステップ（ｄ）の後でフィールド注入を行
なうステップ（ｅ）をさらに含む、請求項（１６）に記
載の方法。 - （２０）前記ステップ（ｄ）で形成されたフィールド酸
化膜領域を介してフィールド注入を行なうステップ（ｅ
）をさらに含む、請求項１６に記載の方法。 - （２１）導電形式を有する半導体基板において複数個の
電界効果トランジスタを製造する方法であって、電界効
果トランジスタはフィールド酸化膜領域により電気的に
分離され、その方法は、連続的な、 （ａ）少なくとも１つのウェルを基板に形成するために
、反対の導電形式のドーパントを注入するステップと、 （ｂ）基板の上に横たわるバリヤ酸化物層を設けるステ
ップと、 （ｃ）少なくとも１つの活性領域がウェルに位置された
、基板の活性領域に対応するバリヤ酸化物の部分の上に
横たわる窒化物層を設けるステップと、 （ｄ）フィールド酸化膜領域を形成しかつ前記ステップ
（ａ）で注入されたドーパントを駆動するために、おお
よそ１０５０℃より低い温度でＯ＿２およびＨＣｌを含
む環境において基板を酸化し、かつ、その後、おおよそ
１１００℃より高い温度でＯ＿２およびＨＣｌを含む環
境において基板を酸化するステップと、 （ｅ）窒化物層を除去するステップと、 （ｆ）前記注入がフィールド酸化膜領域を介して行なわ
れる、フィールドドーパントを基板に注入するステップ
と、 （ｇ）基板の活性領域のうちそれぞれのものの上に横た
わる複数個のゲートを設けるステップと、（ｈ）ソース
領域およびドレイン領域の各組が離れて間をあけられて
その間にチャネル領域を規定するように、対応するゲー
トをマスクとして利用する各活性領域にソース領域およ
びドレイン領域を注入するステップとを含む、方法。 - （２２）（ｉ）前記ステップ（ｄ）の後および前記ステ
ップ（ｅ）の前にフィールド酸化膜の段高さを減らすた
めに、窒化物およびフィールド酸化膜領域をエッチング
するステップをさらに含む、請求項２１に記載の方法。 - （２３）（ｉ）前記ステップ（ｄ）の後および前記ステ
ップ（ｅ）の前にフィールド酸化膜の段高さを減らすた
めに、ほぼ同じ速度で窒化物およびフィールド酸化膜を
エッチングする、ＣＦ＿４を含むプラズマエッチャント
で窒化物およびフィールド酸化膜領域をエッチングする
ステップをさらに含む、請求項２１に記載の方法。 - （２４）前記ステップ（ｂ）は厚さｘを有するバリヤ酸
化膜層を設けることを含み、 前記ステップ（ｃ）は厚さｙを有する窒化物層を設ける
ことを含み、 比ｙ／ｘは１０に等しいかそれより大きい、請求項２１
に記載の方法。 - （２５）前記ステップ（ｂ）は厚さｘを有するバリヤ酸
化物層を設けることを含み、ここでｘはおおよそ５０−
２５０Åであり、 前記ステップ（ｃ）は厚さｙを有する窒化物層を設ける
ことを含み、ここでｙはおおよそ１０００−３０００Å
であり、かつ、 比ｙ／ｘは１０に等しいかそれより大きい、請求項２１
に記載の方法。 - （２６）前記ステップ（ｆ）は、フィールドドーパント
を、前記ステップ（ｄ）で形成されるフィールド酸化膜
領域により規定される活性領域に注入することを含む、
請求項２１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US437,023 | 1989-11-15 | ||
| US07/437,023 US5151381A (en) | 1989-11-15 | 1989-11-15 | Method for local oxidation of silicon employing two oxidation steps |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03171731A true JPH03171731A (ja) | 1991-07-25 |
Family
ID=23734744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310151A Pending JPH03171731A (ja) | 1989-11-15 | 1990-11-14 | 半導体装置における厚い酸化物領域を形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5151381A (ja) |
| EP (1) | EP0428283B1 (ja) |
| JP (1) | JPH03171731A (ja) |
| AT (1) | ATE175522T1 (ja) |
| DE (1) | DE69032878T2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1250233B (it) * | 1991-11-29 | 1995-04-03 | St Microelectronics Srl | Procedimento per la fabbricazione di circuiti integrati in tecnologia mos. |
| US5312764A (en) * | 1993-05-28 | 1994-05-17 | Motorola, Inc. | Method of doping a semiconductor substrate |
| JPH07169759A (ja) * | 1993-12-14 | 1995-07-04 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| US5543343A (en) * | 1993-12-22 | 1996-08-06 | Sgs-Thomson Microelectronics, Inc. | Method fabricating an integrated circuit |
| US5927992A (en) * | 1993-12-22 | 1999-07-27 | Stmicroelectronics, Inc. | Method of forming a dielectric in an integrated circuit |
| US5672539A (en) * | 1994-01-14 | 1997-09-30 | Micron Technology, Inc. | Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering |
| JP3398903B2 (ja) * | 1994-04-22 | 2003-04-21 | 富士通株式会社 | 半導体装置の製造方法 |
| US5374585A (en) * | 1994-05-09 | 1994-12-20 | Motorola, Inc. | Process for forming field isolation |
| JP3542189B2 (ja) * | 1995-03-08 | 2004-07-14 | 株式会社ルネサステクノロジ | 半導体装置の製造方法及び半導体装置 |
| US5707888A (en) * | 1995-05-04 | 1998-01-13 | Lsi Logic Corporation | Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation |
| US5739063A (en) * | 1995-06-07 | 1998-04-14 | Advanced Micro Devices, Inc. | High temperature local oxidation of silicon for fine line patterns |
| US5604370A (en) * | 1995-07-11 | 1997-02-18 | Advanced Micro Devices, Inc. | Field implant for semiconductor device |
| EP0762493A1 (en) * | 1995-08-03 | 1997-03-12 | Motorola, Inc. | Semiconductor device having field oxide regions and a field implant and method of manufacturing the same |
| US6835634B1 (en) | 1995-08-25 | 2004-12-28 | Micron Technology, Inc. | Streamlined field isolation process |
| US5780352A (en) * | 1995-10-23 | 1998-07-14 | Motorola, Inc. | Method of forming an isolation oxide for silicon-on-insulator technology |
| US5869385A (en) * | 1995-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Selectively oxidized field oxide region |
| US5972776A (en) * | 1995-12-22 | 1999-10-26 | Stmicroelectronics, Inc. | Method of forming a planar isolation structure in an integrated circuit |
| US5834360A (en) * | 1996-07-31 | 1998-11-10 | Stmicroelectronics, Inc. | Method of forming an improved planar isolation structure in an integrated circuit |
| US6187640B1 (en) | 1998-11-17 | 2001-02-13 | Fujitsu Limited | Semiconductor device manufacturing method including various oxidation steps with different concentration of chlorine to form a field oxide |
| US5888873A (en) * | 1996-11-06 | 1999-03-30 | Advanced Micro Devices, Inc. | Method of manufacturing short channel MOS devices |
| KR100232887B1 (ko) * | 1996-12-20 | 1999-12-01 | 김영환 | 필드 산화막 제조방법 |
| JP3087674B2 (ja) * | 1997-02-04 | 2000-09-11 | 日本電気株式会社 | 縦型ｍｏｓｆｅｔの製造方法 |
| JPH10284478A (ja) * | 1997-04-07 | 1998-10-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の製造方法 |
| GB2324651B (en) * | 1997-04-25 | 1999-09-01 | Vlsi Vision Ltd | Improved solid state image sensor |
| KR100232899B1 (ko) * | 1997-06-02 | 1999-12-01 | 김영환 | 반도체소자의 소자분리막 제조방법 |
| US6555484B1 (en) | 1997-06-19 | 2003-04-29 | Cypress Semiconductor Corp. | Method for controlling the oxidation of implanted silicon |
| US6440819B1 (en) | 1998-03-03 | 2002-08-27 | Advanced Micro Devices, Inc. | Method for differential trenching in conjunction with differential fieldox growth |
| US6528847B2 (en) | 1998-06-29 | 2003-03-04 | Advanced Micro Devices, Inc. | Metal oxide semiconductor device having contoured channel region and elevated source and drain regions |
| JP3514178B2 (ja) | 1998-09-16 | 2004-03-31 | 株式会社デンソー | 半導体装置の製造方法 |
| US6342431B2 (en) | 1998-10-14 | 2002-01-29 | International Business Machines Corporation | Method for eliminating transfer gate sacrificial oxide |
| US6818495B1 (en) | 1999-06-04 | 2004-11-16 | Min-Hsiung Chiang | Method for forming high purity silicon oxide field oxide isolation region |
| JP3484410B2 (ja) | 2000-12-14 | 2004-01-06 | 沖電気工業株式会社 | 半導体装置における素子分離領域の形成方法 |
| US6455382B1 (en) | 2001-05-03 | 2002-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step method for forming sacrificial silicon oxide layer |
| JP4746262B2 (ja) * | 2003-09-17 | 2011-08-10 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7981759B2 (en) * | 2007-07-11 | 2011-07-19 | Paratek Microwave, Inc. | Local oxidation of silicon planarization for polysilicon layers under thin film structures |
| EP2144281A1 (de) * | 2008-07-09 | 2010-01-13 | Micronas GmbH | Verfahren zum Erzeugen eines Substratkontakts in einem CMOS-Prozess |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4295266A (en) * | 1980-06-30 | 1981-10-20 | Rca Corporation | Method of manufacturing bulk CMOS integrated circuits |
| US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
| US4987093A (en) * | 1987-04-15 | 1991-01-22 | Texas Instruments Incorporated | Through-field implant isolated devices and method |
| JPH01274457A (ja) * | 1988-04-26 | 1989-11-02 | Seiko Instr Inc | 半導体装置の製造方法 |
-
1989
- 1989-11-15 US US07/437,023 patent/US5151381A/en not_active Expired - Lifetime
-
1990
- 1990-10-26 DE DE69032878T patent/DE69032878T2/de not_active Expired - Lifetime
- 1990-10-26 AT AT90311779T patent/ATE175522T1/de not_active IP Right Cessation
- 1990-10-26 EP EP90311779A patent/EP0428283B1/en not_active Expired - Lifetime
- 1990-11-14 JP JP2310151A patent/JPH03171731A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0428283A3 (en) | 1992-12-30 |
| DE69032878T2 (de) | 1999-08-26 |
| ATE175522T1 (de) | 1999-01-15 |
| DE69032878D1 (de) | 1999-02-18 |
| EP0428283B1 (en) | 1999-01-07 |
| US5151381A (en) | 1992-09-29 |
| EP0428283A2 (en) | 1991-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03171731A (ja) | 半導体装置における厚い酸化物領域を形成する方法 | |
| US5516720A (en) | Stress relaxation in dielectric before metallization | |
| JPS6340337A (ja) | 集積回路分離法 | |
| US4538343A (en) | Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking | |
| TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| JP2003513469A (ja) | 集積デバイスにおける閾電圧ロールオフを防止するための絶縁スペーサの使用 | |
| KR100319620B1 (ko) | 반도체 소자의 격리구조 및 그 제조방법 | |
| JP2002506579A (ja) | 側部誘電体絶縁型半導体装置の形成方法およびこの方法により製造されるｍｏｓ半導体装置 | |
| US5318922A (en) | Method for manufacturing a semiconductor device | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US6627511B1 (en) | Reduced stress isolation for SOI devices and a method for fabricating | |
| US6033991A (en) | Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| EP0239384B1 (en) | Process for isolating semiconductor devices on a substrate | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| US20050127474A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6054450A (ja) | 半導体装置の製造方法 | |
| JP4592193B2 (ja) | 半導体装置の製造方法 | |
| JP2005079215A (ja) | 半導体装置の製造方法 | |
| US6255188B1 (en) | Method of removing a polysilicon buffer using an etching selectivity solution | |
| EP0966036A2 (en) | Method for fabricating a semiconductor device having different gate oxide layers | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 |