JPH01274457A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01274457A
JPH01274457A JP63103414A JP10341488A JPH01274457A JP H01274457 A JPH01274457 A JP H01274457A JP 63103414 A JP63103414 A JP 63103414A JP 10341488 A JP10341488 A JP 10341488A JP H01274457 A JPH01274457 A JP H01274457A
Authority
JP
Japan
Prior art keywords
oxide film
silicon nitride
film
field oxide
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63103414A
Other languages
English (en)
Inventor
Akishige Nakanishi
章滋 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP63103414A priority Critical patent/JPH01274457A/ja
Priority to EP89106164A priority patent/EP0340474A3/en
Priority to US07/337,394 priority patent/US4971923A/en
Publication of JPH01274457A publication Critical patent/JPH01274457A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえば低電圧系のメモリ素子駆動用周辺回
路の中に高電圧系のメモリアレイを組み込むことができ
るようにしたものであり、メモリセルとしては素子分離
用酸化膜（フィールド酸化膜）を厚くして高電圧に対処
する必要がある一方、周辺回路では集積化のためにフィ
ールド酸化膜を薄くした方が望ましい高集積半導体不揮
発性メモリに関する。
〔発明の概要〕
本発明は、熱窒化シリコン酸化膜と化学気相成長（ＣＶ
　Ｄ）窒化シリコン膜を組み合わせて選択酸化（ＬＯＣ
ＯＳ）用マスクとして利用することにより、半導体装直
において異なる２種類の１１り厚を持つフィールド酸化
膜を１度の熱酸化により形成することを可能とした。
〔従来の技術〕
従来の技術を図面を用いて説明する。第２図（ａ）〜（
Ｃ）は従来の技術によるＬＯＧＯ３形成工程図である。
まず、半導体基板１を熱酸化し、下敷（Ｐ　Ａ　Ｄ）酸
化膜２を形成する（第２図（ａ））。
次にＣＶＤ法により窒化膜３を堆積し、フォトリソグラ
フ工程によりＬＯＧＯＳパターンを形成する（第２図（
ｂ））。
これをさらに熱酸化してフィールド酸化膜７を形成する
（第２図（Ｃ））。
以上に示したように、従来の技術では１種類の膜厚のフ
ィールド酸化膜しか形成できなかった。
〔発明が解決しようとする課題〕
しかし、半導体不揮発性メモリにおいてメモリアレイは
ど高電圧が必要とされない周辺回路の素子分離のために
メモリアレイと同じ膜厚のフィールド酸化膜を用いると
、集積回路（ＩＣ）としての高集積化が非常に難しいと
いう問題点があった。
〔課題を解決するための手段〕
以上に述べた課題を解決するために本発明は、熱窒化シ
リコン酸化膜とＣＶＤ窒化シリコン膜を組み合わせて選
択酸化用マスクとして利用することにより、半導体装置
において異なる２種類の膜厚を持つフィールド酸化膜を
１度の熱酸化により形成することを可能とした。
〔作用〕
上記のごと（，２種類の膜厚をもつフィールド酸化膜を
形成することにより、低電圧系のメモリ素子駆動用周辺
回路の中に高電圧系のメモリアレイを組み込むことを可
能にすることにより半導体不揮発性メモリの高集積化を
可能にした。
〔実施例〕
以下に、本発明の実施例を図面に基づいて詳細に説明す
る。第１図（ａ）〜（ｅ）は、本発明の技術によるＬＯ
ＧＯ３形成工程図である。
まず、半導体基板１を熱酸化し、ＰＡＤ酸化膜２を形成
する（第１図（ａ））。
次にＣＶＤ法により窒化膜３を堆積し、フォトリソグラ
フ工程によりＬＯＧＯＳパターンを形成する（第１図（
ｂ））。
これヲ１ｏｏｏ°Ｃ程度の高温アンモニアガス雲囲気中
でアニールを行い、ＰＡＤ酸化膜表面を熱窒化シリコン
酸化膜４に組成変換させる（第１図（Ｃ））。
さらに膜厚の厚いフィールド酸化膜を必要とする領域の
熱窒化シリコン酸化膜４をフォトリソグラフ工程により
エツチングして取り除く　（第１図（ｄ））。
最後にこれを熱酸化して厚い膜厚のフィールド酸化膜５
と薄い膜厚のフィールド酸化膜６を同時に形成する（第
１図（ｅ））。
第３図は高温熱窒化シリコン酸化膜の耐酸化性を示した
図である。第３図からもわかるように熱窒化シリコン酸
化膜はシリコン基板に比べて酸化速度が著しく遅い。し
たがって、２種類の膜厚の異なるフィールド酸化ｎｌを
形成することが可能きなっている。
〔発明の効果〕
本発明は、以上説明したように熱窒化シリコン酸化膜と
ＣＶＤ窒化シリコン膜を組み合わせて選択酸化用マスク
として利用し、異なる２種類の膜厚を持つフィールド酸
化膜を１度の熱酸化により形成した。この特徴のため、
低電圧系の周辺回路の中に高電圧系のメモリアレイを組
み込むことが容易になり半導体不揮発性メモリの高集積
化を可能にした。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は、本発明の技術によるＬＯＧＯ
３形成工程図である。 第２図（ａ）〜＜ｉ）は従来の技術によるＬＯＣＯＳ形
成工程図である。 第３図は高温熱窒化シリコン酸化膜の耐酸化性図である
。 １・・・半導体基板 ２・・・下敷（ＰＡＤ）酸化膜 ３・・・ＣＶＤ窒化膜 ４・・・熱窒化シリコン酸化膜 ５・・・厚いフィールド酸化膜 ６・・・薄いフィールド酸化膜 ７・・・フィールド酸化膜 以上 出願人　セイコー電子工業株式会社 第１図 尖１采のＬＯＣＯ５刑六じ〔オ呈図 第２図

Claims (1)

  1. 【特許請求の範囲】 　シリコン基板表面上の少なくとも一部を覆った窒化シ
    リコン膜を選択酸化用マスクとして利用する選択酸化法
    （ＬＯＣＯＳ）において、 少なくとも前記選択酸化用マスクがシリコン基板上の下
    敷（ＰＡＤ）酸化膜の高温アンモニアガス雰囲気中のア
    ニールにより形成される熱窒化シリコン酸化膜と化学気
    相成長法（ＣＶＤ）により堆積させた窒化シリコン膜と
    の２種類の窒化膜を組み合わせて選択酸化用マスクとし
    てを用いることにより、異なる２種類の膜厚を持つ素子
    分離用酸化膜（フィールド酸化膜）を１度の熱酸化によ
    り形成することを特徴とする半導体装置の製造方法。
JP63103414A 1988-04-26 1988-04-26 半導体装置の製造方法 Pending JPH01274457A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63103414A JPH01274457A (ja) 1988-04-26 1988-04-26 半導体装置の製造方法
EP89106164A EP0340474A3 (en) 1988-04-26 1989-04-07 Method of making semiconductor device with different oxide film thickness
US07/337,394 US4971923A (en) 1988-04-26 1989-04-13 Method of making semiconductor device with different oxide film thicknesses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63103414A JPH01274457A (ja) 1988-04-26 1988-04-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01274457A true JPH01274457A (ja) 1989-11-02

Family

ID=14353387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63103414A Pending JPH01274457A (ja) 1988-04-26 1988-04-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US4971923A (ja)
EP (1) EP0340474A3 (ja)
JP (1) JPH01274457A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187224A (ja) * 1989-12-15 1991-08-15 Mitsubishi Electric Corp 半導体装置
JPH05182958A (ja) * 1991-02-25 1993-07-23 Nikon Corp 半導体装置及びその製造方法
US5510290A (en) * 1994-04-01 1996-04-23 Hyundai Electronics Industries Co., Ltd. Method for forming a field oxide layer in a semiconductor device which prevents bird beak by nitradation of pad oxide
JPH08167706A (ja) * 1994-12-15 1996-06-25 Nec Corp 不揮発性半導体記憶装置およびその製造方法
JP2008085031A (ja) * 2006-09-27 2008-04-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151381A (en) * 1989-11-15 1992-09-29 Advanced Micro Devices, Inc. Method for local oxidation of silicon employing two oxidation steps
US5254489A (en) * 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
US5372951A (en) * 1993-10-01 1994-12-13 Advanced Micro Devices, Inc. Method of making a semiconductor having selectively enhanced field oxide areas
JP2974561B2 (ja) * 1993-11-08 1999-11-10 株式会社東芝 半導体記憶装置及びその製造方法
US5369052A (en) * 1993-12-06 1994-11-29 Motorola, Inc. Method of forming dual field oxide isolation
US5756385A (en) * 1994-03-30 1998-05-26 Sandisk Corporation Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
JPH08167705A (ja) * 1994-12-15 1996-06-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
TW480713B (en) * 1998-03-03 2002-03-21 Mosel Vitelic Inc Method for forming different thickness of field oxide in integrated circuit and the structure of the same
US6440819B1 (en) 1998-03-03 2002-08-27 Advanced Micro Devices, Inc. Method for differential trenching in conjunction with differential fieldox growth
US6228782B1 (en) * 1999-05-11 2001-05-08 Advanced Micro Devices, Inc. Core field isolation for a NAND flash memory
CN113838796B (zh) * 2021-11-26 2022-03-04 广州粤芯半导体技术有限公司 局部氧化物层的制备方法、半导体器件的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886000A (en) * 1973-11-05 1975-05-27 Ibm Method for controlling dielectric isolation of a semiconductor device
JPS5693344A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4352236A (en) * 1981-07-24 1982-10-05 Intel Corporation Double field oxidation process
EP0075875A3 (en) * 1981-09-28 1986-07-02 General Electric Company Method of making integrated circuits comprising dielectric isolation regions
US4624046A (en) * 1982-01-04 1986-11-25 Fairchild Camera & Instrument Corp. Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM
US4600445A (en) * 1984-09-14 1986-07-15 International Business Machines Corporation Process for making self aligned field isolation regions in a semiconductor substrate
US4631219A (en) * 1985-01-31 1986-12-23 International Business Machines Corporation Growth of bird's beak free semi-rox
FR2617333B1 (fr) * 1987-06-25 1990-01-05 Straboni Alain Procede d'elimination de zones de nitrure ou d'oxynitrure de silicium

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187224A (ja) * 1989-12-15 1991-08-15 Mitsubishi Electric Corp 半導体装置
JPH05182958A (ja) * 1991-02-25 1993-07-23 Nikon Corp 半導体装置及びその製造方法
US5510290A (en) * 1994-04-01 1996-04-23 Hyundai Electronics Industries Co., Ltd. Method for forming a field oxide layer in a semiconductor device which prevents bird beak by nitradation of pad oxide
JPH08167706A (ja) * 1994-12-15 1996-06-25 Nec Corp 不揮発性半導体記憶装置およびその製造方法
JP2008085031A (ja) * 2006-09-27 2008-04-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4611270B2 (ja) * 2006-09-27 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US4971923A (en) 1990-11-20
EP0340474A3 (en) 1989-11-15
EP0340474A2 (en) 1989-11-08

Similar Documents

Publication Publication Date Title
JPH01274457A (ja) 半導体装置の製造方法
US5369052A (en) Method of forming dual field oxide isolation
JPH0429353A (ja) 半導体装置
JPS5918874B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6074635A (ja) 半導体装置の製造方法
JPS5910074B2 (ja) 半導体不揮発性記憶装置
JPS5852843A (ja) 半導体集積回路装置の製造法
JPH0846026A (ja) 素子分離領域を有する半導体装置の製造方法
JPH08298314A (ja) 不揮発性半導体記憶装置及びその製造方法
JPS61135136A (ja) 半導体装置の製造方法
JPH0325948B2 (ja)
JP3009696B2 (ja) 半導体不揮発性メモリの製造方法
JPS6038872B2 (ja) 半導体装置の製造方法
JPS5969966A (ja) 半導体集積回路およびその製造方法
JPS60105224A (ja) 半導体装置の製造方法
JPS6194367A (ja) 半導体装置及び半導体装置の製造方法
JPS61125152A (ja) 半導体装置の製造方法
JPS5833703B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPS63237568A (ja) 半導体装置の製造方法
JPS5889869A (ja) 半導体装置の製造方法
JPS63296277A (ja) 半導体集積回路装置
JPS6341076A (ja) 半導体装置の製造方法
JPH0666427B2 (ja) Ｍｏｓ型半導体集積回路装置の製造方法
JPH03159240A (ja) 半導体装置の製造方法
JPS61219148A (ja) 半導体装置の製造方法