JPH0846026A - 素子分離領域を有する半導体装置の製造方法 - Google Patents
素子分離領域を有する半導体装置の製造方法Info
- Publication number
- JPH0846026A JPH0846026A JP6196099A JP19609994A JPH0846026A JP H0846026 A JPH0846026 A JP H0846026A JP 6196099 A JP6196099 A JP 6196099A JP 19609994 A JP19609994 A JP 19609994A JP H0846026 A JPH0846026 A JP H0846026A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- mask pattern
- isolation region
- mask
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 窒化膜等のマスクを用いた選択酸化法を用い
る際、マスクの開口幅が狭い部分と広い部分との酸化膜
厚差ができることを防止して素子分離領域の膜厚差のな
い素子分離を形成できる半導体装置の製造方法を提供す
る。 【構成】 半導体基板１上に幅広の開口部３１と幅狭の
開口部３２とを有するマスクパターン２を形成し、幅狭
の開口部３２に選択的に酸素イオン注入Ｉａを行い、そ
の後、マスクパターン２をマスクとして開口部３１，３
２に該当する半導体基板部分を酸化して素子分離領域４
１，４２を形成する。例えばマスクパターン２をマスク
として酸化領域４１，４２を形成した後酸素イオン注入
Ｉｂを行うことにより幅広の開口部３１と幅狭の開口部
３２とにおける酸化領域４１，４２の膜厚の差を利用し
て、前記幅狭の開口部３２についてのみに選択的に酸素
イオン注入を行う。
る際、マスクの開口幅が狭い部分と広い部分との酸化膜
厚差ができることを防止して素子分離領域の膜厚差のな
い素子分離を形成できる半導体装置の製造方法を提供す
る。 【構成】 半導体基板１上に幅広の開口部３１と幅狭の
開口部３２とを有するマスクパターン２を形成し、幅狭
の開口部３２に選択的に酸素イオン注入Ｉａを行い、そ
の後、マスクパターン２をマスクとして開口部３１，３
２に該当する半導体基板部分を酸化して素子分離領域４
１，４２を形成する。例えばマスクパターン２をマスク
として酸化領域４１，４２を形成した後酸素イオン注入
Ｉｂを行うことにより幅広の開口部３１と幅狭の開口部
３２とにおける酸化領域４１，４２の膜厚の差を利用し
て、前記幅狭の開口部３２についてのみに選択的に酸素
イオン注入を行う。
Description
【０００１】
【産業上の利用分野】本発明は、素子分離領域を有する
半導体装置の製造方法に関する。本発明は、例えば、高
度に微細化・集積化された半導体装置の製造方法として
好適に利用でき、特に、例えば微細集積化が進行したメ
モリー素子等の集積半導体回路の製造に好ましく利用す
ることができる。
半導体装置の製造方法に関する。本発明は、例えば、高
度に微細化・集積化された半導体装置の製造方法として
好適に利用でき、特に、例えば微細集積化が進行したメ
モリー素子等の集積半導体回路の製造に好ましく利用す
ることができる。
【０００２】
【従来の技術とその問題点】従来から半導体デバイスの
素子間分離の形成手段としては、マスクパターンを用い
た選択酸化法が用いられている。例えば、Ｓｉ半導体装
置については、窒化膜をマスクとした選択酸化法（ＬＯ
ＣＯＳ）が用いられてきている。
素子間分離の形成手段としては、マスクパターンを用い
た選択酸化法が用いられている。例えば、Ｓｉ半導体装
置については、窒化膜をマスクとした選択酸化法（ＬＯ
ＣＯＳ）が用いられてきている。
【０００３】しかし、半導体デバイスの微細化に伴い、
窒化膜マスクのスペースが狭い部分ほど酸化膜厚が薄く
なるＴｈｉｎｎｉｎｇ Ｅｆｆｅｃｔ（Ｊ．Ｈｕｉ ｅ
ｔ．ａｌ，ＩＥＤＭ，１９８５，ｐ３９２；Ｔ．Ｍｉｚ
ｕｎｏ ｅｔ．ａｌ，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ ＥＤ−３４，１９８７，ｐ
２２５５）が問題になってきている。このＴｈｉｎｎｉ
ｎｇ Ｅｆｆｅｃｔとは、図９に示すように、マスクパ
ターン２の幅狭の開口部３ｃの素子分離用酸化膜４ｃ
が、幅広の開口部３ａの酸化膜４ａより薄くなることで
ある。両者の中間の幅の開口部３ｂについては、その酸
化膜４ｂは中間の膜厚となっており、開口部の幅に対応
していることがわかる。例えば具体的には、窒化膜マス
クのスペースが０．３μｍの部分での酸化膜厚は、広い
スペース部分に比べ６０〜７０％程度の膜厚となる。素
子分離領域の酸化膜の膜厚の不均一は問題であり、例え
ば、高速用のデバイスでは、酸化膜厚が薄くなると容量
が増加し、スピードが低下してしまうという問題が生ず
る。
窒化膜マスクのスペースが狭い部分ほど酸化膜厚が薄く
なるＴｈｉｎｎｉｎｇ Ｅｆｆｅｃｔ（Ｊ．Ｈｕｉ ｅ
ｔ．ａｌ，ＩＥＤＭ，１９８５，ｐ３９２；Ｔ．Ｍｉｚ
ｕｎｏ ｅｔ．ａｌ，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ ＥＤ−３４，１９８７，ｐ
２２５５）が問題になってきている。このＴｈｉｎｎｉ
ｎｇ Ｅｆｆｅｃｔとは、図９に示すように、マスクパ
ターン２の幅狭の開口部３ｃの素子分離用酸化膜４ｃ
が、幅広の開口部３ａの酸化膜４ａより薄くなることで
ある。両者の中間の幅の開口部３ｂについては、その酸
化膜４ｂは中間の膜厚となっており、開口部の幅に対応
していることがわかる。例えば具体的には、窒化膜マス
クのスペースが０．３μｍの部分での酸化膜厚は、広い
スペース部分に比べ６０〜７０％程度の膜厚となる。素
子分離領域の酸化膜の膜厚の不均一は問題であり、例え
ば、高速用のデバイスでは、酸化膜厚が薄くなると容量
が増加し、スピードが低下してしまうという問題が生ず
る。
【０００４】
【発明の目的】本発明は、上記従来技術の問題点を解決
して、マスクパターンのスペースが狭い部分と広い部分
との酸化膜厚差がない素子分離を形成できる素子分離領
域を有する半導体装置の製造方法を提供することを目的
とする。
して、マスクパターンのスペースが狭い部分と広い部分
との酸化膜厚差がない素子分離を形成できる素子分離領
域を有する半導体装置の製造方法を提供することを目的
とする。
【０００５】
【問題点を解決するための手段】本出願の請求項１の発
明は、半導体基板上に幅広の開口部と幅狭の開口部とを
有するマスクパターンを形成し、該マスクパターンをマ
スクとして開口部に該当する半導体基板部分を酸化して
素子分離領域を形成する工程を備える半導体装置の製造
方法において、前記幅狭の開口部に酸素イオン注入を行
う工程を備えることを特徴とする素子分離領域を有する
半導体装置の製造方法であって、これにより上記問題点
を解決するものである。なお本明細書において、「幅
広」「幅狭」というのは、互いに相対的な関係について
言うものである。
明は、半導体基板上に幅広の開口部と幅狭の開口部とを
有するマスクパターンを形成し、該マスクパターンをマ
スクとして開口部に該当する半導体基板部分を酸化して
素子分離領域を形成する工程を備える半導体装置の製造
方法において、前記幅狭の開口部に酸素イオン注入を行
う工程を備えることを特徴とする素子分離領域を有する
半導体装置の製造方法であって、これにより上記問題点
を解決するものである。なお本明細書において、「幅
広」「幅狭」というのは、互いに相対的な関係について
言うものである。
【０００６】本出願の請求項２の発明は、半導体基板上
に幅広の開口部と幅狭の開口部とを有するマスクパター
ンを形成し、該幅狭の開口部に選択的に酸素イオン注入
を行い、その後、前記マスクパターンをマスクとして開
口部に該当する半導体基板部分を酸化して素子分離領域
を形成することを特徴とする請求項１に記載の素子分離
領域を有する半導体装置の製造方法であって、これによ
り上記問題点を解決するものである。
に幅広の開口部と幅狭の開口部とを有するマスクパター
ンを形成し、該幅狭の開口部に選択的に酸素イオン注入
を行い、その後、前記マスクパターンをマスクとして開
口部に該当する半導体基板部分を酸化して素子分離領域
を形成することを特徴とする請求項１に記載の素子分離
領域を有する半導体装置の製造方法であって、これによ
り上記問題点を解決するものである。
【０００７】本出願の請求項３の発明は、半導体基板上
に幅広の開口部と幅狭の開口部とを有するマスクパター
ンを形成し、該マスクパターンをマスクとして開口部に
該当する半導体基板部分を酸化して酸化領域を形成し、
その後酸素イオン注入を行うことにより幅広の開口部と
幅狭の開口部とにおける前記形成された酸化領域の膜厚
の差を利用して、前記幅狭の開口部に選択的に酸素イオ
ン注入を行うことを特徴とする請求項１に記載の素子分
離領域を有する半導体装置の製造方法であって、これに
より上記問題点を解決するものである。
に幅広の開口部と幅狭の開口部とを有するマスクパター
ンを形成し、該マスクパターンをマスクとして開口部に
該当する半導体基板部分を酸化して酸化領域を形成し、
その後酸素イオン注入を行うことにより幅広の開口部と
幅狭の開口部とにおける前記形成された酸化領域の膜厚
の差を利用して、前記幅狭の開口部に選択的に酸素イオ
ン注入を行うことを特徴とする請求項１に記載の素子分
離領域を有する半導体装置の製造方法であって、これに
より上記問題点を解決するものである。
【０００８】本出願の請求項４の発明は、酸素イオン注
入の後のいずれかの時点において、熱アニールを行うこ
とを特徴とする請求項１ないし３のいずれかに記載の素
子分離領域を有する半導体装置の製造方法であって、こ
れにより上記問題点を解決するものである。
入の後のいずれかの時点において、熱アニールを行うこ
とを特徴とする請求項１ないし３のいずれかに記載の素
子分離領域を有する半導体装置の製造方法であって、こ
れにより上記問題点を解決するものである。
【０００９】本出願の請求項５の発明は、マスクパター
ンの形成材料が窒化物であることを特徴とする請求項１
ないし４のいずれかに記載の素子分離領域を有する半導
体装置の製造方法であって、これにより上記問題点を解
決するものである。
ンの形成材料が窒化物であることを特徴とする請求項１
ないし４のいずれかに記載の素子分離領域を有する半導
体装置の製造方法であって、これにより上記問題点を解
決するものである。
【００１０】本出願の請求項６の発明は、マスクパター
ンの形成材料がシリコンナイトライドであり、半導体基
板がＳｉ基板であることを特徴とする請求項１ないし５
のいずれかに記載の素子分離領域を有する半導体装置の
製造方法であって、これにより上記問題点を解決するも
のである。
ンの形成材料がシリコンナイトライドであり、半導体基
板がＳｉ基板であることを特徴とする請求項１ないし５
のいずれかに記載の素子分離領域を有する半導体装置の
製造方法であって、これにより上記問題点を解決するも
のである。
【００１１】本出願の請求項７の発明は、マスクとする
シリコンナイトライドの膜厚を、形成すべき素子分離領
域をなす酸化膜の膜厚とほぼ同じ膜厚とすることを特徴
とする請求項６に記載の半導体装置の製造方法であっ
て、これにより上記問題点を解決するものである。
シリコンナイトライドの膜厚を、形成すべき素子分離領
域をなす酸化膜の膜厚とほぼ同じ膜厚とすることを特徴
とする請求項６に記載の半導体装置の製造方法であっ
て、これにより上記問題点を解決するものである。
【００１２】
【作用】本発明においては、半導体基板上に幅狭の開口
部とを有するマスクパターンを形成し、該マスクパター
ンを用いて選択酸化により素子分離領域を形成する場合
に、幅狭の開口部に酸素イオン注入を行う工程を備える
ので、幅狭の開口部（狭いスペース部）には酸化種が入
りにくいことに起因するＴｈｉｎｎｉｎｇ Ｅｆｆｅｃ
ｔにより酸化膜厚が幅広の開口部におけるより小さくな
る問題に対し、このイオン注入により打ち込んだ酸素に
よってその分を補って、幅広の開口部と同様の膜厚の酸
化膜を得ることができる。これにより、膜厚の不均一に
伴う問題を解決できる。
部とを有するマスクパターンを形成し、該マスクパター
ンを用いて選択酸化により素子分離領域を形成する場合
に、幅狭の開口部に酸素イオン注入を行う工程を備える
ので、幅狭の開口部（狭いスペース部）には酸化種が入
りにくいことに起因するＴｈｉｎｎｉｎｇ Ｅｆｆｅｃ
ｔにより酸化膜厚が幅広の開口部におけるより小さくな
る問題に対し、このイオン注入により打ち込んだ酸素に
よってその分を補って、幅広の開口部と同様の膜厚の酸
化膜を得ることができる。これにより、膜厚の不均一に
伴う問題を解決できる。
【００１３】また、本出願の請求項３の発明は、幅狭の
開口部（狭いスペース部）にできる酸化膜の方が幅広の
開口部（広いスペース部）にできる酸化膜より酸化膜厚
が薄いことを利用し、全面にイオン注入しても狭いスペ
ース部の方のみに酸化種がイオン注入されるようにする
ことで、マスク工程を追加することなく狭いスペース部
の酸化種不足を補うようにした。これはＴｈｉｎｎｉｎ
ｇ Ｅｆｆｅｃｔの結果を逆に利用して工程増を抑えた
巧みな手法と言うことができる。イオン注入後は、適宜
の時点で、適宜熱アニール等の手段で注入した酸化種と
Ｓｉ等との酸化反応を進め、酸化膜とすればよい。
開口部（狭いスペース部）にできる酸化膜の方が幅広の
開口部（広いスペース部）にできる酸化膜より酸化膜厚
が薄いことを利用し、全面にイオン注入しても狭いスペ
ース部の方のみに酸化種がイオン注入されるようにする
ことで、マスク工程を追加することなく狭いスペース部
の酸化種不足を補うようにした。これはＴｈｉｎｎｉｎ
ｇ Ｅｆｆｅｃｔの結果を逆に利用して工程増を抑えた
巧みな手法と言うことができる。イオン注入後は、適宜
の時点で、適宜熱アニール等の手段で注入した酸化種と
Ｓｉ等との酸化反応を進め、酸化膜とすればよい。
【００１４】本発明は、ハーフミクロン及びそれ以降の
世代用の、高度に集積されたＳＲＡＭや高速用のＡＳＩ
Ｃデバイス等について、特に効果的と言うことができ
る。
世代用の、高度に集積されたＳＲＡＭや高速用のＡＳＩ
Ｃデバイス等について、特に効果的と言うことができ
る。
【００１５】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は図示
の実施例により限定を受けるものではない。
て説明する。但し当然のことではあるが、本発明は図示
の実施例により限定を受けるものではない。
【００１６】実施例１ この実施例は、本発明を、Ｓｉ半導体装置、特に高度に
集積化されたＳＲＡＭとして用いられる半導体装置につ
いて具体化したものある。
集積化されたＳＲＡＭとして用いられる半導体装置につ
いて具体化したものある。
【００１７】図１ないし図５を参照する。この実施例
は、図１に示すように、半導体基板１（ここではＳｉ基
板）上に幅広の開口部３１と幅狭の開口部３２とを有す
るマスクパターン２を形成し、図２に示すようにこの幅
狭の開口部３２に選択的に酸素イオン注入Ｉａを行い、
その後、図３に示すように前記マスクパターン２をマス
クとして開口部３１，３２に該当する半導体基板部分を
酸化して素子分離領域４１，４２を形成するものであ
る。
は、図１に示すように、半導体基板１（ここではＳｉ基
板）上に幅広の開口部３１と幅狭の開口部３２とを有す
るマスクパターン２を形成し、図２に示すようにこの幅
狭の開口部３２に選択的に酸素イオン注入Ｉａを行い、
その後、図３に示すように前記マスクパターン２をマス
クとして開口部３１，３２に該当する半導体基板部分を
酸化して素子分離領域４１，４２を形成するものであ
る。
【００１８】更に詳しくは、本実施例では、Ｓｉ基板で
ある半導体基板１上に酸化膜１０（Ｐａｄ−ＳｉＯ2 ）
を形成した後、酸化時のマスクとなる材料としてＳｉ3
Ｎ 4を形成し、フォトレジストパターニング後、ＲＩＥ
にてＳｉ3 Ｎ 4を選択的に除去し、図１に示すマスクパ
ターン２を形成する。なおマスクパターン２の材料は、
窒化物以外でも、後のエッチング工程でＳｉＯ2 と選択
比がとれ、耐熱性があり、汚染等の不都合を生じないも
のであれば使用できる。
ある半導体基板１上に酸化膜１０（Ｐａｄ−ＳｉＯ2 ）
を形成した後、酸化時のマスクとなる材料としてＳｉ3
Ｎ 4を形成し、フォトレジストパターニング後、ＲＩＥ
にてＳｉ3 Ｎ 4を選択的に除去し、図１に示すマスクパ
ターン２を形成する。なおマスクパターン２の材料は、
窒化物以外でも、後のエッチング工程でＳｉＯ2 と選択
比がとれ、耐熱性があり、汚染等の不都合を生じないも
のであれば使用できる。
【００１９】続いて、図２に示すように幅狭の開口部３
２についてのみ酸素のイオン注入Ｉａを行うが、これ
は、Ｔｈｉｎｎｉｎｇ Ｅｆｆｅｃｔで酸化膜厚が薄く
なる分を補償し得る注入量で行う。選択的なイオン注入
は、レジストマスクを用いた通例の手段を用いることが
できる。イオン注入領域を符号５で示す。
２についてのみ酸素のイオン注入Ｉａを行うが、これ
は、Ｔｈｉｎｎｉｎｇ Ｅｆｆｅｃｔで酸化膜厚が薄く
なる分を補償し得る注入量で行う。選択的なイオン注入
は、レジストマスクを用いた通例の手段を用いることが
できる。イオン注入領域を符号５で示す。
【００２０】この後、図３に示すように、マスクパター
ン２（Ｓｉ3 Ｎ 4マスクパターン）をマスクとした選択
酸化（ここでは熱酸化）により、素子分離領域４１，４
２を形成する。Ｔｈｉｎｎｉｎｇ Ｅｆｆｅｃｔによ
り、幅狭の開口部３２の下の素子分離領域４２は、幅広
の開口部の素子分離領域４１より薄くなっているが、こ
こには酸素のイオン注入領域５が形成されている。
ン２（Ｓｉ3 Ｎ 4マスクパターン）をマスクとした選択
酸化（ここでは熱酸化）により、素子分離領域４１，４
２を形成する。Ｔｈｉｎｎｉｎｇ Ｅｆｆｅｃｔによ
り、幅狭の開口部３２の下の素子分離領域４２は、幅広
の開口部の素子分離領域４１より薄くなっているが、こ
こには酸素のイオン注入領域５が形成されている。
【００２１】マスクパターン２の除去、ここではホット
リン酸によるＳｉ3 Ｎ 4除去、及び酸化膜１０除去を行
って図４の如くした後、熱アニールを施すと、図５に示
すように、素子分離領域４２ａは酸化膜厚が大きくな
り、素子分離領域４１と同等の膜厚となる。
リン酸によるＳｉ3 Ｎ 4除去、及び酸化膜１０除去を行
って図４の如くした後、熱アニールを施すと、図５に示
すように、素子分離領域４２ａは酸化膜厚が大きくな
り、素子分離領域４１と同等の膜厚となる。
【００２２】以上によって、従来のＴｈｉｎｎｉｎｇ
Ｅｆｆｅｃｔの問題点を解決した素子分離領域を有する
半導体装置の製造方法を得ることができた。
Ｅｆｆｅｃｔの問題点を解決した素子分離領域を有する
半導体装置の製造方法を得ることができた。
【００２３】実施例２ この実施例は、Ｓｉ半導体装置に本発明を適用するとと
もに、Ｔｈｉｎｎｉｎｇ Ｅｆｆｅｃｔにより生じた酸
化膜の厚さの相違を利用して、工程数を抑えたプロセス
を実現したものである。即ち、この実施例は、請求項３
の発明を具体的にしたものである。
もに、Ｔｈｉｎｎｉｎｇ Ｅｆｆｅｃｔにより生じた酸
化膜の厚さの相違を利用して、工程数を抑えたプロセス
を実現したものである。即ち、この実施例は、請求項３
の発明を具体的にしたものである。
【００２４】図６ないし図８を参照する。図１について
は、実施例１と共通に参照する。
は、実施例１と共通に参照する。
【００２５】この実施例は、半導体基板１上に幅広の開
口部３１と幅狭の開口部３２とを有するマスクパターン
２を形成し（図１）、該マスクパターン２をマスクとし
て開口部３１，３２に該当する半導体基板部分を酸化し
て酸化領域４１，４２を形成し、その後酸素イオン注入
Ｉｂを行うことにより幅広の開口部３１と幅狭の開口部
３２とにおける前記形成された酸化領域４１，４２の膜
厚の差を利用して、前記幅狭の開口部３２についてのみ
に選択的に酸素イオン注入を行う（図６）ようにした。
口部３１と幅狭の開口部３２とを有するマスクパターン
２を形成し（図１）、該マスクパターン２をマスクとし
て開口部３１，３２に該当する半導体基板部分を酸化し
て酸化領域４１，４２を形成し、その後酸素イオン注入
Ｉｂを行うことにより幅広の開口部３１と幅狭の開口部
３２とにおける前記形成された酸化領域４１，４２の膜
厚の差を利用して、前記幅狭の開口部３２についてのみ
に選択的に酸素イオン注入を行う（図６）ようにした。
【００２６】更に具体的には、本実施例においては、図
１に示すマスクパターン２をＳｉ3Ｎ 4により形成する
際、この時のＳｉ3 Ｎ 4膜厚は、後の工程の酸素イオン
注入時（図６のイオン注入Ｉｂの時）にＳｉ基板１まで
酸素イオンが到達しない膜厚とする。ＳｉＯ2 とＳｉ3
Ｎ 4のイオン注入に対する阻止能はほぼ同じなので、Ｓ
ｉ3 Ｎ 4膜厚は、形成したい酸化膜厚とほぼ同じ膜厚と
すればよい。本実施例では、４００ｎｍか、それより多
少厚い程度とする。
１に示すマスクパターン２をＳｉ3Ｎ 4により形成する
際、この時のＳｉ3 Ｎ 4膜厚は、後の工程の酸素イオン
注入時（図６のイオン注入Ｉｂの時）にＳｉ基板１まで
酸素イオンが到達しない膜厚とする。ＳｉＯ2 とＳｉ3
Ｎ 4のイオン注入に対する阻止能はほぼ同じなので、Ｓ
ｉ3 Ｎ 4膜厚は、形成したい酸化膜厚とほぼ同じ膜厚と
すればよい。本実施例では、４００ｎｍか、それより多
少厚い程度とする。
【００２７】次に酸化を行う。ここでは幅広の開口部３
１（広いスペース部分）の酸化領域４１の酸化膜厚が４
００ｎｍになるように酸化した場合を示す。この時の幅
狭の開口部３２（狭いスペース部分）の酸化膜厚は、約
２７０ｎｍとなる。この状態でマスクパターン２（Ｓｉ
3 Ｎ 4マスク）を残したまま全面に酸素のイオン注入Ｉ
ｂを行う（図６）。例えば１１０ｋｅＶのエネルギーで
酸素イオンを注入すれば（Ｒｐ＝２１６．９ｎｍ，ΔＲ
ｐ＝５７．６ｎｍ）、幅狭の開口部３２（狭いスペース
部分）の酸化領域４２の下のＳｉには約１２０ｎｍの深
さにわたってドーズ量の約３０％の酸素が注入される
が、幅広の開口部３１（広いスペース部分）では、ここ
の厚い酸化領域４１中で全ての酸素イオンは阻止され
る。即ち、ここではマスク工程は不要である。幅狭の開
口部３２（狭いスペース部分）の酸化領域４２の下のＳ
ｉ中の酸素濃度を６Ｅ２１／ｃｍ3 としたい時には、ド
ーズ量を２．６Ｅ１６／ｃｍ2 とすればよい。
１（広いスペース部分）の酸化領域４１の酸化膜厚が４
００ｎｍになるように酸化した場合を示す。この時の幅
狭の開口部３２（狭いスペース部分）の酸化膜厚は、約
２７０ｎｍとなる。この状態でマスクパターン２（Ｓｉ
3 Ｎ 4マスク）を残したまま全面に酸素のイオン注入Ｉ
ｂを行う（図６）。例えば１１０ｋｅＶのエネルギーで
酸素イオンを注入すれば（Ｒｐ＝２１６．９ｎｍ，ΔＲ
ｐ＝５７．６ｎｍ）、幅狭の開口部３２（狭いスペース
部分）の酸化領域４２の下のＳｉには約１２０ｎｍの深
さにわたってドーズ量の約３０％の酸素が注入される
が、幅広の開口部３１（広いスペース部分）では、ここ
の厚い酸化領域４１中で全ての酸素イオンは阻止され
る。即ち、ここではマスク工程は不要である。幅狭の開
口部３２（狭いスペース部分）の酸化領域４２の下のＳ
ｉ中の酸素濃度を６Ｅ２１／ｃｍ3 としたい時には、ド
ーズ量を２．６Ｅ１６／ｃｍ2 とすればよい。
【００２８】次にホットリン酸でのマスクパターン２
（Ｓｉ3 Ｎ 4マスク）の除去と、希弗酸による酸化膜１
０（Ｐａｄ−ＳｉＯ2 ）の除去を行う（図７）。
（Ｓｉ3 Ｎ 4マスク）の除去と、希弗酸による酸化膜１
０（Ｐａｄ−ＳｉＯ2 ）の除去を行う（図７）。
【００２９】次に幅狭の開口部３２素子分離領域に注入
された酸素とＳｉの結合を、熱アニールにて行う（図
８）。例えばＮ2 雰囲気中で、８５０〜１２００℃の温
度領域を用いて、アニールを行えばよい。
された酸素とＳｉの結合を、熱アニールにて行う（図
８）。例えばＮ2 雰囲気中で、８５０〜１２００℃の温
度領域を用いて、アニールを行えばよい。
【００３０】これによって、幅狭の開口部３２の下の素
子分離領域４２ａは、幅広の開口部３１の下の素子分離
領域４１と同等の膜厚となる。
子分離領域４２ａは、幅広の開口部３１の下の素子分離
領域４１と同等の膜厚となる。
【００３１】上記によって、従来のＴｈｉｎｎｉｎｇ
Ｅｆｆｅｃｔの問題点を解決した素子分離領域を有する
半導体装置の製造方法を得ることができた。
Ｅｆｆｅｃｔの問題点を解決した素子分離領域を有する
半導体装置の製造方法を得ることができた。
【００３２】本実施例によれば、マスク工程を用いるこ
となくＴｈｉｎｎｉｎｇ Ｅｆｆｅｃｔによる膜厚差を
利用して、所望の所にのみイオン注入を行うので、実施
例１に比べても工程数少なく所望の半導体装置を得るこ
とができる。
となくＴｈｉｎｎｉｎｇ Ｅｆｆｅｃｔによる膜厚差を
利用して、所望の所にのみイオン注入を行うので、実施
例１に比べても工程数少なく所望の半導体装置を得るこ
とができる。
【００３３】
【発明の効果】上述詳述したように、本発明の素子分離
領域を有する半導体装置の製造方法によれば、マスクパ
ターンのスペースが狭い部分と広い部分について、その
酸化膜厚差がない素子分離領域を形成することが可能な
らしめられる。
領域を有する半導体装置の製造方法によれば、マスクパ
ターンのスペースが狭い部分と広い部分について、その
酸化膜厚差がない素子分離領域を形成することが可能な
らしめられる。
【図１】実施例１の工程を順に示すものである（１）。
【図２】実施例１の工程を順に示すものである（２）。
【図３】実施例１の工程を順に示すものである（３）。
【図４】実施例１の工程を順に示すものである（４）。
【図５】実施例１の工程を順に示すものである（５）。
【図６】実施例２の工程を順に示すものである（１）。
【図７】実施例２の工程を順に示すものである（２）。
【図８】実施例２の工程を順に示すものである（３）。
【図９】従来技術の問題を示す図である。
１ 半導体基板 ２ マスクパターン（窒化膜パターン） ３１ 幅広の開口部 ３２ 幅狭の開口部 ４１，４２ 酸化領域（素子分離領域） ４２ａ 素子分離領域
Claims (7)
- 【請求項１】半導体基板上に幅広の開口部と幅狭の開口
部とを有するマスクパターンを形成し、該マスクパター
ンをマスクとして開口部に該当する半導体基板部分を酸
化して素子分離領域を形成する工程を備える半導体装置
の製造方法において、 前記幅狭の開口部に酸素イオン注入を行う工程を備える
ことを特徴とする素子分離領域を有する半導体装置の製
造方法。 - 【請求項２】半導体基板上に幅広の開口部と幅狭の開口
部とを有するマスクパターンを形成し、 該幅狭の開口部に選択的に酸素イオン注入を行い、 その後、前記マスクパターンをマスクとして開口部に該
当する半導体基板部分を酸化して素子分離領域を形成す
ることを特徴とする請求項１に記載の素子分離領域を有
する半導体装置の製造方法。 - 【請求項３】半導体基板上に幅広の開口部と幅狭の開口
部とを有するマスクパターンを形成し、 該マスクパターンをマスクとして開口部に該当する半導
体基板部分を酸化して酸化領域を形成し、その後酸素イ
オン注入を行うことにより幅広の開口部と幅狭の開口部
とにおける前記形成された酸化領域の膜厚の差を利用し
て、前記幅狭の開口部に選択的に酸素イオン注入を行う
ことを特徴とする請求項１に記載の素子分離領域を有す
る半導体装置の製造方法。 - 【請求項４】酸素イオン注入の後のいずれかの時点にお
いて、熱アニールを行うことを特徴とする請求項１ない
し３のいずれかに記載の素子分離領域を有する半導体装
置の製造方法。 - 【請求項５】マスクパターンの形成材料が窒化物である
ことを特徴とする請求項１ないし４のいずれかに記載の
素子分離領域を有する半導体装置の製造方法。 - 【請求項６】マスクパターンの形成材料がシリコンナイ
トライドであり、半導体基板がＳｉ基板であることを特
徴とする請求項１ないし５のいずれかに記載の素子分離
領域を有する半導体装置の製造方法。 - 【請求項７】マスクとするシリコンナイトライドの膜厚
を、形成すべき素子分離領域をなす酸化膜の膜厚とほぼ
同じ膜厚とすることを特徴とする請求項６に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6196099A JPH0846026A (ja) | 1994-07-28 | 1994-07-28 | 素子分離領域を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6196099A JPH0846026A (ja) | 1994-07-28 | 1994-07-28 | 素子分離領域を有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846026A true JPH0846026A (ja) | 1996-02-16 |
Family
ID=16352210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6196099A Pending JPH0846026A (ja) | 1994-07-28 | 1994-07-28 | 素子分離領域を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846026A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004595A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 소자분리 방법 |
| KR20000004405A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
| JP2004507110A (ja) * | 2000-08-21 | 2004-03-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路 |
| US7192840B2 (en) | 2002-10-30 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device fabrication method using oxygen ion implantation |
-
1994
- 1994-07-28 JP JP6196099A patent/JPH0846026A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004595A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 소자분리 방법 |
| KR20000004405A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
| JP2004507110A (ja) * | 2000-08-21 | 2004-03-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路 |
| US7192840B2 (en) | 2002-10-30 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device fabrication method using oxygen ion implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| US6579766B1 (en) | Dual gate oxide process without critical resist and without N2 implant | |
| JPH0516173B2 (ja) | ||
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| JP5177980B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10284479A (ja) | 半導体集積回路の製造方法 | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2001015505A (ja) | 絶縁膜の形成方法及び半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPS6098640A (ja) | 半導体装置の製造方法 | |
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| JP2000306990A (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
| JPS60105224A (ja) | 半導体装置の製造方法 | |
| JPH0358430A (ja) | 半導体装置及びその製造方法 | |
| JPS6341076A (ja) | 半導体装置の製造方法 | |
| JP2000164693A (ja) | 半導体装置の製造方法 | |
| JPS59169172A (ja) | 半導体記憶装置の製造方法 | |
| JPH11312806A (ja) | 半導体装置の製造方法 | |
| JPH05175441A (ja) | 半導体装置，およびその製造方法 | |
| JPH1167684A (ja) | 半導体装置およびその製造方法 | |
| JP2000100962A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080212 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080229 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110627 |
|
| LAPS | Cancellation because of no payment of annual fees |