JP2000164693A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000164693A JP2000164693A JP10337602A JP33760298A JP2000164693A JP 2000164693 A JP2000164693 A JP 2000164693A JP 10337602 A JP10337602 A JP 10337602A JP 33760298 A JP33760298 A JP 33760298A JP 2000164693 A JP2000164693 A JP 2000164693A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- impurity
- substrate
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＬＯＣＯＳ酸化時におけるオフセ
ット不純物拡散層の不純物の偏析を抑制して、ＬＯＣＯ
Ｓ酸化膜及びオフセット不純物拡散層によって良好な素
子分離を行い、素子領域に形成する半導体装置の特性を
良好かつ安定したものにすることができる半導体装置の
製造方法を提供することを目的とする。 【解決手段】 Ｓｉ基板１０上にＳｉＯ2 膜１２及びＳ
ｉＮ膜１４を形成し、このＳｉＮ膜１４をその上に形成
した第１のレジストパターン１６をマスクとするエッチ
ングによりパッドＳｉＮ膜１４ａに加工した後、ＵＶキ
ュアにより第１のレジストパターン１６を硬化させる。
続いて、Ｓｉ基板１０上に第２のレジストパターン２０
を形成し、第１及び第２のレジストパターン１６、２０
をマスクとして十分に高いエネルギーでＳｉ基板１０に
不純物イオン２２を注入して、Ｓｉ基板１０中の所定の
深さＤに不純物イオン注入層２４を形成する。
ット不純物拡散層の不純物の偏析を抑制して、ＬＯＣＯ
Ｓ酸化膜及びオフセット不純物拡散層によって良好な素
子分離を行い、素子領域に形成する半導体装置の特性を
良好かつ安定したものにすることができる半導体装置の
製造方法を提供することを目的とする。 【解決手段】 Ｓｉ基板１０上にＳｉＯ2 膜１２及びＳ
ｉＮ膜１４を形成し、このＳｉＮ膜１４をその上に形成
した第１のレジストパターン１６をマスクとするエッチ
ングによりパッドＳｉＮ膜１４ａに加工した後、ＵＶキ
ュアにより第１のレジストパターン１６を硬化させる。
続いて、Ｓｉ基板１０上に第２のレジストパターン２０
を形成し、第１及び第２のレジストパターン１６、２０
をマスクとして十分に高いエネルギーでＳｉ基板１０に
不純物イオン２２を注入して、Ｓｉ基板１０中の所定の
深さＤに不純物イオン注入層２４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にＬＯＣＯＳ（Local Oxidation ofSilico
n）オフセット型の半導体装置の製造方法に関するもの
である。
法に係り、特にＬＯＣＯＳ（Local Oxidation ofSilico
n）オフセット型の半導体装置の製造方法に関するもの
である。
【０００２】
【従来の技術】従来のＬＯＣＯＳオフセット型のＭＯＳ
（Metal Oxide Semiconductor ）半導体素子の製造方法
を、図９〜図１５の工程断面図を用いて説明する。先
ず、半導体基板としてのＳｉ（シリコン）基板１０上
に、ＳｉＯ2 膜（シリコン酸化膜）１２及びＳｉＮ膜
（シリコン窒化膜）１４を順に形成する（図９参照）。
続いて、このＳｉＮ膜１４上にレジストを塗布した後、
フォトリソグラフィ技術を用いてこのレジストを所定の
形状にパターニングして、素子形成予定領域にパッド絶
縁膜加工用マスクとしての第１のレジストパターン１６
を形成する（図１０参照）。
（Metal Oxide Semiconductor ）半導体素子の製造方法
を、図９〜図１５の工程断面図を用いて説明する。先
ず、半導体基板としてのＳｉ（シリコン）基板１０上
に、ＳｉＯ2 膜（シリコン酸化膜）１２及びＳｉＮ膜
（シリコン窒化膜）１４を順に形成する（図９参照）。
続いて、このＳｉＮ膜１４上にレジストを塗布した後、
フォトリソグラフィ技術を用いてこのレジストを所定の
形状にパターニングして、素子形成予定領域にパッド絶
縁膜加工用マスクとしての第１のレジストパターン１６
を形成する（図１０参照）。
【０００３】続いて、この第１のレジストパターン１６
をマスクとする異方性エッチングによりＳｉＮ膜１４を
選択的にエッチング除去して、ＳｉＮ膜１４をパッドＳ
ｉＮ膜１４ａに加工する（図１１参照）。続いて、第１
のレジストパターン１６を除去する。そして、再びＳｉ
基板１０上にレジストを塗布した後、フォトリソグラフ
ィ技術を用いてこのレジストを所定の形状にパターニン
グして、不純物イオン注入用マスクとしての第２のレジ
ストパターン２０を形成する（図１２参照）。
をマスクとする異方性エッチングによりＳｉＮ膜１４を
選択的にエッチング除去して、ＳｉＮ膜１４をパッドＳ
ｉＮ膜１４ａに加工する（図１１参照）。続いて、第１
のレジストパターン１６を除去する。そして、再びＳｉ
基板１０上にレジストを塗布した後、フォトリソグラフ
ィ技術を用いてこのレジストを所定の形状にパターニン
グして、不純物イオン注入用マスクとしての第２のレジ
ストパターン２０を形成する（図１２参照）。
【０００４】続いて、パッドＳｉＮ膜１４ａ及び第２の
レジストパターン２０をマスクとしてＳｉ基板１０に不
純物イオン２２を注入し、Ｓｉ基板１０表面層に不純物
イオン注入層３０を形成する（図１３参照）。続いて、
第２のレジストパターン２０を除去する（図１４参
照）。
レジストパターン２０をマスクとしてＳｉ基板１０に不
純物イオン２２を注入し、Ｓｉ基板１０表面層に不純物
イオン注入層３０を形成する（図１３参照）。続いて、
第２のレジストパターン２０を除去する（図１４参
照）。
【０００５】続いて、パッドＳｉＮ膜１４ａをマスクと
するＳｉ基板１０表面の選択熱酸化、所謂ＬＯＣＯＳ酸
化を行う。こうして、Ｓｉ基板１０の素子分離領域にＬ
ＯＣＯＳ酸化膜２６を形成する。同時に、不純物イオン
注入層３０の不純物イオンを活性化すると共に、その活
性化した不純物を拡散して、ＬＯＣＯＳ酸化膜２６下面
とＳｉ基板１０との界面領域にオフセット不純物拡散層
３０ａを形成する。続いて、パッドＳｉＮ膜１４ａ及び
ＳｉＯ2 膜１２を除去する。こうして、素子分離領域の
ＬＯＣＯＳ酸化膜２６及びオフセット不純物拡散層３０
ａによって周囲を囲まれた素子領域２８を形成する（図
１５参照）。
するＳｉ基板１０表面の選択熱酸化、所謂ＬＯＣＯＳ酸
化を行う。こうして、Ｓｉ基板１０の素子分離領域にＬ
ＯＣＯＳ酸化膜２６を形成する。同時に、不純物イオン
注入層３０の不純物イオンを活性化すると共に、その活
性化した不純物を拡散して、ＬＯＣＯＳ酸化膜２６下面
とＳｉ基板１０との界面領域にオフセット不純物拡散層
３０ａを形成する。続いて、パッドＳｉＮ膜１４ａ及び
ＳｉＯ2 膜１２を除去する。こうして、素子分離領域の
ＬＯＣＯＳ酸化膜２６及びオフセット不純物拡散層３０
ａによって周囲を囲まれた素子領域２８を形成する（図
１５参照）。
【０００６】その後、図示はしないが、この素子形成領
域２８のＳｉ基板１０上に、ゲート酸化膜を介してゲー
ト電極を形成し、更にこのゲート電極及びＬＯＣＯＳ酸
化膜２６をマスクとする不純物イオン注入によりソース
／ドレイン領域を形成するなどの通常の製造プロセスに
従って、ＬＯＣＯＳオフセット型のＭＯＳトランジスタ
を形成する。
域２８のＳｉ基板１０上に、ゲート酸化膜を介してゲー
ト電極を形成し、更にこのゲート電極及びＬＯＣＯＳ酸
化膜２６をマスクとする不純物イオン注入によりソース
／ドレイン領域を形成するなどの通常の製造プロセスに
従って、ＬＯＣＯＳオフセット型のＭＯＳトランジスタ
を形成する。
【０００７】
【発明が解決しようとする課題】従来のＬＯＣＯＳ酸化
膜によって素子分離をしているＭＯＳ半導体素子におい
ては、フィールド部における配線の電圧がＬＯＣＯＳ酸
化膜下のＳｉ基板表面を弱反転又は反転させることによ
り、リーク電流パスが発生して、意図しない寄生ＭＯＳ
トランジスタが形成される場合がある。そのため、その
対策として、上記従来のＬＯＣＯＳオフセット型のＭＯ
Ｓ半導体素子のように、ＬＯＣＯＳ酸化膜２６下面とＳ
ｉ基板１０との界面にオフセット不純物拡散層３０ａを
形成して、ＬＯＣＯＳ酸化膜２６下のＳｉ基板１０表面
が弱反転又は反転することを防止している。
膜によって素子分離をしているＭＯＳ半導体素子におい
ては、フィールド部における配線の電圧がＬＯＣＯＳ酸
化膜下のＳｉ基板表面を弱反転又は反転させることによ
り、リーク電流パスが発生して、意図しない寄生ＭＯＳ
トランジスタが形成される場合がある。そのため、その
対策として、上記従来のＬＯＣＯＳオフセット型のＭＯ
Ｓ半導体素子のように、ＬＯＣＯＳ酸化膜２６下面とＳ
ｉ基板１０との界面にオフセット不純物拡散層３０ａを
形成して、ＬＯＣＯＳ酸化膜２６下のＳｉ基板１０表面
が弱反転又は反転することを防止している。
【０００８】ところで、上記従来のＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法において、不純物イ
オン注入層３０を形成するためのＳｉ基板１０への不純
物イオン注入を行う際には、パッドＳｉＮ膜１４ａ及び
第２のレジストパターン２０という２種類のマスクを用
いている。
ト型のＭＯＳ半導体素子の製造方法において、不純物イ
オン注入層３０を形成するためのＳｉ基板１０への不純
物イオン注入を行う際には、パッドＳｉＮ膜１４ａ及び
第２のレジストパターン２０という２種類のマスクを用
いている。
【０００９】しかしながら、一方のパッドＳｉＮ膜１４
ａの膜厚は薄く、不純物イオン注入に対するマスク効果
はそれ程大きくはないことから、このときの不純物イオ
ン注入の条件はＳｉＮ膜１４ａの薄い膜厚によって制限
される。このために、不純物イオン注入のエネルギーを
余り高くすることができず、不純物イオン注入層３０は
通常Ｓｉ基板１０表層部に形成されることになる。従っ
て、次の工程においてＬＯＣＯＳ酸化膜２６を形成する
際には、不純物イオン注入層３０をＬＯＣＯＳ酸化する
ことになる。このため、不純物イオン注入層３０の不純
物イオンは活性化されてオフセット不純物拡散層３０ａ
を形成すると共に、このオフセット不純物拡散層３０ａ
の不純物はＬＯＣＯＳ酸化膜２６下面との界面において
偏析することになる。
ａの膜厚は薄く、不純物イオン注入に対するマスク効果
はそれ程大きくはないことから、このときの不純物イオ
ン注入の条件はＳｉＮ膜１４ａの薄い膜厚によって制限
される。このために、不純物イオン注入のエネルギーを
余り高くすることができず、不純物イオン注入層３０は
通常Ｓｉ基板１０表層部に形成されることになる。従っ
て、次の工程においてＬＯＣＯＳ酸化膜２６を形成する
際には、不純物イオン注入層３０をＬＯＣＯＳ酸化する
ことになる。このため、不純物イオン注入層３０の不純
物イオンは活性化されてオフセット不純物拡散層３０ａ
を形成すると共に、このオフセット不純物拡散層３０ａ
の不純物はＬＯＣＯＳ酸化膜２６下面との界面において
偏析することになる。
【００１０】例えばオフセット不純物拡散層３０ａの不
純物がＢ（ボロン）の場合には、その偏析係数（オフセ
ット不純物拡散層３０ａ中の不純物の平衡濃度とＬＯＣ
ＯＳ酸化膜２６中の不純物の平衡濃度との比）が１より
小さいため、ＬＯＣＯＳ酸化膜２６側に偏析し、ＬＯＣ
ＯＳ酸化膜２６との界面近傍における不純物濃度は低く
なる。逆に、Ｐ（リン）の場合には、その偏析係数が１
より大きいため、オフセット不純物拡散層３０ａ側に偏
析し、ＬＯＣＯＳ酸化膜２６との界面近傍においてパイ
ルアップして、不純物濃度は高くなる。即ち、不純物の
種類により、オフセット不純物拡散層３０ａのＬＯＣＯ
Ｓ酸化膜２６との界面近傍における不純物濃度が変動す
る。そして、この偏析による不純物濃度の変動は、リー
ク電流パスの発生などにも関係してくる。
純物がＢ（ボロン）の場合には、その偏析係数（オフセ
ット不純物拡散層３０ａ中の不純物の平衡濃度とＬＯＣ
ＯＳ酸化膜２６中の不純物の平衡濃度との比）が１より
小さいため、ＬＯＣＯＳ酸化膜２６側に偏析し、ＬＯＣ
ＯＳ酸化膜２６との界面近傍における不純物濃度は低く
なる。逆に、Ｐ（リン）の場合には、その偏析係数が１
より大きいため、オフセット不純物拡散層３０ａ側に偏
析し、ＬＯＣＯＳ酸化膜２６との界面近傍においてパイ
ルアップして、不純物濃度は高くなる。即ち、不純物の
種類により、オフセット不純物拡散層３０ａのＬＯＣＯ
Ｓ酸化膜２６との界面近傍における不純物濃度が変動す
る。そして、この偏析による不純物濃度の変動は、リー
ク電流パスの発生などにも関係してくる。
【００１１】このため、ＬＯＣＯＳ酸化膜２６及びオフ
セット不純物拡散層３０ａによって分離された素子領域
２８にＭＯＳトランジスタを形成する際、ＬＯＣＯＳ酸
化時におけるオフセット不純物拡散層３０ａの不純物の
偏析が製造プロセスの変動要因となり、狙い通りの特性
を得ることが困難になるという問題があった。
セット不純物拡散層３０ａによって分離された素子領域
２８にＭＯＳトランジスタを形成する際、ＬＯＣＯＳ酸
化時におけるオフセット不純物拡散層３０ａの不純物の
偏析が製造プロセスの変動要因となり、狙い通りの特性
を得ることが困難になるという問題があった。
【００１２】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、ＬＯＣＯＳ酸化時におけるオフセット
不純物拡散層の不純物の偏析を抑制して、ＬＯＣＯＳ酸
化膜及びオフセット不純物拡散層によって良好な素子分
離を行い、素子領域に形成する半導体装置の特性を良好
かつ安定したものにすることができる半導体装置の製造
方法を提供することを目的とする。
れたものであり、ＬＯＣＯＳ酸化時におけるオフセット
不純物拡散層の不純物の偏析を抑制して、ＬＯＣＯＳ酸
化膜及びオフセット不純物拡散層によって良好な素子分
離を行い、素子領域に形成する半導体装置の特性を良好
かつ安定したものにすることができる半導体装置の製造
方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置の製造方法により達成される。即
ち、請求項１に係る半導体装置の製造方法は、半導体基
板上に絶縁膜を形成する第１の工程と、この絶縁膜上に
レジストを塗布した後、このレジストを所定の形状にパ
ターニングして、素子形成予定領域にパッド絶縁膜加工
用マスクとしての第１のレジストパターンを形成する第
２の工程と、この第１のレジストパターンをマスクとし
て絶縁膜を選択的にエッチング除去し、絶縁膜からなる
パッド絶縁膜を形成する第３の工程と、第１のレジスト
パターンの硬化処置を行う第４の工程と、基体全面にレ
ジストを塗布した後、このレジストを所定の形状にパタ
ーニングして、不純物イオン注入用マスクとしての第２
のレジストパターンを形成する第５の工程と、第１のレ
ジストパターン及び第２のレジストパターンをマスクと
して半導体基板に所定の不純物イオンを注入する第６の
工程と、第１のレジストパターン及び第２のレジストパ
ターンを除去した後、パッド絶縁膜をマスクとして半導
体基板表面を選択的に熱酸化して、半導体基板上にフィ
ールド酸化膜を形成すると共に、半導体基板に注入した
所定の不純物イオンの活性化及び活性化した不純物の拡
散を行い、フィールド酸化膜下面と半導体基板との界面
にオフセット不純物拡散層を形成する第７の工程と、を
有することを特徴とする。
明に係る半導体装置の製造方法により達成される。即
ち、請求項１に係る半導体装置の製造方法は、半導体基
板上に絶縁膜を形成する第１の工程と、この絶縁膜上に
レジストを塗布した後、このレジストを所定の形状にパ
ターニングして、素子形成予定領域にパッド絶縁膜加工
用マスクとしての第１のレジストパターンを形成する第
２の工程と、この第１のレジストパターンをマスクとし
て絶縁膜を選択的にエッチング除去し、絶縁膜からなる
パッド絶縁膜を形成する第３の工程と、第１のレジスト
パターンの硬化処置を行う第４の工程と、基体全面にレ
ジストを塗布した後、このレジストを所定の形状にパタ
ーニングして、不純物イオン注入用マスクとしての第２
のレジストパターンを形成する第５の工程と、第１のレ
ジストパターン及び第２のレジストパターンをマスクと
して半導体基板に所定の不純物イオンを注入する第６の
工程と、第１のレジストパターン及び第２のレジストパ
ターンを除去した後、パッド絶縁膜をマスクとして半導
体基板表面を選択的に熱酸化して、半導体基板上にフィ
ールド酸化膜を形成すると共に、半導体基板に注入した
所定の不純物イオンの活性化及び活性化した不純物の拡
散を行い、フィールド酸化膜下面と半導体基板との界面
にオフセット不純物拡散層を形成する第７の工程と、を
有することを特徴とする。
【００１４】このように請求項１に係る半導体装置の製
造方法においては、オフセット不純物拡散層を形成する
ための不純物イオンを注入する際に、第１のレジストパ
ターン及び第２のレジストパターンをマスクとして使用
しており、素子形成予定領域がパッド絶縁膜及び第１の
レジストパターンによって覆われていることにより、従
来のように素子形成予定領域がパッド絶縁膜のみによっ
て覆われている場合と比較すると、十分に高いエネルギ
ーでの不純物イオン注入を行うことが可能になる。この
ため、不純物イオン注入層は、半導体基板の表層部では
なく、半導体基板中の所定の深さに形成される。
造方法においては、オフセット不純物拡散層を形成する
ための不純物イオンを注入する際に、第１のレジストパ
ターン及び第２のレジストパターンをマスクとして使用
しており、素子形成予定領域がパッド絶縁膜及び第１の
レジストパターンによって覆われていることにより、従
来のように素子形成予定領域がパッド絶縁膜のみによっ
て覆われている場合と比較すると、十分に高いエネルギ
ーでの不純物イオン注入を行うことが可能になる。この
ため、不純物イオン注入層は、半導体基板の表層部では
なく、半導体基板中の所定の深さに形成される。
【００１５】従って、パッド絶縁膜をマスクとして半導
体基板表面を選択的に熱酸化して、半導体基板上にフィ
ールド酸化膜を形成すると共に、不純物イオン注入層の
不純物イオンの活性化及び活性化した不純物の拡散を行
ってオフセット不純物拡散層を形成する際に、このオフ
セット不純物拡散層の不純物がフィールド酸化膜に接す
る時間は、従来の不純物イオン注入層が半導体基板の表
層部に形成される場合と比較して短縮化される。このた
め、オフセット不純物拡散層の不純物がフィールド酸化
膜との界面において偏析することが抑制されることにな
る。こうして、半導体基板表面の選択的な熱酸化の際の
オフセット不純物拡散層の不純物の偏析が製造プロセス
の変動要因となることが防止されるため、フィールド酸
化膜及びオフセット不純物拡散層によってリーク電流パ
スの発生等が防止される良好な素子分離が実現され、延
いては素子領域に形成される半導体装置の特性が良好か
つ安定したものになる。
体基板表面を選択的に熱酸化して、半導体基板上にフィ
ールド酸化膜を形成すると共に、不純物イオン注入層の
不純物イオンの活性化及び活性化した不純物の拡散を行
ってオフセット不純物拡散層を形成する際に、このオフ
セット不純物拡散層の不純物がフィールド酸化膜に接す
る時間は、従来の不純物イオン注入層が半導体基板の表
層部に形成される場合と比較して短縮化される。このた
め、オフセット不純物拡散層の不純物がフィールド酸化
膜との界面において偏析することが抑制されることにな
る。こうして、半導体基板表面の選択的な熱酸化の際の
オフセット不純物拡散層の不純物の偏析が製造プロセス
の変動要因となることが防止されるため、フィールド酸
化膜及びオフセット不純物拡散層によってリーク電流パ
スの発生等が防止される良好な素子分離が実現され、延
いては素子領域に形成される半導体装置の特性が良好か
つ安定したものになる。
【００１６】また、オフセット不純物拡散層を形成する
ための不純物イオン注入用マスクとして使用する第１の
レジストパターン及び第２のレジストパターンを形成す
る際に、パッド絶縁膜加工用マスクとして形成した第１
のレジストパターンをそのまま残存させ、この第１のレ
ジストパターンが形成されている半導体基板上に新たに
レジストを塗布して第２のレジストパターンを形成する
方法を採用しているが、新たにレジストを塗布する前
に、第１のレジストパターンの硬化処置を行っているた
め、第２のレジストパターンを形成するフォトリソグラ
フィ工程において使用する溶媒などによって第１のレジ
ストパターンが変形されることが回避される。
ための不純物イオン注入用マスクとして使用する第１の
レジストパターン及び第２のレジストパターンを形成す
る際に、パッド絶縁膜加工用マスクとして形成した第１
のレジストパターンをそのまま残存させ、この第１のレ
ジストパターンが形成されている半導体基板上に新たに
レジストを塗布して第２のレジストパターンを形成する
方法を採用しているが、新たにレジストを塗布する前
に、第１のレジストパターンの硬化処置を行っているた
め、第２のレジストパターンを形成するフォトリソグラ
フィ工程において使用する溶媒などによって第１のレジ
ストパターンが変形されることが回避される。
【００１７】なお、第１のレジストパターンの硬化処置
としては、第１のレジストパターンに対する紫外線キュ
アを行って第１のレジストパターンを硬化させることが
好適である。
としては、第１のレジストパターンに対する紫外線キュ
アを行って第１のレジストパターンを硬化させることが
好適である。
【００１８】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図１〜図９は、それぞ
れ本発明の一実施形態に係るＬＯＣＯＳオフセット型の
ＭＯＳ半導体素子の製造方法を説明するための工程断面
図である。先ず、半導体基板としてのＳｉ基板１０上
に、ＳｉＯ2 膜１２及びＳｉＮ膜１４を順に形成する
（図１参照）。
本発明の実施の形態を説明する。図１〜図９は、それぞ
れ本発明の一実施形態に係るＬＯＣＯＳオフセット型の
ＭＯＳ半導体素子の製造方法を説明するための工程断面
図である。先ず、半導体基板としてのＳｉ基板１０上
に、ＳｉＯ2 膜１２及びＳｉＮ膜１４を順に形成する
（図１参照）。
【００１９】続いて、このＳｉＮ膜１４上にレジストを
塗布した後、フォトリソグラフィ技術を用いてこのレジ
ストを所定の形状にパターニングして、素子形成予定領
域にパッド絶縁膜加工用マスクとしての第１のレジスト
パターン１６を形成する。なお、この第１のレジストパ
ターン１６は、後の工程において不純物イオン注入用マ
スクとしても使用するものであるため、不純物イオン注
入用マスクとして機能するのに必要十分な厚さをもって
形成する（図２参照）。
塗布した後、フォトリソグラフィ技術を用いてこのレジ
ストを所定の形状にパターニングして、素子形成予定領
域にパッド絶縁膜加工用マスクとしての第１のレジスト
パターン１６を形成する。なお、この第１のレジストパ
ターン１６は、後の工程において不純物イオン注入用マ
スクとしても使用するものであるため、不純物イオン注
入用マスクとして機能するのに必要十分な厚さをもって
形成する（図２参照）。
【００２０】続いて、この第１のレジストパターン１６
をマスクとする異方性エッチングによりＳｉＮ膜１４を
選択的にエッチング除去して、ＳｉＮ膜１４をパッドＳ
ｉＮ膜１４ａに加工する（図３参照）。続いて、基体全
面にＵＶ線（Ultra Violet Rays ；紫外線）１８を照射
して、第１のレジストパターン１６に対するＵＶキュア
を行い、第１のレジストパターン１６を硬化させる（図
４参照）。
をマスクとする異方性エッチングによりＳｉＮ膜１４を
選択的にエッチング除去して、ＳｉＮ膜１４をパッドＳ
ｉＮ膜１４ａに加工する（図３参照）。続いて、基体全
面にＵＶ線（Ultra Violet Rays ；紫外線）１８を照射
して、第１のレジストパターン１６に対するＵＶキュア
を行い、第１のレジストパターン１６を硬化させる（図
４参照）。
【００２１】続いて、硬化させた第１のレジストパター
ン１６を残存したままの状態のＳｉ基板１０上に、再び
レジストを塗布した後、フォトリソグラフィ技術を用い
てこのレジストを所定の形状にパターニングして、不純
物イオン注入用マスクとしての第２のレジストパターン
２０を形成する。なお、この第２のレジストパターン２
０を形成するフォトリソグラフィ工程において、例えば
現像処理の際に使用する溶媒が第１のレジストパターン
１６に接触する状況が生じるが、第１のレジストパター
ン１６は前工程で既にＵＶキュアによって硬化されてい
るため、第１のレジストパターン１６がこの溶媒との接
触によって変形することはない（図５参照）。
ン１６を残存したままの状態のＳｉ基板１０上に、再び
レジストを塗布した後、フォトリソグラフィ技術を用い
てこのレジストを所定の形状にパターニングして、不純
物イオン注入用マスクとしての第２のレジストパターン
２０を形成する。なお、この第２のレジストパターン２
０を形成するフォトリソグラフィ工程において、例えば
現像処理の際に使用する溶媒が第１のレジストパターン
１６に接触する状況が生じるが、第１のレジストパター
ン１６は前工程で既にＵＶキュアによって硬化されてい
るため、第１のレジストパターン１６がこの溶媒との接
触によって変形することはない（図５参照）。
【００２２】続いて、第１のレジストパターン１６及び
第２のレジストパターン２０をマスクとしてＳｉ基板１
０に不純物イオン２２を注入する。このとき、Ｓｉ基板
１０の素子形成予定領域はパッドＳｉＮ膜１４ａ及び第
１のレジストパターン１６によって覆われているため、
従来のようにＳｉ基板１０の素子形成予定領域がパッド
ＳｉＮ膜１４ａのみによっても覆われている場合と比較
すると、十分に高いエネルギーでの不純物イオン注入を
行うことが可能になる。従って、不純物イオン注入層２
４は、従来のようにＳｉ基板１０表層部にではなく、Ｓ
ｉ基板１０中の所定の深さＤに形成される（図６参
照）。
第２のレジストパターン２０をマスクとしてＳｉ基板１
０に不純物イオン２２を注入する。このとき、Ｓｉ基板
１０の素子形成予定領域はパッドＳｉＮ膜１４ａ及び第
１のレジストパターン１６によって覆われているため、
従来のようにＳｉ基板１０の素子形成予定領域がパッド
ＳｉＮ膜１４ａのみによっても覆われている場合と比較
すると、十分に高いエネルギーでの不純物イオン注入を
行うことが可能になる。従って、不純物イオン注入層２
４は、従来のようにＳｉ基板１０表層部にではなく、Ｓ
ｉ基板１０中の所定の深さＤに形成される（図６参
照）。
【００２３】続いて、第１のレジストパターン１６及び
第２のレジストパターン２０を除去する（図７参照）。
続いて、パッドＳｉＮ膜１４ａをマスクとするＳｉ基板
１０表面の選択熱酸化、所謂ＬＯＣＯＳ酸化を行う。こ
うして、Ｓｉ基板１０の素子分離領域にＬＯＣＯＳ酸化
膜２６を形成する。同時に、ＬＯＣＯＳ酸化の際の熱処
理により、不純物イオン注入層２４の不純物イオンを活
性化すると共に、その活性化した不純物を拡散させて、
ＬＯＣＯＳ酸化膜２６下面とＳｉ基板１０との界面領域
にオフセット不純物拡散層２４ａを形成する。なお、こ
のとき、不純物イオン注入層２４はＳｉ基板１０中の所
定の深さに形成されているため、オフセット不純物拡散
層２４ａの不純物はＬＯＣＯＳ酸化膜２６に接するもの
の、その時間は従来の不純物イオン注入層がＳｉ基板１
０表層部に形成される場合と比較して遙に短縮化され
る。このため、オフセット不純物拡散層２４ａの不純物
がＬＯＣＯＳ酸化膜２６との界面において偏析すること
は極力抑制される（図７参照）。
第２のレジストパターン２０を除去する（図７参照）。
続いて、パッドＳｉＮ膜１４ａをマスクとするＳｉ基板
１０表面の選択熱酸化、所謂ＬＯＣＯＳ酸化を行う。こ
うして、Ｓｉ基板１０の素子分離領域にＬＯＣＯＳ酸化
膜２６を形成する。同時に、ＬＯＣＯＳ酸化の際の熱処
理により、不純物イオン注入層２４の不純物イオンを活
性化すると共に、その活性化した不純物を拡散させて、
ＬＯＣＯＳ酸化膜２６下面とＳｉ基板１０との界面領域
にオフセット不純物拡散層２４ａを形成する。なお、こ
のとき、不純物イオン注入層２４はＳｉ基板１０中の所
定の深さに形成されているため、オフセット不純物拡散
層２４ａの不純物はＬＯＣＯＳ酸化膜２６に接するもの
の、その時間は従来の不純物イオン注入層がＳｉ基板１
０表層部に形成される場合と比較して遙に短縮化され
る。このため、オフセット不純物拡散層２４ａの不純物
がＬＯＣＯＳ酸化膜２６との界面において偏析すること
は極力抑制される（図７参照）。
【００２４】続いて、パッドＳｉＮ膜１４ａ及びＳｉＯ
2 膜１２を除去する。こうして、素子分離領域のＬＯＣ
ＯＳ酸化膜２６によって周囲を囲まれた素子形成領域２
８を形成する（図８参照）。
2 膜１２を除去する。こうして、素子分離領域のＬＯＣ
ＯＳ酸化膜２６によって周囲を囲まれた素子形成領域２
８を形成する（図８参照）。
【００２５】その後、図示はしないが、この素子形成領
域２８のＳｉ基板１０上に、ゲート酸化膜を介してゲー
ト電極を形成し、更にこのゲート電極及びＬＯＣＯＳ酸
化膜２６をマスクとする不純物イオン注入によりソース
／ドレイン領域を形成するなどの通常の製造プロセスに
従って、ＬＯＣＯＳオフセット型のＭＯＳトランジスタ
を形成する。
域２８のＳｉ基板１０上に、ゲート酸化膜を介してゲー
ト電極を形成し、更にこのゲート電極及びＬＯＣＯＳ酸
化膜２６をマスクとする不純物イオン注入によりソース
／ドレイン領域を形成するなどの通常の製造プロセスに
従って、ＬＯＣＯＳオフセット型のＭＯＳトランジスタ
を形成する。
【００２６】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置の製造方法によれば、次のような効果を奏
することができる。即ち、請求項１に係る半導体装置の
製造方法によれば、オフセット不純物拡散層を形成する
ための不純物イオンを注入する際に、第１のレジストパ
ターン及び第２のレジストパターンをマスクとして使用
しており、素子形成予定領域がパッド絶縁膜及び第１の
レジストパターンによって覆われていることにより、十
分に高いエネルギーでの不純物イオン注入を行うことが
可能になるため、不純物イオン注入層を半導体基板中の
所定の深さに形成することができる。従って、半導体基
板表面を選択的に熱酸化して、半導体基板上にフィール
ド酸化膜を形成すると共に、不純物イオン注入層の不純
物イオンの活性化及び活性化した不純物の拡散を行って
オフセット不純物拡散層を形成する際に、このオフセッ
ト不純物拡散層の不純物がフィールド酸化膜に接する時
間を短縮化して、オフセット不純物拡散層の不純物がフ
ィールド酸化膜との界面において偏析することを抑制す
ることができる。それ故、半導体基板表面の選択的な熱
酸化の際のオフセット不純物拡散層の不純物の偏析が製
造プロセスの変動要因となることが防止されるため、フ
ィールド酸化膜及びオフセット不純物拡散層によってリ
ーク電流パスの発生等が防止される良好な素子分離を実
現し、延いては素子領域に形成される半導体装置の特性
を良好かつ安定したものにすることができる。
る半導体装置の製造方法によれば、次のような効果を奏
することができる。即ち、請求項１に係る半導体装置の
製造方法によれば、オフセット不純物拡散層を形成する
ための不純物イオンを注入する際に、第１のレジストパ
ターン及び第２のレジストパターンをマスクとして使用
しており、素子形成予定領域がパッド絶縁膜及び第１の
レジストパターンによって覆われていることにより、十
分に高いエネルギーでの不純物イオン注入を行うことが
可能になるため、不純物イオン注入層を半導体基板中の
所定の深さに形成することができる。従って、半導体基
板表面を選択的に熱酸化して、半導体基板上にフィール
ド酸化膜を形成すると共に、不純物イオン注入層の不純
物イオンの活性化及び活性化した不純物の拡散を行って
オフセット不純物拡散層を形成する際に、このオフセッ
ト不純物拡散層の不純物がフィールド酸化膜に接する時
間を短縮化して、オフセット不純物拡散層の不純物がフ
ィールド酸化膜との界面において偏析することを抑制す
ることができる。それ故、半導体基板表面の選択的な熱
酸化の際のオフセット不純物拡散層の不純物の偏析が製
造プロセスの変動要因となることが防止されるため、フ
ィールド酸化膜及びオフセット不純物拡散層によってリ
ーク電流パスの発生等が防止される良好な素子分離を実
現し、延いては素子領域に形成される半導体装置の特性
を良好かつ安定したものにすることができる。
【図１】本発明の一実施形態に係るＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その１）である。
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その１）である。
【図２】本発明の一実施形態に係るＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その２）である。
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その２）である。
【図３】本発明の一実施形態に係るＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その３）である。
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その３）である。
【図４】本発明の一実施形態に係るＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その４）である。
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その４）である。
【図５】本発明の一実施形態に係るＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その５）である。
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その５）である。
【図６】本発明の一実施形態に係るＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その６）である。
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その６）である。
【図７】本発明の一実施形態に係るＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その７）である。
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その７）である。
【図８】本発明の一実施形態に係るＬＯＣＯＳオフセッ
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その８）である。
ト型のＭＯＳ半導体素子の製造方法を説明するための工
程断面図（その８）である。
【図９】従来のＬＯＣＯＳオフセット型のＭＯＳ半導体
素子の製造方法を説明するための工程断面図（その１）
である。
素子の製造方法を説明するための工程断面図（その１）
である。
【図１０】従来のＬＯＣＯＳオフセット型のＭＯＳ半導
体素子の製造方法を説明するための工程断面図（その
２）である。
体素子の製造方法を説明するための工程断面図（その
２）である。
【図１１】従来のＬＯＣＯＳオフセット型のＭＯＳ半導
体素子の製造方法を説明するための工程断面図（その
３）である。
体素子の製造方法を説明するための工程断面図（その
３）である。
【図１２】従来のＬＯＣＯＳオフセット型のＭＯＳ半導
体素子の製造方法を説明するための工程断面図（その
４）である。
体素子の製造方法を説明するための工程断面図（その
４）である。
【図１３】従来のＬＯＣＯＳオフセット型のＭＯＳ半導
体素子の製造方法を説明するための工程断面図（その
５）である。
体素子の製造方法を説明するための工程断面図（その
５）である。
【図１４】従来のＬＯＣＯＳオフセット型のＭＯＳ半導
体素子の製造方法を説明するための工程断面図（その
６）である。
体素子の製造方法を説明するための工程断面図（その
６）である。
【図１５】従来のＬＯＣＯＳオフセット型のＭＯＳ半導
体素子の製造方法を説明するための工程断面図（その
７）である。
体素子の製造方法を説明するための工程断面図（その
７）である。
１０…Ｓｉ基板、１２…ＳｉＯ2 膜、１４…ＳｉＮ膜、
１４ａ…パッドＳｉＮ膜、１６…第１のレジストパター
ン、１８…ＵＶ線、２０…第２のレジストパターン、２
２…不純物イオン、２４…不純物イオン注入層、２４ａ
…オフセット不純物拡散層、２６…ＬＯＣＯＳ酸化膜、
２８…素子領域、３０…不純物イオン注入層、３０ａ…
オフセット不純物拡散層。
１４ａ…パッドＳｉＮ膜、１６…第１のレジストパター
ン、１８…ＵＶ線、２０…第２のレジストパターン、２
２…不純物イオン、２４…不純物イオン注入層、２４ａ
…オフセット不純物拡散層、２６…ＬＯＣＯＳ酸化膜、
２８…素子領域、３０…不純物イオン注入層、３０ａ…
オフセット不純物拡散層。
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を形成する第１の
工程と、 前記絶縁膜上にレジストを塗布した後、前記レジストを
所定の形状にパターニングして、素子形成予定領域にパ
ッド絶縁膜加工用マスクとしての第１のレジストパター
ンを形成する第２の工程と、 前記第１のレジストパターンをマスクとして前記絶縁膜
を選択的にエッチング除去し、前記絶縁膜からなるパッ
ド絶縁膜を形成する第３の工程と、 前記第１のレジストパターンの硬化処置を行う第４の工
程と、 基体全面にレジストを塗布した後、前記レジストを所定
の形状にパターニングして、不純物イオン注入用マスク
としての第２のレジストパターンを形成する第５の工程
と、 前記第１のレジストパターン及び前記第２のレジストパ
ターンをマスクとして前記半導体基板に所定の不純物イ
オンを注入する第６の工程と、 前記第１のレジストパターン及び前記第２のレジストパ
ターンを除去した後、前記パッド絶縁膜をマスクとして
前記半導体基板表面を選択的に熱酸化して、前記半導体
基板上にフィールド酸化膜を形成すると共に、前記半導
体基板に注入した前記所定の不純物イオンの活性化及び
活性化した不純物の拡散を行い、前記フィールド酸化膜
下面と前記半導体基板との界面にオフセット不純物拡散
層を形成する第７の工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記第４の工程が、前記第１のレジストパターンに対す
る紫外線キュアを行って、前記第１のレジストパターン
を硬化させる工程であることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337602A JP2000164693A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337602A JP2000164693A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164693A true JP2000164693A (ja) | 2000-06-16 |
Family
ID=18310202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10337602A Pending JP2000164693A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164693A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183867A (ja) * | 2003-12-24 | 2005-07-07 | Mitsumi Electric Co Ltd | 半導体素子及びその製造方法 |
| JP2016012690A (ja) * | 2014-06-30 | 2016-01-21 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-11-27 JP JP10337602A patent/JP2000164693A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183867A (ja) * | 2003-12-24 | 2005-07-07 | Mitsumi Electric Co Ltd | 半導体素子及びその製造方法 |
| JP2016012690A (ja) * | 2014-06-30 | 2016-01-21 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778550B2 (ja) | 半導体集積回路の製造方法 | |
| JP2000036605A (ja) | 電子及び正孔の移動度を向上させることができるｃｍｏｓ素子の製造方法 | |
| JP2000164693A (ja) | 半導体装置の製造方法 | |
| JPH1065019A (ja) | Ｃｍｏｓデバイスの製造方法 | |
| US7524721B2 (en) | High voltage CMOS device and method of fabricating the same | |
| JPH08181223A (ja) | 半導体装置の製造方法 | |
| US5731214A (en) | Manufacture of semiconductor device with self-aligned doping | |
| JPH06260607A (ja) | 半導体装置およびその製造方法 | |
| JPH10284479A (ja) | 半導体集積回路の製造方法 | |
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| JPH097967A (ja) | 半導体装置の製造方法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPS6126234B2 (ja) | ||
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JP2005209836A (ja) | 半導体装置の製造方法 | |
| JP3213461B2 (ja) | 半導体装置の製造方法 | |
| KR100337201B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JPH03263871A (ja) | 半導体装置 | |
| KR960026570A (ko) | 고집적 반도체 소자 제조방법 | |
| JP3566811B2 (ja) | 半導体装置及びその製造方法 | |
| JP2943855B2 (ja) | 半導体装置の製造方法 | |
| JP2630524B2 (ja) | 半導体装置の製造方法 | |
| KR100290902B1 (ko) | 반도체소자의 웰 형성방법 | |
| JPH02260432A (ja) | Ｍｏｓ型集積回路の製造方法 |