JPH10284479A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH10284479A JPH10284479A JP10391397A JP10391397A JPH10284479A JP H10284479 A JPH10284479 A JP H10284479A JP 10391397 A JP10391397 A JP 10391397A JP 10391397 A JP10391397 A JP 10391397A JP H10284479 A JPH10284479 A JP H10284479A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxidation
- opening
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
〔目的〕チャンネルストップ領域の横方向の幅を抑制で
きる半導体集積回路の製造方法を提供する。 〔構成〕シリコン基板(1) 上に酸化膜(2) を形成し、こ
の酸化膜(2) 上に窒化シリコン膜などの耐酸化性絶縁膜
(3) を形成する工程と、素子分離領域の上方に開口を有
するレジストマスク(4) を耐酸化性絶縁膜(3) 上に形成
する工程と、このレジストマスク(6) を用いて、開口内
のシリコン基板上に形成された耐酸化性絶縁膜(3) と酸
化膜(2) とを通して、チャンネルストップ領域(6,6a)を
形成するためのイオンを注入する工程(A) と、レジスト
マスク(4) にエッチバック処理を行うことにより開口の
大きさを拡大する工程(B) と、エッチング処理されたレ
ジストマスクをエッチングマスクとして拡大された開口
内の耐酸化絶縁膜をエッチングすることにより、下層の
酸化膜(2) を露出させる工程(C) と、レジストマスク
(4) の下方に形成される耐酸化絶縁膜(3) を酸化マスク
として素子分離領域にフィールド酸化膜(7) を形成する
工程(D) と、フィールド酸化膜(7) によって分離された
領域内に半導体素子を形成する工程とを含む。
きる半導体集積回路の製造方法を提供する。 〔構成〕シリコン基板(1) 上に酸化膜(2) を形成し、こ
の酸化膜(2) 上に窒化シリコン膜などの耐酸化性絶縁膜
(3) を形成する工程と、素子分離領域の上方に開口を有
するレジストマスク(4) を耐酸化性絶縁膜(3) 上に形成
する工程と、このレジストマスク(6) を用いて、開口内
のシリコン基板上に形成された耐酸化性絶縁膜(3) と酸
化膜(2) とを通して、チャンネルストップ領域(6,6a)を
形成するためのイオンを注入する工程(A) と、レジスト
マスク(4) にエッチバック処理を行うことにより開口の
大きさを拡大する工程(B) と、エッチング処理されたレ
ジストマスクをエッチングマスクとして拡大された開口
内の耐酸化絶縁膜をエッチングすることにより、下層の
酸化膜(2) を露出させる工程(C) と、レジストマスク
(4) の下方に形成される耐酸化絶縁膜(3) を酸化マスク
として素子分離領域にフィールド酸化膜(7) を形成する
工程(D) と、フィールド酸化膜(7) によって分離された
領域内に半導体素子を形成する工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の製造
方法に関し、特に、素子分離領域のチャンネルストップ
領域の形成方法の改良に関するものである。
方法に関し、特に、素子分離領域のチャンネルストップ
領域の形成方法の改良に関するものである。
【０００２】
【従来技術】半導体集積回路の製造おいて、ＬＯＣＯＳ
法による素子間分離が行われる。従来、このＬＯＣＯＳ
法による素子間分離は、図３の断面図に示すように、シ
リコン基板１１上に、酸化膜１２、窒化シリコン膜１
３、素子分離領域の上方に開口を有するレジストパター
ン１４が順次形成され、このレジストパターン１４をマ
スクとするイオン注入によりチャネンルストップ領域を
形成するための燐等の不純物注入層１６が形成される。
法による素子間分離が行われる。従来、このＬＯＣＯＳ
法による素子間分離は、図３の断面図に示すように、シ
リコン基板１１上に、酸化膜１２、窒化シリコン膜１
３、素子分離領域の上方に開口を有するレジストパター
ン１４が順次形成され、このレジストパターン１４をマ
スクとするイオン注入によりチャネンルストップ領域を
形成するための燐等の不純物注入層１６が形成される。
【０００３】続いて、開口の外側に残された窒化シリコ
ン膜１３を酸化マスクとしてパイロジェニック法で開口
の内部のシリコン基板の表面にフィールド酸化膜が形成
されたのち、窒化シリコン膜１３がエッチングによって
除去されることにより、（Ｂ）に示すような素子分離用
のフィールド酸化膜１７が形成される。このフィールド
酸化膜１７の形成時の熱処理に伴い、不純物層１６がシ
リコン基板の深さ方向と横方向に熱拡散し、チャンネル
ストップ領域１６ｂが形成される。
ン膜１３を酸化マスクとしてパイロジェニック法で開口
の内部のシリコン基板の表面にフィールド酸化膜が形成
されたのち、窒化シリコン膜１３がエッチングによって
除去されることにより、（Ｂ）に示すような素子分離用
のフィールド酸化膜１７が形成される。このフィールド
酸化膜１７の形成時の熱処理に伴い、不純物層１６がシ
リコン基板の深さ方向と横方向に熱拡散し、チャンネル
ストップ領域１６ｂが形成される。
【０００４】しかしながら、図３の（Ｃ）に領域Ｐで示
すように、チャンネルストップ領域１６ｂが横方向に広
がって電界効果トランジスタのソースドレイン領域10に
まで張り出してしまい、トランジスタの特性に劣化を引
き起こしていた。なお、８はゲ−ト酸化膜、９はゲ−ト
電極である。
すように、チャンネルストップ領域１６ｂが横方向に広
がって電界効果トランジスタのソースドレイン領域10に
まで張り出してしまい、トランジスタの特性に劣化を引
き起こしていた。なお、８はゲ−ト酸化膜、９はゲ−ト
電極である。
【０００５】そこで、このような問題を解決するため
に、特開平 7ー153830号公報に開示されたように、開口
内部の側壁にスペ−サ−領域を形成することにより、一
旦開口を狭めた状態にして、チャンネルストップ領域を
形成するためのイオンを注入したのち、このスペ−サ−
領域を除去して元の開口と同一寸法の窒化シリコン膜を
形成し、選択酸化を行うことにより、チャンネルストッ
プ領域の横方向への拡がりをフィールド酸化膜の内部に
抑制する方法が知られている。
に、特開平 7ー153830号公報に開示されたように、開口
内部の側壁にスペ−サ−領域を形成することにより、一
旦開口を狭めた状態にして、チャンネルストップ領域を
形成するためのイオンを注入したのち、このスペ−サ−
領域を除去して元の開口と同一寸法の窒化シリコン膜を
形成し、選択酸化を行うことにより、チャンネルストッ
プ領域の横方向への拡がりをフィールド酸化膜の内部に
抑制する方法が知られている。
【０００６】
【発明が解決しようとする課題】しかしながら、特開平
7ー153830号公報に開示された従来技術では、スペ−サ
−領域を形成する際のドライエッチング技術を用いたエ
ッチバックプロセスにおいて、シリコン基板へのプラズ
マダメ−ジにより結晶欠陥を生じるという新たな問題が
発生する。また、上記従来技術の製造方法では、スペ−
サ−領域を残したままでＬＯＣＯＳ法に準拠した選択酸
化を行うと、バ−ズビ−ク直下に発生する結晶欠陥が増
加するという問題も発生する。
7ー153830号公報に開示された従来技術では、スペ−サ
−領域を形成する際のドライエッチング技術を用いたエ
ッチバックプロセスにおいて、シリコン基板へのプラズ
マダメ−ジにより結晶欠陥を生じるという新たな問題が
発生する。また、上記従来技術の製造方法では、スペ−
サ−領域を残したままでＬＯＣＯＳ法に準拠した選択酸
化を行うと、バ−ズビ−ク直下に発生する結晶欠陥が増
加するという問題も発生する。
【０００７】さらに、スペ−サ−領域の幅には限度があ
り、最大でも窒化シリコン膜の膜厚程度にしかできない
ため、チャンネルストップ領域の不純物注入層の横方向
拡散の幅がこれ以上に達する場合には、特性劣化を防止
できないという問題がある。依って、本発明の目的は、
上述したチャンネルストップ領域の横方向の幅を抑制で
きる半導体集積回路の製造方法を提供することにある。
り、最大でも窒化シリコン膜の膜厚程度にしかできない
ため、チャンネルストップ領域の不純物注入層の横方向
拡散の幅がこれ以上に達する場合には、特性劣化を防止
できないという問題がある。依って、本発明の目的は、
上述したチャンネルストップ領域の横方向の幅を抑制で
きる半導体集積回路の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記従来技術の課題を解
決する本第１の発明に係わる半導体集積回路の製造方法
は、シリコン基板上に酸化膜を形成し、この酸化膜上に
窒化シリコン膜などの耐酸化性絶縁膜を形成する行程
と、前記耐酸化性絶縁膜上に前記素子分離領域の上方に
開口を有するレジストマスクを形成すると、前記レジス
トマスクを用いて、前記開口内のシリコン基板上に形成
された前記耐酸化性絶縁膜と前記酸化膜とを通して、チ
ャンネルストップ領域を形成するためのイオンを注入す
る工程と、前記レジストマスクにエッチバック処理を行
うことにより前記開口の大きさを拡大する工程と、前記
エッチバック処理されたレジストマスクをエッチングマ
スクとして前記拡大された開口内の耐酸化性絶縁膜をエ
ッチングすることにより、下層の酸化膜を露出させる行
程と、前記レジストマスクの下層の耐酸化性絶縁膜を酸
化マスクとしてフィ−ルド酸化を行うことにより前記素
子分離領域にフィ−ルド酸化膜を形成すると、前記フィ
ールド酸化膜で分離された領域内に半導体素子を形成す
る行程とを含んでいる。
決する本第１の発明に係わる半導体集積回路の製造方法
は、シリコン基板上に酸化膜を形成し、この酸化膜上に
窒化シリコン膜などの耐酸化性絶縁膜を形成する行程
と、前記耐酸化性絶縁膜上に前記素子分離領域の上方に
開口を有するレジストマスクを形成すると、前記レジス
トマスクを用いて、前記開口内のシリコン基板上に形成
された前記耐酸化性絶縁膜と前記酸化膜とを通して、チ
ャンネルストップ領域を形成するためのイオンを注入す
る工程と、前記レジストマスクにエッチバック処理を行
うことにより前記開口の大きさを拡大する工程と、前記
エッチバック処理されたレジストマスクをエッチングマ
スクとして前記拡大された開口内の耐酸化性絶縁膜をエ
ッチングすることにより、下層の酸化膜を露出させる行
程と、前記レジストマスクの下層の耐酸化性絶縁膜を酸
化マスクとしてフィ−ルド酸化を行うことにより前記素
子分離領域にフィ−ルド酸化膜を形成すると、前記フィ
ールド酸化膜で分離された領域内に半導体素子を形成す
る行程とを含んでいる。
【０００９】上記従来技術の課題を解決する本第２の発
明に係わる半導体集積回路の製造方法は、上記第１の発
明に係わる製造方法において、チャンネルストップ領域
を形成するためのイオンを注入する工程に先立って、レ
ジストマスクをエッチングマスクとして開口内の耐酸化
性絶縁膜のエッチングを行うことにより、下層の酸化膜
を露出させる行程が追加されている。
明に係わる半導体集積回路の製造方法は、上記第１の発
明に係わる製造方法において、チャンネルストップ領域
を形成するためのイオンを注入する工程に先立って、レ
ジストマスクをエッチングマスクとして開口内の耐酸化
性絶縁膜のエッチングを行うことにより、下層の酸化膜
を露出させる行程が追加されている。
【００１０】
【作用】本発明に係わる半導体集積回路の製造方法によ
れば、レジストマスクを用いて素子分離領域を形成しよ
うとする開口内にイオン注入を行ったのち、このレジス
トマスクに対して等方性エッチングなどによるエッチバ
ックを行って開口の大きさを拡大し、この拡大された開
口と同じ大きさの開口を有する耐酸化絶縁膜を形成して
ＬＯＣＯＳ法による選択酸化を行う構成であるから、エ
ッチバックという極めて簡易な工程を追加するだけで、
またシリコン基板にダメージを与えることなく、チャン
ネルストップ領域の横方向への拡がりが抑制される。
れば、レジストマスクを用いて素子分離領域を形成しよ
うとする開口内にイオン注入を行ったのち、このレジス
トマスクに対して等方性エッチングなどによるエッチバ
ックを行って開口の大きさを拡大し、この拡大された開
口と同じ大きさの開口を有する耐酸化絶縁膜を形成して
ＬＯＣＯＳ法による選択酸化を行う構成であるから、エ
ッチバックという極めて簡易な工程を追加するだけで、
またシリコン基板にダメージを与えることなく、チャン
ネルストップ領域の横方向への拡がりが抑制される。
【００１１】
【実施例】本発明の一実施例に係わる半導体集積回路の
製造方法を図１を参照しながら説明する。まず、（Ａ）
に示すように、シリコン基板（１）上に、窒化シリコン
膜のパッドの機能を果たす酸化シリコン膜（２）をドラ
イ酸化や、水素を燃焼させ水を生成させて酸化させるパ
イロジェニック法で100 Åから300 Åの厚みで形成す
る。
製造方法を図１を参照しながら説明する。まず、（Ａ）
に示すように、シリコン基板（１）上に、窒化シリコン
膜のパッドの機能を果たす酸化シリコン膜（２）をドラ
イ酸化や、水素を燃焼させ水を生成させて酸化させるパ
イロジェニック法で100 Åから300 Åの厚みで形成す
る。
【００１２】次に、ＬＯＣＯＳ法による選択酸化時にマ
スクとして用いる耐酸化性絶縁膜として、窒化シリコン
膜（３）を酸化膜（２）の上に1000Åから1500Åの膜厚
で形成する。続いて、フォトリソグラフィー法により、
素子分離領域の上方に開口を有するレジストパターン
（４）を窒化シリコン膜（３）上に形成する。
スクとして用いる耐酸化性絶縁膜として、窒化シリコン
膜（３）を酸化膜（２）の上に1000Åから1500Åの膜厚
で形成する。続いて、フォトリソグラフィー法により、
素子分離領域の上方に開口を有するレジストパターン
（４）を窒化シリコン膜（３）上に形成する。
【００１３】なお、本実施例では、膜厚1.2 μｍのポジ
型レジストを塗布した後、ｉ線波長（λ＝364 nm )の縮
小投影露光装置を用いて露光を行ったのち、濃度＝2.38
％のＴＭＡＨ（テトラ・アンモニュウム・ハイドロオキ
サイド）から成るアルカリ水溶液で現像を行うことによ
り、レジストパタ−ン（４）を形成している。
型レジストを塗布した後、ｉ線波長（λ＝364 nm )の縮
小投影露光装置を用いて露光を行ったのち、濃度＝2.38
％のＴＭＡＨ（テトラ・アンモニュウム・ハイドロオキ
サイド）から成るアルカリ水溶液で現像を行うことによ
り、レジストパタ−ン（４）を形成している。
【００１４】次に、窒化シリコン膜（３）上に形成され
たレジストパタ−ン（４）をマスクとして用い、開口内
の窒化シリコン膜（３）と、酸化膜（２）とを通して、
開口内にチャンネルストップ領域を形成するためのイオ
ンを注入（５ａ）することにより、シリコン基板１に不
純物注入層（６）を形成する。
たレジストパタ−ン（４）をマスクとして用い、開口内
の窒化シリコン膜（３）と、酸化膜（２）とを通して、
開口内にチャンネルストップ領域を形成するためのイオ
ンを注入（５ａ）することにより、シリコン基板１に不
純物注入層（６）を形成する。
【００１５】ｎ型シリコン基板を用いた場合について上
記イオン注入の具体例に挙げれば、注入イオンが燐
（Ｐ）、加速電圧が180 Kev 、ド−ズ量が1.3 ×1013ｃ
ｍ-2とすれば、Ｒｐ＝2279Å、△Ｒｐ＝719 Åの注入が
行われることになる。
記イオン注入の具体例に挙げれば、注入イオンが燐
（Ｐ）、加速電圧が180 Kev 、ド−ズ量が1.3 ×1013ｃ
ｍ-2とすれば、Ｒｐ＝2279Å、△Ｒｐ＝719 Åの注入が
行われることになる。
【００１６】次に、（Ｂ）に示すように、等方性のドラ
イエッチングを行うことにより、窒化シリコン膜（３）
上に形成されたレジストパタ−ン（４）に対してエッチ
バック処理を施し、新たなレジストパタ−ン（４ｂ）を
形成する。本実施例では、ダウンフロ−型プラズマエッ
チャ−を用い、Ｏ2 ガスを用いることで上記等方性エッ
チバック処理を行っている。
イエッチングを行うことにより、窒化シリコン膜（３）
上に形成されたレジストパタ−ン（４）に対してエッチ
バック処理を施し、新たなレジストパタ−ン（４ｂ）を
形成する。本実施例では、ダウンフロ−型プラズマエッ
チャ−を用い、Ｏ2 ガスを用いることで上記等方性エッ
チバック処理を行っている。
【００１７】続いて、（Ｃ）に示すように、レジストパ
タ−ン（４ｂ）をエッチングマスクとして下層の窒化シ
リコン膜（３）のエッチングを行い、窒化シリコン膜
（３）の下層の酸化膜（２）表面を露出させる。このエ
ッチングには、一般的なＣＦ4／Ｏ2 ／Ｎ2 ガス組成を
用いたケミカル・ドライエッチング技術が用いられる。
タ−ン（４ｂ）をエッチングマスクとして下層の窒化シ
リコン膜（３）のエッチングを行い、窒化シリコン膜
（３）の下層の酸化膜（２）表面を露出させる。このエ
ッチングには、一般的なＣＦ4／Ｏ2 ／Ｎ2 ガス組成を
用いたケミカル・ドライエッチング技術が用いられる。
【００１８】この後、（Ｄ）に示すように、窒化シリコ
ン膜（３）のエッチングにエッチングマスクとして利用
したレジストパタ−ン（４ｂ）を酸素アッシングや、硫
酸と過酸化水素水の混合溶液等を用いて剥離、除去を行
う。続いて、ＬＯＣＯＳ法によるフィ−ルド酸化膜を形
成するために、パイロジェニック法により酸化設定温度
950℃〜1000℃の温度で5000Åから7000Åの厚みのフィ
−ルド酸化膜（７）を形成する。
ン膜（３）のエッチングにエッチングマスクとして利用
したレジストパタ−ン（４ｂ）を酸素アッシングや、硫
酸と過酸化水素水の混合溶液等を用いて剥離、除去を行
う。続いて、ＬＯＣＯＳ法によるフィ−ルド酸化膜を形
成するために、パイロジェニック法により酸化設定温度
950℃〜1000℃の温度で5000Åから7000Åの厚みのフィ
−ルド酸化膜（７）を形成する。
【００１９】上記フィ−ルド酸化形成時の熱処理により
素子分離領域にイオン注入されていた不純物層（６）が
アニ−ルされることで活性化され、深さ方向だけでなく
素子能動領域に向けた横向きの熱拡散も生じる。この結
果、（Ｄ）に示すようなチャンネルストップ領域の不純
物拡散層（６ａ）が形成される。この不純物層（６ａ）
は、予め、素子能動領域に対して（Ｃ）中に示す一定間
隔（ｘ）を持って注入が行われているため、横方向に熱
拡散が生じても素子能動領域に張り出す問題が生じな
い。
素子分離領域にイオン注入されていた不純物層（６）が
アニ−ルされることで活性化され、深さ方向だけでなく
素子能動領域に向けた横向きの熱拡散も生じる。この結
果、（Ｄ）に示すようなチャンネルストップ領域の不純
物拡散層（６ａ）が形成される。この不純物層（６ａ）
は、予め、素子能動領域に対して（Ｃ）中に示す一定間
隔（ｘ）を持って注入が行われているため、横方向に熱
拡散が生じても素子能動領域に張り出す問題が生じな
い。
【００２０】この後、窒化シリコン膜をエッチングによ
って除去し、フィールド酸化膜によって分離される素子
能動領域上のシリコン基板の表面を露出させ、電界効果
トランジスタなどの形成が行われることで集積回路が形
成される。
って除去し、フィールド酸化膜によって分離される素子
能動領域上のシリコン基板の表面を露出させ、電界効果
トランジスタなどの形成が行われることで集積回路が形
成される。
【００２１】次に、本発明の第２の実施例を図２を参照
しながら説明する。まず、（Ａ）に示すように、シリコ
ン基板（１）上に窒化シリコン膜のパッドの機能を果た
す酸化シリコン膜（２）をドライ酸化や、パイロジェニ
ック法で100 Åから300 Åの厚みで形成し、続いて、選
択酸化の際のマスクとする耐酸化性絶縁膜として窒化シ
リコン膜（３）を1000Åから1500Åの厚みで形成する。
しながら説明する。まず、（Ａ）に示すように、シリコ
ン基板（１）上に窒化シリコン膜のパッドの機能を果た
す酸化シリコン膜（２）をドライ酸化や、パイロジェニ
ック法で100 Åから300 Åの厚みで形成し、続いて、選
択酸化の際のマスクとする耐酸化性絶縁膜として窒化シ
リコン膜（３）を1000Åから1500Åの厚みで形成する。
【００２２】続いて、上述した第１の実施例の場合と同
様に、ＬＯＣＯＳ法による選択酸化時にマスクとして用
いる耐酸化性絶縁膜として、窒化シリコン膜（３）を酸
化膜（２）の上に1000Åから1500Åの膜厚で形成する。
続いて、フォトリソグラフィー法により、素子分離領域
の上方に開口を有するレジストパターン（４）を窒化シ
リコン膜（３）上に形成する。
様に、ＬＯＣＯＳ法による選択酸化時にマスクとして用
いる耐酸化性絶縁膜として、窒化シリコン膜（３）を酸
化膜（２）の上に1000Åから1500Åの膜厚で形成する。
続いて、フォトリソグラフィー法により、素子分離領域
の上方に開口を有するレジストパターン（４）を窒化シ
リコン膜（３）上に形成する。
【００２３】次に、レジストパタ−ン（４）をエッチン
グマスクとし、下層の窒化シリコン膜（３）のエッチン
グを行うことにより、窒化シリコン膜（３）の下層の酸
化膜（２）の表面を露出させる。このエッチングには、
一般的なＣＦ4 ／Ｏ2 ／Ｎ2ガス組成を用いたケミカル
・ドライエッチング技術が用いられる。
グマスクとし、下層の窒化シリコン膜（３）のエッチン
グを行うことにより、窒化シリコン膜（３）の下層の酸
化膜（２）の表面を露出させる。このエッチングには、
一般的なＣＦ4 ／Ｏ2 ／Ｎ2ガス組成を用いたケミカル
・ドライエッチング技術が用いられる。
【００２４】続いて、レジストマスク（４）の下層の窒
化シリコン膜（３）と、この窒化シリコン膜（３）上の
レジストパタ−ン（４）をマスクとして用いることよ
り、素子分離領域へのチャンネルストップ領域の形成を
目的としたイオン注入（５ｂ）を行うことにより、シリ
コン基板に不純物注入層（６）を形成する。
化シリコン膜（３）と、この窒化シリコン膜（３）上の
レジストパタ−ン（４）をマスクとして用いることよ
り、素子分離領域へのチャンネルストップ領域の形成を
目的としたイオン注入（５ｂ）を行うことにより、シリ
コン基板に不純物注入層（６）を形成する。
【００２５】ｎ型シリコン基板を用いた場合について具
体的な一例に挙げれば、イオンが燐（Ｐ) 、加速電圧は
120 Kev 、ド−ズ量は1.3 ×1013ｃｍ-2とすれば、Ｒｐ
＝1497Å、△Ｒｐ＝528 Åの条件で注入が行われる。こ
の第２の実施例では、第１の実施例とは異なり、開口内
の窒化シリコン膜が除去されたぶん、加速電圧は小さな
値で済む。
体的な一例に挙げれば、イオンが燐（Ｐ) 、加速電圧は
120 Kev 、ド−ズ量は1.3 ×1013ｃｍ-2とすれば、Ｒｐ
＝1497Å、△Ｒｐ＝528 Åの条件で注入が行われる。こ
の第２の実施例では、第１の実施例とは異なり、開口内
の窒化シリコン膜が除去されたぶん、加速電圧は小さな
値で済む。
【００２６】次に、（Ｂ）に示すように、第１の実施例
の場合と同様に、等方性のドライエッチングを行うこと
により、窒化シリコン膜（３）上に形成されたレジスト
パタ−ン（４）に対してエッチバック処理を施し、新た
なレジストパタ−ン（４ｂ）を形成する。この後、レジ
ストパタ−ン（４ｂ）で被覆されていない新たに露出し
た窒化シリコン膜の箇所をエッチングすることにより、
（Ｃ）に示すような構造を得る。
の場合と同様に、等方性のドライエッチングを行うこと
により、窒化シリコン膜（３）上に形成されたレジスト
パタ−ン（４）に対してエッチバック処理を施し、新た
なレジストパタ−ン（４ｂ）を形成する。この後、レジ
ストパタ−ン（４ｂ）で被覆されていない新たに露出し
た窒化シリコン膜の箇所をエッチングすることにより、
（Ｃ）に示すような構造を得る。
【００２７】引き続き、（Ｄ）に示すように、エッチン
グに用いたレジストパタ−ン（４ｂ）を酸素アッシング
や、硫酸と過酸化水素水の混合溶液等を用いて剥離、除
去を行い、ＬＯＣＯＳ法によるフィ−ルド酸化膜を形成
するために、パイロジェニック法で酸化設定温度950 ℃
〜1000℃で5000Åから7000Åの厚みのフィ−ルド酸化
膜（７）を形成する。
グに用いたレジストパタ−ン（４ｂ）を酸素アッシング
や、硫酸と過酸化水素水の混合溶液等を用いて剥離、除
去を行い、ＬＯＣＯＳ法によるフィ−ルド酸化膜を形成
するために、パイロジェニック法で酸化設定温度950 ℃
〜1000℃で5000Åから7000Åの厚みのフィ−ルド酸化
膜（７）を形成する。
【００２８】この第２の実施例によれば、素子分離領域
に形成を行ったチャンネルストップ領域が素子能動領域
に張り出さない状態のＭＯＳ型トランジスタ構造を形成
する事が可能となる。
に形成を行ったチャンネルストップ領域が素子能動領域
に張り出さない状態のＭＯＳ型トランジスタ構造を形成
する事が可能となる。
【００２９】
【発明の効果】以上詳細に説明したように、本発明に係
わる半導体集積回路の製造方法によれば、レジストマス
クを用いて素子分離領域を形成しようとする開口内にイ
オン注入を行ったのち、このレジストマスクに対して等
方性エッチングなどによるエッチバックを行って開口の
大きさを拡大し、この拡大された開口と同じ大きさの開
口を有する耐酸化絶縁膜を形成してＬＯＣＯＳ法による
選択酸化を行う構成であるから、エッチバックという極
めて簡易な工程を追加するだけで、またシリコン基板に
ダメージを与えることなく、チャンネルストップ領域の
横方向への拡がりを抑制し、良好な電気特性の集積回路
を製造できるという効果が奏される。
わる半導体集積回路の製造方法によれば、レジストマス
クを用いて素子分離領域を形成しようとする開口内にイ
オン注入を行ったのち、このレジストマスクに対して等
方性エッチングなどによるエッチバックを行って開口の
大きさを拡大し、この拡大された開口と同じ大きさの開
口を有する耐酸化絶縁膜を形成してＬＯＣＯＳ法による
選択酸化を行う構成であるから、エッチバックという極
めて簡易な工程を追加するだけで、またシリコン基板に
ダメージを与えることなく、チャンネルストップ領域の
横方向への拡がりを抑制し、良好な電気特性の集積回路
を製造できるという効果が奏される。
【００３０】また、本発明の製造方法によれば、レジス
トマスクに対するエッチングバックによって開口の幅を
拡大する構成であるから、このレジストマスクの厚みの
制御により拡大幅を所望の大きさに設定できるという利
点もある。
トマスクに対するエッチングバックによって開口の幅を
拡大する構成であるから、このレジストマスクの厚みの
制御により拡大幅を所望の大きさに設定できるという利
点もある。
【００３１】更に、本発明の製造方法によれば、特開平
７ー153830号公報に記載された従来技術とは異なり、ス
ペ−サ−領域を形成するためのエッチング行程における
シリコン基板へのプラズマダメ−ジなどが生じない。
７ー153830号公報に記載された従来技術とは異なり、ス
ペ−サ−領域を形成するためのエッチング行程における
シリコン基板へのプラズマダメ−ジなどが生じない。
【図１】本発明の一実施例の半導体集積回路の製造方法
の各工程を説明するための断面図である。
の各工程を説明するための断面図である。
【図２】本発明の他の実施例の半導体集積回路の製造方
法の各工程を説明するための断面図である。
法の各工程を説明するための断面図である。
【図３】従来技術の半導体集積回路の製造方法の各工程
を説明する断面図である。
を説明する断面図である。
１ シリコン基板 ２ 酸化膜 ３ 窒化シリコン膜 ４ レジストパタ−ン ４ｂ エッチバック後のレジストパタ−ン ５ａ チャンネルストップ領域を形成するために注
入されるイオン ５ｂ チャンネルストップ領域を形成するために注
入されるイオン ６ チャンネルストップ不純物イオン注入層 ６ａ 熱拡散処理後チャンネルストップ不純物拡散
層 ７ フィ−ルド酸化膜（素子分離領域） x レジストエッチバックによる後退幅
入されるイオン ５ｂ チャンネルストップ領域を形成するために注
入されるイオン ６ チャンネルストップ不純物イオン注入層 ６ａ 熱拡散処理後チャンネルストップ不純物拡散
層 ７ フィ−ルド酸化膜（素子分離領域） x レジストエッチバックによる後退幅
Claims (5)
- 【請求項１】ＬＯＣＯＳ法で形成される素子分離領域に
よって素子間の分離が行われる半導体集積回路の製造方
法において、 シリコン基板上に酸化膜を形成し、この酸化膜上に耐酸
化性絶縁膜を形成する行程と、 前記耐酸化性絶縁膜上に前記素子分離領域の上方に開口
を有するレジストマスクを形成する工程と、 前記レジストマスクを用いて、前記開口内のシリコン基
板中に、前記耐酸化性絶縁膜と前記酸化膜とを通して、
チャンネルストップ領域を形成するためのイオンを注入
する工程と、 前記レジストマスクにエッチバック処理を行うことによ
り前記開口の大きさを拡大する工程と、 前記エッチバック処理されたレジストマスクをエッチン
グマスクとして前記拡大された開口内の耐酸化性絶縁膜
をエッチングすることにより、下層の酸化膜を露出させ
る行程と、 前記レジストマスクの下方に残された耐酸化性絶縁膜を
酸化マスクとして前記素子分離領域にフィ−ルド酸化膜
を形成する工程と、 前記フィールド酸化膜によって分離された領域内に半導
体素子を形成する行程とを含むことを特徴とする半導体
集積回路の製造方法。 - 【請求項２】ＬＯＣＯＳ法で形成される素子分離領域に
よって素子間の分離が行われる半導体集積回路の製造方
法において、 シリコン基板上に酸化膜を形成し、この酸化膜上に耐酸
化性絶縁膜を形成する行程と、 前記耐酸化性絶縁膜上に前記素子分離領域の上方に開口
を有するレジストマスクを形成する工程と、 前記、レジストマスクをエッチングマスクとし、前記開
口内の耐酸化性絶縁膜のエッチングを行うことにより、
下層の酸化膜を露出させる行程と、 前記レジストマスクを用いて、前記開口内のシリコン基
板中に、前記酸化膜を通して、チャンネルストップ領域
を形成するためのイオンを注入する工程と、 前記レジストマスクにエッチバック処理を行うことによ
り前記開口の大きさを拡大する工程と、 前記エッチバック処理されたレジストマスクをエッチン
グマスクとして前記拡大された開口内の耐酸化性絶縁膜
をエッチングすることにより、下層の酸化膜を露出させ
る行程と、 前記レジストマスクの下方に残された耐酸化性絶縁膜を
酸化マスクとして前記素子分離領域にフィ−ルド酸化膜
を形成する工程と、 前記フィールド酸化膜によって分離された領域内に半導
体素子を形成する行程とを含むことを特徴とする半導体
集積回路の製造方法。 - 【請求項３】 請求項１又は２において、 前記レジストマスクに対するエッチバック処理は、等方
性エッチングによって行われることを特徴とする半導体
集積回路の製造方法。 - 【請求項４】 請求項３において、 前記等方性エッチングによる前記開口の大きさの拡大の
度合いは、この等方性エッチングの継続時間によって制
御されることを特徴とする半導体集積回路の製造方法。 - 【請求項５】 請求項１乃至４のそれぞれにおいて、 前記耐酸化性絶縁膜は、窒化シリコン膜であることを特
徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10391397A JPH10284479A (ja) | 1997-04-07 | 1997-04-07 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10391397A JPH10284479A (ja) | 1997-04-07 | 1997-04-07 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284479A true JPH10284479A (ja) | 1998-10-23 |
Family
ID=14366676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10391397A Pending JPH10284479A (ja) | 1997-04-07 | 1997-04-07 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284479A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001095371A3 (en) * | 2000-05-02 | 2002-03-28 | Advanced Micro Devices Inc | Submicron semiconductor device having a self-aligned channel stop region and a method for fabricating the semiconductor device using a trim and etch |
| JP2006261487A (ja) * | 2005-03-18 | 2006-09-28 | Yamaha Corp | フィールド酸化膜形成法 |
| US7687367B2 (en) | 2005-02-04 | 2010-03-30 | Yamaha Corporation | Manufacture method for semiconductor device having field oxide film |
| JP2013247300A (ja) * | 2012-05-28 | 2013-12-09 | Canon Inc | 半導体装置、半導体装置の製造方法及び液体吐出装置 |
| CN104465367A (zh) * | 2013-09-16 | 2015-03-25 | 北大方正集团有限公司 | 一种对场氧化层进行处理的方法及应用 |
-
1997
- 1997-04-07 JP JP10391397A patent/JPH10284479A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001095371A3 (en) * | 2000-05-02 | 2002-03-28 | Advanced Micro Devices Inc | Submicron semiconductor device having a self-aligned channel stop region and a method for fabricating the semiconductor device using a trim and etch |
| US7687367B2 (en) | 2005-02-04 | 2010-03-30 | Yamaha Corporation | Manufacture method for semiconductor device having field oxide film |
| JP2006261487A (ja) * | 2005-03-18 | 2006-09-28 | Yamaha Corp | フィールド酸化膜形成法 |
| JP2013247300A (ja) * | 2012-05-28 | 2013-12-09 | Canon Inc | 半導体装置、半導体装置の製造方法及び液体吐出装置 |
| CN104465367A (zh) * | 2013-09-16 | 2015-03-25 | 北大方正集团有限公司 | 一种对场氧化层进行处理的方法及应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10284479A (ja) | 半導体集積回路の製造方法 | |
| JP2001176983A (ja) | 半導体装置及びその製造方法 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| KR100226733B1 (ko) | 반도체소자 제조방법 | |
| JP2005209836A (ja) | 半導体装置の製造方法 | |
| JPH09134914A (ja) | 素子分離領域の形成方法 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JP2838693B2 (ja) | 半導体素子の製造方法 | |
| JP3196980B2 (ja) | 半導体装置の製造方法 | |
| JPH11274492A (ja) | 半導体装置及びその製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JP2002176049A (ja) | 半導体装置の製造方法 | |
| JP2000012795A (ja) | 半導体プロセスの設計方法及び半導体装置の製造方法 | |
| JPH07201967A (ja) | 半導体装置の製造方法 | |
| JPH0697431A (ja) | Ｍｉｓ型半導体装置 | |
| JP2006114816A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20000004532A (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH098256A (ja) | 不揮発性半導体装置の素子分離方法 | |
| JPH1197675A (ja) | 半導体装置及びその製造方法 | |
| KR20040057716A (ko) | 듀얼 게이트산화막의 형성 방법 | |
| KR19990031358A (ko) | 반도체장치의 소자격리방법 | |
| JPH10223751A (ja) | 半導体集積回路の製造方法 | |
| JPH05198567A (ja) | 半導体装置の製造方法 | |
| JPH04219956A (ja) | 半導体装置の製造方法 |