JPH088262A

JPH088262A - 半導体装置の製造方法

Info

Publication number: JPH088262A
Application number: JP16274294A
Authority: JP
Inventors: Masanori Takiyama; 真功滝山; Koichiro Kawamura; 光一郎河村
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 1994-06-21
Filing date: 1994-06-21
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】素子領域のｐｎ接合部分から離れた位置のフ
ィールド酸化膜の直下領域にゲッタリングサイトを設け
る。【構成】シリコン窒化膜３の側面にシリコン酸化膜４
のサイドウォール膜５を形成した後、シリコン窒化膜３
及びサイドウォール膜５をマスクとしてシリコン基板１
内に炭素をイオン注入してシリコン基板１内にゲッタリ
ングサイト６となる結晶欠陥を形成する。その後、サイ
ドウォール膜５を除去してから、シリコン窒化膜３を耐
酸化膜としてシリコン基板１を選択的に熱酸化してフィ
ールド酸化膜７を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、素子特性を劣化させる不純物及び結晶欠
陥を素子領域から排除するゲッタリング技術に関する。

【０００２】

【従来の技術】半導体装置の製造工程において、半導体
装置の製造環境からのＮａやＫなどのアルカリ金属、Ｆ
ｅやＣｕなどの重金属が半導体基板を汚染することがあ
る。このような金属元素や半導体基板の結晶欠陥は、ｐ
ｎ接合のリーク電流の増加やＤＲＡＭのリフレッシュ時
間異常等の素子の電気的特性劣化の原因となり、製造歩
留りを低下させる。そこで、これらの不都合を回避する
ため、高温熱処理等により半導体基板の素子形成領域外
に転位や積層欠陥等の結晶欠陥を設け、それを金属元素
等の捕獲場所（ゲッタリングサイト）とするゲッタリン
グ（捕獲）処理が行われる。

【０００３】図２は、半導体基板の概略的な断面図であ
る。半導体装置の製造工程において、主として半導体基
板２１表面から混入してきた金属元素は、製造工程での
熱処理により、半導体基板２１の裏面部分２２及び表面
から深い部分２３まで拡散し、そこに形成されたゲッタ
リングサイトに捕獲される。従って、半導体基板２１の
表面近傍部分２４にゲッタリングサイトを設ける必要は
従来なかった。しかし、半導体装置の高集積化に伴って
半導体装置の熱処理を従来よりも低温で行うようになっ
た結果、半導体基板２１表面から混入してきた金属元素
は、半導体基板２１裏面部分２２及び表面から深い部分
２３まで拡散しづらくなり、素子形成領域の半導体基板
２１表面に析出して半導体素子の電気的特性を劣化させ
る。そこで、近年は、半導体基板２１の表面近傍部分２
４にもゲッタリングサイトを設ける必要が生じてきた。

【０００４】次に、半導体基板の表面近傍部分にゲッタ
リングサイトを設ける場合のゲッタリング領域について
説明する。図３は、ＭＯＳトランジスタを形成した半導
体基板の表面近傍部分の概略的な断面図である。図３に
おいて、Ｎ型半導体基板３１の表面に形成されたＰ型の
ウェル３２上には、素子分離のための膜厚の厚いフィー
ルド酸化膜３３が形成されている。また、フィールド酸
化膜３３に囲まれた素子形成領域には、半導体基板３１
上に形成されたゲート絶縁膜３４と、ゲート絶縁膜３４
上に形成されたサイドウォール膜３８を有するゲート電
極３５と、半導体基板３１表面にチャネル領域を隔てて
対向する一対のＮ型不純物拡散層であるソース拡散層３
６ａ及びドレイン拡散層３６ｂとを有するＭＯＳトラン
ジスタ３７が形成されている。このＭＯＳトランジスタ
３７は、層間絶縁膜（図示せず）によって全面が覆われ
ている。

【０００５】半導体基板の表面近傍部分のうち、現在ま
でにゲッタリングサイトを設ける領域として公知の領域
は、図３に示す以下の８つの領域ａ〜ｈに分類すること
ができる。即ち、半導体基板３１とウェル３２との境界
の直下領域ａ、半導体基板３１とウェル３２との境界の
直上領域ｂ、フィールド酸化膜３３の直下領域ｃ、フィ
ールド酸化膜３３の内側領域ｄ、ソース・ドレイン拡散
層３６ａ、３６ｂの内側領域ｅ、ゲート電極３５及びそ
の直上領域ｆ、フィールド酸化膜３３の直上領域ｇ、及
び、ソース・ドレイン拡散層３６ａ、３６ｂ上の開孔部
の直上領域ｈである。

【０００６】これら８つの領域のうち、半導体装置の製
造工程の低温化及び素子形成領域の浅化（シャロウジャ
ンクション化）に対して効果的に金属元素を捕獲できる
のは、領域ｂ、ｃ及びｅに設けられたゲッタリングサイ
トである。特に領域ｃは、半導体基板の表面に近く且つ
大面積を有するため、ゲッタリングサイトを設ける領域
として最も望ましいことが知られている（特開昭５６−
６１１３１号公報、特開昭５６−１１１２４４号公報及
び特開昭６３−１８５０３４号公報参照）。

【０００７】

【発明が解決しようとする課題】しかしながら、領域ｃ
にゲッタリングサイトを設けるに当たっては、以下に述
べるような問題があった。図４は、領域ｃにゲッタリン
グサイトを設けた場合の図３の部分拡大図であり、図３
と共通する部分には同じ符号を用いている。図４におい
て、ＭＯＳトランジスタ３７を動作させる場合、ゲート
電極３５に電圧を印加し、ゲート電極３５下のウェル３
２表面に反転層を形成する。すると、Ｎ型ソース・ドレ
イン拡散層３６ａ、３６ｂ間にゲート電極３５に印加し
た電圧に応じた電流が流れ、この電流をドレイン拡散層
３６ｂ上に設けた開口部を介して取り出す。ここで、図
中×印は、フィールド酸化膜３３の直下領域ｃに設けら
れたゲッタリングサイト４１を示す。

【０００８】このとき、ゲッタリングサイト４１が、Ｐ
型ウェル３２とＮ型ソース・ドレイン拡散層３６ａ、３
６ｂとの境界に形成されるｐｎ接合部分にまで存在する
と、ゲッタリングサイト４１を設けた目的に反し、逆に
ｐｎ接合のリーク電流が増加することになる。このよう
なゲッタリングサイト４１による悪影響をなくすために
は、ゲッタリングサイト４１がｐｎ接合部分に存在しな
いように制御する必要がある。そのため、従来は、ゲッ
タリングサイト４１を形成するために例えばパターン形
成されたシリコン窒化膜をマスクとして荷電粒子のイオ
ン注入等を行った後、このイオン注入等に用いたシリコ
ン窒化膜を更にフォトレジストを用いて微細加工してよ
り小さくし、そのシリコン窒化膜を耐酸化膜としてフィ
ールド酸化膜３３を形成するための熱酸化を行うという
方法を行っていた。しかし、この方法では、製造工程数
が多くなり、半導体装置の製造が煩雑になるという問題
があった。

【０００９】そこで、本発明の目的は、より少ない製造
工程でフィールド酸化膜の直下領域に、ゲッタリングサ
イトを、例えばソース・ドレイン領域のｐｎ接合部分に
存在しないように設けることのできる方法を提供するこ
とである。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
耐酸化膜をパターン形成する工程と、しかる後、上記半
導体基板全面に酸化膜を形成する工程と、上記酸化膜を
異方性エッチングし、上記耐酸化膜の側壁にサイドウォ
ール酸化膜を形成する工程と、上記耐酸化膜及び上記サ
イドウォール酸化膜をマスクとして上記半導体基板内に
ゲッタリングサイトとなる結晶欠陥を形成する工程と、
しかる後、上記耐酸化膜を酸化マスクとして上記半導体
基板を熱酸化し、素子分離膜を形成する工程とを備えて
いる。

【００１１】

【作用】素子分離膜を形成するための耐酸化膜の側壁に
サイドウォール酸化膜を形成し、その耐酸化膜及びサイ
ドウォール酸化膜をマスクとしてイオン注入又はドライ
エッチングを行うことにより半導体基板内にゲッタリン
グサイトとなる結晶欠陥を形成するので、ゲッタリング
サイトが少なくともサイドウォール酸化膜の幅に対応し
た距離だけ素子形成領域から離れて形成される。従っ
て、素子分離膜直下に形成されたゲッタリングサイト
が、半導体基板と不純物拡散層との境界に形成されるｐ
ｎ接合部分に存在することがほとんどなくなる。

【００１２】

【実施例】以下、本発明をＭＯＳトランジスタの製造に
適用した実施例につき図面を参照して説明する。

【００１３】図１は、本実施例の製造方法を工程順に示
す断面図である。以下、図１に従って本実施例を説明す
る。

【００１４】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１上に応力緩和用兼エッチングストッパー用の
膜厚３０ｎｍ程度のシリコン酸化膜２を熱酸化により形
成する。しかる後、シリコン酸化膜２に比べて熱酸化速
度の遅い膜厚４０ｎｍ程度のシリコン窒化膜３をシリコ
ン酸化膜２上に化学蒸着（ＣＶＤ）法により形成する。
尚、上記のように、シリコン酸化膜２は応力緩和用兼エ
ッチングストッパー用に過ぎず、以降の工程をシリコン
酸化膜２なしで行うことも可能である。

【００１５】次に、図１（ｂ）に示すように、ＭＯＳト
ランジスタの形成を予定する素子形成領域にのみシリコ
ン窒化膜３が残存するように、フォトレジスト（図示せ
ず）を用いた微細加工を行ってシリコン窒化膜３をパタ
ーニングする。しかる後、ＣＶＤ法により、シリコン窒
化膜３上の全面に膜厚４０ｎｍ程度のシリコン酸化膜４
を形成する。

【００１６】次に、図１（ｃ）に示すように、ドライエ
ッチングを行ってシリコン酸化膜４をエッチバックし、
シリコン窒化膜３の側面にシリコン酸化膜４のサイドウ
ォール（スペーサー）膜５を形成する。しかる後、シリ
コン窒化膜３及びサイドウォール膜５をマスクとして、
４０ｅＶ程度の加速電圧でシリコン基板１内に炭素
（Ｃ）をイオン注入により、面方位（１００）に対して
炭素イオンビームを７度傾けて導入する。さらに、シリ
コン基板１を酸素ガスを含むガス雰囲気又は水蒸気を含
むガス雰囲気にて１１００℃の温度で１持間の熱処理を
行う。その結果、シリコン窒化膜３及びサイドウォール
膜５の下部領域以外のシリコン基板１内に、注入された
炭素及びイオン注入により生じた欠陥を核とする、ゲッ
タリングサイト６となる結晶欠陥が形成される。このと
きの炭素のドーズ量と欠陥密度との関係を以下の〔表
１〕に記する。

【００１７】

【表１】

【００１８】上記〔表１〕に示すように、炭素イオンを
１×１０¹⁴イオン／ｃｍ²よりも少ない注入量で注入し
た場合、１×１０¹⁵個／ｃｍ²未満の結晶欠陥しか形成
されず、ゲッタリング能力は弱い。尚、イオン注入する
元素は、炭素以外にＢ、Ｐ、Ｎ、Ｏ、Ａｒ、Ｋｒ、Ｎ
ｅ、Ｓｉ、Ｆ、Ａｓ等であってもよい。また、ゲッタリ
ングサイト６を形成するためのイオン注入の前後いずれ
かに、フィールド酸化膜下にチャネルストッパーを形成
するためのＰ型又はＮ型の不純物をイオン注入するよう
にしてよい。

【００１９】また、ゲッタリングサイトとなる結晶欠陥
を形成する方法は、イオン注入以外に、シリコン窒化膜
３及びサイドウォール膜５をマスクとしたレーザ光照
射、ドライエッチング等のその他のゲッタリングサイト
形成技術であってもよい。例えば、レーザ光照射による
方法としては、ＹＡＧレーザー（波長１．０６５μｍ）
をパワー４００Ｗ、０．５秒／パルスの照射時間でパル
ス照射する方法がある（特開昭５３−５２３５５号公報
参照）。また、ドライエッチングによる方法としては、
シリコン酸化膜４をエッチバックしてサイドウォール膜
５を形成する工程において、例えば平行平板型エッチン
グ装置を用い、ＣＦ₄ガス、ＣＨＦ₃ガス及びＡｒの混
合ガス（流量比ＣＦ₄：ＣＨＦ₃：Ａｒ＝６０：６０：
８００ｓｃｃｍ）、パワー３５０Ｗ、真空度１０００ｍ
Ｔｏｒｒ、エッチング速度３５００Å／分で、３０％程
度のオーバーエッチングを行うことによって、シリコン
基板１にプラズマダメージを与える方法がある。このと
き、エッチングの終点検出は、下地のシリコン窒化膜３
で行うことができるため、エッチング時間は特に限定さ
れない。尚、ゲッタリングサイトを形成するためのドラ
イエッチングは、シリコン酸化膜４をエッチバックして
サイドウォール膜５を形成するためのエッチングとは別
に行うこともできる。

【００２０】次に、図１（ｄ）に示すように、シリコン
基板１全面を４０秒間希弗酸で洗浄することにより、サ
イドウォール膜５をエッチング除去する。このとき、同
時に、表面に露出しているシリコン酸化膜２の一部が除
去される。尚、サイドウォール膜５としては、シリコン
窒化膜３よりもエッチング速度を速くすることができる
膜であればよく、例えばＨＦに溶ける酸化膜としてプラ
ズマ酸化膜やＢＰＳＧ膜であってもよい。

【００２１】次に、図１（ｅ）に示すように、シリコン
窒化膜３を耐酸化膜としてシリコン基板１を選択的に熱
酸化する。これにより、シリコン窒化膜３に覆われてい
ない領域のシリコン基板１表面に、膜厚５００ｎｍ程度
のシリコン酸化膜であるフィールド酸化膜７が形成され
る。このとき、最も素子形成領域に近いゲッタリングサ
イト６は、フィールド酸化膜７の端部からサイドウォー
ル膜５の幅に対応した分だけ離れている。尚、シリコン
酸化膜２とシリコン窒化膜３との間に膜厚５０〜１００
ｎｍ程度のポリシリコン膜（図示せず）を設けてシリコ
ン基板１を熱酸化する、いわゆるポリシリバッファード
ＬＯＣＯＳ（ＰＢＬＯＣＯＳ）法を行うことにより、素
子形成領域におけるシリコン基板１内の結晶欠陥の発生
を抑制するとともに、フィールド酸化膜７のバーズビー
ク長を短くすることもできる。

【００２２】次に、図１（ｆ）に示すように、熱リン酸
浸漬によって、残存するシリコン窒化膜３を除去した
後、シリコン基板１全面を４０秒間希弗酸で洗浄するこ
とにより、残存するシリコン酸化膜２をエッチング除去
する。尚、この後、シリコン基板１表面の汚染物質を取
り込むために、フィールド酸化膜７に囲まれたシリコン
基板１表面に膜厚３０ｎｍ程度のシリコン酸化膜である
犠牲酸化膜（図示せず）を熱酸化により形成し、さらに
シリコン基板１全面を再び希弗酸で洗浄して犠牲酸化膜
５をエッチング除去する工程を行ってもよい。しかる
後、フィールド酸化膜７に囲まれた素子形成領域のシリ
コン基板１上に膜厚１５ｎｍ程度のゲート酸化膜８を熱
酸化により形成した後、ゲート酸化膜８上にポリシリコ
ンからなる膜厚５０ｎｍ程度のゲート電極９をパターン
形成する。さらに、ゲート電極９をマスクとしてシリコ
ン基板１内にリン等のＮ型不純物をイオン注入し、その
後に熱処理を行ってシリコン基板１表面にソース・ドレ
イン拡散層１０ａ、１０ｂを形成する。

【００２３】次に、図１（ｇ）に示すように、全面に層
間絶縁膜１１を形成した後、ソース・ドレイン拡散層１
０ａ、１０ｂに夫々達するコンタクト孔１２ａ、１２ｂ
を層間絶縁膜１１に開孔する。しかる後、コンタクト孔
１２ａ、１２ｂにおいてソース・ドレイン拡散層１０
ａ、１０ｂと夫々接続されるアルミ配線１３ａ、１３ｂ
を形成する。

【００２４】以上の工程により、ＬＯＣＯＳ法により素
子分離された素子形成領域にＮチャネルＭＯＳトランジ
スタが形成される。

【００２５】本実施例では、シリコン窒化膜３及びサイ
ドウォール膜５をマスクとしてシリコン基板１内に炭素
をイオン注入してゲッタリングサイト６を形成している
ので、最も素子形成領域に近いゲッタリングサイト６
は、フィールド酸化膜７の端部からサイドウォール膜５
の幅に対応した分だけ離れて形成される。従って、ゲッ
タリングサイト６が、Ｐ型シリコン基板とＮ型ソース・
ドレイン拡散層１０とのｐｎ接合部分に存在するような
ことがほとんどなくなる。よって、ｐｎ接合のリーク電
流を防止することができるとともに、シリコン基板１の
表面の近くに大面積のゲッタリングサイト６を形成でき
る。また、シリコン酸化膜４の膜厚を制御することによ
り、サイドウォール膜５の幅を制御することが可能なの
で、最も素子形成領域に近いゲッタリングサイト６とフ
ィールド酸化膜７の端部との距離を適宜制御することが
できる。

【００２６】本実施例では、ゲッタリングサイト６を形
成しない場合に比べて工程数の増加は、シリコン酸化膜
４の形成及びそのエッチバックの２工程である。これに
対し、従来のようにゲッタリングサイト６を形成するた
めにイオン注入を行った後、イオン注入用のマスクを更
に微細加工してフィールド酸化膜７を形成するための耐
酸化膜となるようにパターニングする場合は、フォトレ
ジスト塗布、マスク合わせ、露光、現像、エッチング、
フォトレジスト除去等の工程が必要である。即ち、本実
施例によると、フィールド酸化膜７の直下領域の最も素
子形成領域に近いゲッタリングサイト６がサイドウォー
ル膜５の幅に対応した距離だけフィールド酸化膜７の端
部から離れた半導体装置が、従来よりもより簡単に少な
い工程で製造できるようになる。

【００２７】尚、素子形成領域に形成する半導体素子
は、ＮチャネルＭＯＳトランジスタに限らず、Ｐチャネ
ルＭＯＳトランジスタやバイポーラトランジスタ等であ
ってもよい。

【００２８】

【発明の効果】本発明によると、耐酸化膜及びそのサイ
ドウォール酸化膜をマスクとして半導体基板内にゲッタ
リングサイトとなる結晶欠陥を形成するので、最も素子
形成領域に近いゲッタリングサイトがサイドウォール酸
化膜の幅に対応した距離だけ素子分離膜の端部から離れ
て形成される。従って、素子分離膜の直下に形成された
ゲッタリングサイトが、素子形成領域における半導体基
板と不純物拡散層との境界に形成されるｐｎ接合部分に
存在することがほとんどなくなる。よって、ｐｎ接合の
リーク電流を防止することができるので、半導体装置の
特性を向上させることができるとともに、歩留りが向上
する。また、従来よりも少ない工程数で、素子分離膜の
直下領域の最も素子形成領域に近いゲッタリングサイト
がサイドウォール酸化膜の幅に対応した距離だけ素子分
離膜の端部から離れた半導体装置を形成することができ
る。

【図面の簡単な説明】

【図１】本発明の実施例の半導体装置の製造方法を工程
順に示す断面図である。

【図２】半導体基板の概略的な断面図である。

【図３】ＭＯＳトランジスタを形成した半導体基板の表
面近傍部分の概略的な断面図である。

【図４】図３の部分的な拡大図である。

【符号の説明】

１シリコン基板２、４シリコン酸化膜３シリコン窒化膜５サイドウォール膜６ゲッタリングサイト７フィールド酸化膜８ゲート酸化膜９ゲート電極１０ソース・ドレイン拡散層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/316

Claims

【特許請求の範囲】

【請求項１】半導体基板上に耐酸化膜をパターン形成
する工程と、しかる後、上記半導体基板全面に酸化膜を形成する工程
と、上記酸化膜を異方性エッチングし、上記耐酸化膜の側壁
にサイドウォール酸化膜を形成する工程と、上記耐酸化膜及び上記サイドウォール酸化膜をマスクと
して上記半導体基板内にゲッタリングサイトとなる結晶
欠陥を形成する工程と、しかる後、上記耐酸化膜を酸化マスクとして上記半導体
基板を熱酸化し、素子分離膜を形成する工程とを備えて
いることを特徴とする半導体装置の製造方法。