JP2002176049A

JP2002176049A - 半導体装置の製造方法

Info

Publication number: JP2002176049A
Application number: JP2000375212A
Authority: JP
Inventors: Ichiro Oki; 一郎沖
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-12-08
Filing date: 2000-12-08
Publication date: 2002-06-21
Anticipated expiration: 2020-12-08
Also published as: JP3478497B2

Abstract

(57)【要約】【課題】素子分離酸化膜のボディ領域へのバーズビー
クを抑制する。【解決手段】ＳＯＩ基板のボディ領域１２上にパッド
酸化膜１３を形成する工程と、パッド酸化膜１３上にシ
リコン窒化膜１４を形成する工程と、シリコン窒化膜１
４にアルミニウム（Ａｌ）をイオン注入する工程と、シ
リコン窒化膜１４上の所定の領域にパターニングして、
ボディ領域１２が露出するようにパッド酸化膜１３およ
びシリコン窒化膜１４に開口領域を形成する工程と、開
口領域から露出したボディ領域１２を酸化して素子分離
酸化膜１７を形成する工程と、素子分離酸化膜１７の表
面に形成される酸化層を除去する工程と、を包含する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン基板に複
数の素子が形成された半導体装置の製造方法に関し、特
に、ＭＯＳトランジスタ等の複数の素子がシリコン基板
上に設けられた半導体装置の製造方法に関する。

【０００２】

【従来の技術】シリコン基板に絶縁膜として埋め込み酸
化膜が設けられたＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓ
ｕｌａｔｏｒ）基板を使用して製造されるＭＯＳトラン
ジスタでは、ＳＯＩ基板内の埋め込み酸化膜によって、
ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタのいずれ
の場合であっても、接合容量等の寄生容量が減少する。
したがって、ＳＯＩ基板を使用して形成されたＭＯＳト
ランジスタは、バルクシリコン基板を用いて形成された
ＭＯＳトランジスタに比較して、低消費電力化および高
速化が実現できる。特に、ＳＯＩ基板を使用した完全空
乏型のＣＭＯＳトランジスタでは、ゲート電圧に対する
ドレイン電流が急峻な立ち上がりを示し、バルクシリコ
ン基板によって形成されたバルク型ＣＭＯＳトランジス
タと同一のオフリーク電流の場合には、閾値電圧を０．
１Ｖ程度低くすることができ、低電圧での高速動作が可
能となる。

【０００３】ＳＯＩ基板を使用してＭＯＳトランジスタ
等の複数の素子を形成する場合には、各素子毎に分離す
るために、通常、バルクシリコン基板に設けられた複数
のＭＯＳトランジスタ等の素子を分離する場合と同様
に、シリコンを局所的に酸化させるＬＯＣＯＳ（Ｌｏｃ
ａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法が
採用されている。

【０００４】図３（ａ）および（ｂ）は、それぞれ従来
のＳＯＩ基板を使用したＭＯＳトランジスタの製造方法
の各工程を示す断面図である。ＳＯＩ基板は、シリコン
基板２０上に、埋め込み酸化膜２１を形成して、ＳＯＩ
基板の埋め込み酸化膜２１上に、シリコン単結晶から成
るボディ領域２２を積層して形成されている。このＳＯ
Ｉ基板を使用してＭＯＳトランジスタを製造する場合に
は、まず、ＳＯＩ基板のボディ領域２２上に熱酸化によ
ってパッド酸化膜２３を全面にわたって積層する。次い
で、パッド酸化膜２３上に、減圧ＣＶＤによってシリコ
ン窒化膜２４を全面にわたって積層した後に、シリコン
窒化膜２４上のＮＭＯＳトランジスタ形成領域２０ａお
よびＰＭＯＳトランジスタ形成領域２０ｂに、フォトレ
ジスト２５を塗布してフォトリソグラフィによりパター
ニングして、さらに、反応性プラズマエッチングにより
シリコン窒化膜２４を選択的に除去してパッド酸化膜２
３の露出した開口領域を形成する。

【０００５】その後、ＰＭＯＳトランジスタ形成領域２
０ｂのみにフォトレジスト２６を塗布してフォトリソグ
ラフィによりパターニングして、開口領域にＰ型不純物
であるホウ素（Ｂ）を添加する。これにより、図３
（ａ）に示すように、ボディ領域２２内にＰ型不純物拡
散層２７を形成する。そして、フォトレジスト２５およ
び２６を酸素プラズマのアッシング等によって除去し、
シリコン窒化膜２４をマスキングして、熱酸化を行うこ
とによって、素子分離酸化膜２８（図３（ｂ）参照）を
形成する。素子分離酸化膜２８は、完全空乏型のＭＯＳ
トランジスタでは、それぞれの素子に分離するために、
埋め込み酸化膜２１に達するまで形成される。これによ
り、図３（ｂ）に示すように、ＳＯＩ基板におけるＮＭ
ＯＳトランジスタ形成領域２０ａとＰＭＯＳトランジス
タ形成領域２０ｂとの間に素子分離酸化膜２８が形成さ
れて、ＮＭＯＳトランジスタ形成領域２０ａとＰＭＯＳ
トランジスタ形成領域２０ｂとが素子分離酸化膜２８に
よって分離される。

【０００６】このような、ＬＯＣＯＳ法によって素子分
離酸化膜２８を素子分離酸化膜として形成する場合に
は、酸化剤の拡散が横方向にも進行し、素子領域に食い
込んでバーズビークが形成される。一般に、シリコン基
板にドープされているＰ型不純物、例えば、ホウ素
（Ｂ）は、酸化膜に容易に取り込まれるために、バーズ
ビーク下部では、シリコン基板内のＰ型不純物であるホ
ウ素（Ｂ）の濃度が低下し、反転層が形成されやすくな
る。Ｐ型不純物であるホウ素（Ｂ）の濃度の低下は、バ
ルクシリコンと比較してボディ領域２２の薄いＳＯＩ基
板では顕著になる。このために、ＳＯＩ基板に形成した
ＮＭＯＳトランジスタでは、バーズビークの下部に形成
される寄生ＭＯＳトランジスタの反転によって、ゲート
電圧に対するドレイン電流特性にハンプと呼ばれるドレ
イン電流の異常増加が現れ、閾値電圧のばらつきが増加
する。閾値電圧のばらつきの増加は、回路設計の余裕度
を低下させるために、ＳＯＩ基板の素子分離工程におい
ては、ゲート電圧に対するドレイン電流特性のハンプを
抑制することが重要となる。

【０００７】ハンプを抑制するには、素子分離酸化膜２
８に取り込まれて減少するＰ型不純物を補償するため
に、ボディ領域２２にＰ型不純物を添加すればよい。

【０００８】例えば、特開平６−２０４３３４号公報に
は、ゲート電圧に対するドレイン電流特性のハンプの発
生を防止する方法が開示されている。この方法では、ま
ず図３（ａ）に示すように、シリコン基板２０上のボデ
ィ領域２２上に、パッド酸化膜２３およびシリコン窒化
膜２４が順番に積層されて、ＮＭＯＳトランジスタ形成
領域２０ａが、フォトレジスト２５によって被覆され、
ＰＭＯＳトランジスタ形成領域２０ｂが、フォトレジス
ト２５およびフォトレジスト２６によって被覆された状
態で、フォトレジスト２５およびフォトレジスト２６が
被覆されていない開口領域に対して、図３（ａ）に矢印
Ａ示すように、斜め回転イオン注入によってホウ素
（Ｂ）を１×１０¹³ａｔｏｍｓ／ｃｍ²程度、添加す
る。これにより、図３（ｂ）に二点鎖線で示すように、
素子分離酸化膜２８内に取り込まれたボディ領域２２の
ホウ素（Ｂ）を補償するためのＰ型不純物補償層２７ａ
が、ボディ領域２２に形成される。この結果、バーズビ
ークの下部に形成される寄生ＭＯＳトランジスタの発生
を防止すことによるゲート電圧に対するドレイン電流特
性のハンプの発生を防止することができる。

【０００９】また、特開平１０−９３１０１４号公報に
も、ゲート電圧に対するドレイン電流特性のハンプの発
生を防止する方法が開示されている。この方法を、図４
および図５に基づいて説明する。この方法では、まずシ
リコン基板２０上部に埋め込み酸化膜２１が設けられた
ＳＯＩ基板にＮＭＯＳトランジスタを形成するボディ領
域２２を形成する。このボディ領域２２は、ＳＯＩ基板
の全面に、シリコン単結晶からなるボディ領域２２を積
層し、ボディ領域２２上に、フォトレジスト２５を塗布
してフォトリソグラフィによるパターニングした後に、
ボディ領域２２をプラズマエッチングすることによって
形成される。ついで、図５に示すように、ＮＭＯＳトラ
ンジスタを形成するボディ領域２２をホウ素シリケート
ガラス（ＢＳＧ）膜２９等によって埋め込み、熱処理を
する。これによりＢＳＧ膜２９からのホウ素（Ｂ）の拡
散よってボディ領域２２にＰ型不純物補償層２７ａが形
成される。このような方法によれば、ＢＳＧ膜２９によ
って微細な素子分離の形成が可能となるとともに、ゲー
ト電圧に対するドレイン電流特性のハンプの発生を防止
することができる。

【００１０】

【発明が解決しようとする課題】しかしながら、特開平
６−２０４３３４号公報に開示されたイオン注入による
Ｐ型不純物の添加および特開平１０−９３１０１４号公
報に開示されたＰ型不純物を含む絶縁膜からの拡散によ
って、ＮＭＯＳトランジスタを形成するボディ領域２２
にＰ型不純物を補償のために添加する方法では、ボディ
領域のドーパント（添加される不純物）濃度の増加がＭ
ＯＳトランジスタのソース、ドレイン間の耐電圧を低下
させるという問題がある。

【００１１】また、特開平１０−９３１０１４号公報に
開示されているように、ボディ領域２２をＢＳＧ膜２９
等の絶縁膜により埋め込む方法では、ボディ領域２２と
ＢＳＧ膜２９との境界に垂直方向に沿ったＰ型不純物補
償層２７ａが形成されるためにバーズビークの防止は可
能であるが、ボディ領域２２のエッジ部が鋭角になるた
めに、このエッジ部にトランジスタのゲート電圧による
電界が集中する。このために、ゲート電圧が閾値より低
い電圧により反転層が形成され、ゲート電圧に対するド
レイン電流特性のハンプが発生するおそれがある。さら
に、ボディ領域２２を埋め込むようにＰ型不純物を含む
絶縁膜を形成するして、ＮＭＯＳトランジスタ形成領域
のボディ領域２２に絶縁膜からＰ型不純物を拡散させる
方法においては、ＰＭＯＳトランジスタ形成領域（図示
せず）にＰ型不純物を拡散させないために、Ｐ型不純物
を含む絶縁膜とボディ領域の間にシリコン酸化膜等の絶
縁膜でバリア層を設ける必要がある。このために、工数
の増加とともにプロセスが複雑化して、ウエハコストが
増加するという問題もある。

【００１２】本発明は、このような課題を解決するもの
であり、その目的は、ゲート電圧に対するドレイン電流
特性のハンプを抑えるために、ＬＯＣＯＳ法による素子
分離において、工程を複雑化させることなく素子分離酸
化膜のバーズビークを抑制する半導体装置の製造方法を
提供することである。

【００１３】

【課題を解決するための手段】本発明の半導体基板の製
造方法は、シリコン基板上に第１の絶縁膜を形成する工
程と、該第１の絶縁膜上に第２の絶縁膜を形成する工程
と、該第２の絶縁膜に不純物原子を添加する工程と、該
シリコン基板の所定領域が露出するように該第１の絶縁
膜および該第２の絶縁膜に開口領域を形成する工程と、
該開口領域から露出したシリコン基板部分を酸化して素
子分離絶縁膜を形成する工程と、該素子分離絶縁膜の表
面に形成される酸化層を除去する工程と、を包含するこ
とを特徴とする。

【００１４】本発明の半導体基板の製造方法は、シリコ
ン基板上に第１の絶縁膜を形成する工程と、該第１の絶
縁膜上に第２の絶縁膜を形成する工程と、該シリコン基
板の所定領域が露出するように該第１の絶縁膜および該
第２の絶縁膜に開口領域を形成する工程と、該開口領域
の一部からシリコン基板部分が露出するようにマスクし
て、不純物原子を添加する工程と、該開口領域の全体か
らシリコン基板を露出させて、露出したシリコン基板部
分を酸化して素子分離絶縁膜を形成する工程と、該素子
分離絶縁膜の表面に形成される酸化層を除去する工程
と、を包含することを特徴とする。

【００１５】前記シリコン基板がＳＯＩ（Ｓｉｌｉｃｏ
ｎＯｎＩｎｓｕｌａｔｏｒ）基板である。

【００１６】前記不純物原子がアルミニウム（Ａｌ）で
ある。

【００１７】前記不純物原子の添加は、イオン注入法に
よる。

【００１８】前記アルミニウム（Ａｌ）の添加量が１×
１０¹³ａｔｏｍｓ／ｃｍ²〜１×１０¹⁵ａｔｏｍｓ／ｃ
ｍ²である。

【００１９】前記シリコン基板部分の酸化には、乾燥酸
素を使用する。

【００２０】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。

【００２１】図１（ａ）〜（ｅ）は、それぞれ本発明の
実施形態の半導体装置の製造方法における各工程を示す
断面図である。

【００２２】図１（ａ）に示すように、まずシリコン基
板１０上に、埋め込み酸化膜１１が形成され、埋め込み
酸化膜１１上に、シリコン単結晶から成るボディ領域１
２が積層されたＳＯＩ基板のボディ領域１２上に、熱酸
化によりパッド酸化膜２３を形成する。さらに、パッド
酸化膜１３上に、減圧ＣＶＤによってシリコン窒化膜１
４を積層する。本発明の実施形態では、ＳＯＩ基板とし
て、初期のボディ領域１２の膜厚が３５〜６０ｎｍ、埋
め込み酸化膜１１の膜厚が１００ｎｍであるＳＩＭＯＸ
（ＳｅｐａｒａｔｉｏｎｂｙＩｍｐｌａｎｔｅｄＯ
ｘｙｇｅｎ）基板を使用した。ＳＩＭＯＸ基板は、シリ
コン基板に酸素をイオン注入後、高温で熱処理され、シ
リコン基板内部に埋め込み酸化膜層が形成されたＳＯＩ
基板である。また、パッド酸化膜１３およびシリコン窒
化膜１４の膜厚は、それぞれ１５ｎｍおよび８５ｎｍと
した。

【００２３】本発明の実施形態において使用したＳＩＭ
ＯＸ基板は、シリコン基板１０上に加速エネルギー：２
００ｅＶ、ドーズ（注入）量：４×１０¹⁷／ｃｍ²の条
件により酸素（Ｏ）イオンをイオン注入して、さらに１
３００℃の温度で熱処理を行い埋め込み酸化膜１１を形
成した。その後、埋め込み酸化膜１１をさらに酸化する
ＩＴＯＸ（ＩｎｔｅｒｎａｌＴｈｅｍａｌＯｘｉｄａ
ｔｉｏｎ)によって、埋め込み酸化膜１１のピンホール
密度を低減した。

【００２４】なお、ＳＯＩ基板は、イオン注入法、張り
合わせ法等の様々な方法により製造されるが、本発明で
は、どのような方法によって作成されたＳＯＩ基板を用
いてもよい。

【００２５】次に、図１（ｂ）に示すように、シリコン
窒化膜１４内にＰ型不純物であるアルミニウムをイオン
注入してアルミニウムを含むシリコン窒化膜１５を形成
する。イオン注入条件は、注入時の加速エネルギーが１
０ｋｅＶであり、ドーズ（注入）量が１×１０¹³ａｔｏ
ｍｓ／ｃｍ²〜１×１０¹⁵ａｔｏｍｓ／ｃｍ２である。
尚、埋め込み酸化膜１１は、ＳＯＩ基板の帯電によって
容易に絶縁破壊を起こすので、イオン注入時のビーム電
流は、１ｍＡ以下として、ＰＦＧ（ＰｌａｓｍａＦｌ
ｏｏｄＯｘｉｄａｔｉｏｎ）によって帯電を中和する
電子をＳＯＩ基板に供給しながらイオン注入を行うこと
が好ましい。

【００２６】次に、図１（ｃ）に示すように、アルミニ
ウムを含むシリコン窒化膜１５上に、フォトレジスト１
６を塗布して、所定の領域をフォトリソグラフィおよび
反応性プラズマエッチングによって、開口領域を形成す
る。本実施形態では、波長が２４８ｎｍのＫｒＦレーザ
ーによってフォトリソグラフィを行い、所定の領域に、
線幅が０．２５μｍ〜５．０μｍの化学増幅レジストパ
ターンを形成した後に、Ｃ₂Ｆ₆ガスを使用して平行平板
型の容量結合プラズマによる異方性エッチングにより、
アルミニウムを含むシリコン窒化膜１５およびパッド酸
化膜１３をエッチングして、線幅が０．２５μｍ〜５．
０μｍの開口領域を形成した。

【００２７】次に、図１（ｄ）に示すように、フォトレ
ジスト１６を酸素プラズマによるアッシングにより除去
して、硫酸（Ｈ₂ＳＯ₄）と過酸化水素水（Ｈ₂Ｏ₂）との
混合液、および、アンモニア水（ＮＨ₄ＯＨ）と過酸化
水素水（Ｈ₂Ｏ₂）との混合液による洗浄した後に、乾燥
酸素（ＤｒｙＯ₂）雰囲気の縦型拡散炉により酸化を行
って、素子分離酸化膜１７を１００ｎｍ程度の膜厚に形
成する。本実施形態での縦型拡散炉の酸化温度は９００
℃である。この時、素子分離酸化膜１７の表面およびア
ルミニウムを含むシリコン窒化膜１５の表面には、アル
ミニウムを含む酸化膜１８が３〜５ｎｍ程度の膜厚で形
成される。

【００２８】ボディ領域１２に形成される素子分離酸化
膜１７は、その周辺部とセンター部での表面におけるア
ルミニウムの表面濃度および素子分離酸化膜１７の膜厚
がアルミニウムの注入量に対して、以下の関係を有して
いるアルミニウムの注入量が１×１０¹³ａｔｏｍｓ／ｃ
ｍ²の場合では、アルミニウムの表面濃度は、素子分離
酸化膜１７の形成領域の周辺部では５×１０¹²／ｃｍ²
となり、素子分離酸化膜１７の形成領域のセンター部で
は１×１０¹⁰／ｃｍ²以下となる。素子分離酸化膜１７
の膜厚は、９００℃での乾燥酸素雰囲気による酸化にお
いて、素子分離酸化膜１７の形成領域の周辺部では９５
ｎｍ程度の膜厚が得られ、素子分離酸化膜１７の形成領
域のセンター部では１００ｎｍ程度の膜厚が得られる。

【００２９】また、アルミニウムの注入量が１×１０¹⁴
ａｔｏｍｓ／ｃｍ²の場合では、アルミニウムの表面濃
度は、素子分離酸化膜１７の形成領域の周辺部では５×
１０ ¹³／ｃｍ²となり、素子分離酸化膜１７の形成領域
のセンター部では１×１０¹¹／ｃｍ²以下となる。素子
分離酸化膜１７の膜厚は、９００℃での乾燥酸素雰囲気
による酸化において、素子分離酸化膜１７の形成領域の
周辺部では９０ｎｍ程度の膜厚が得られ、素子分離酸化
膜１７の形成領域のセンター部では１００ｎｍ程度の膜
厚が得られる。

【００３０】さらに、アルミニウムの注入量が１×１０
¹⁵ａｔｏｍｓ／ｃｍ²の場合では、アルミニウムの表面
濃度は、素子分離酸化膜１７の形成領域の周辺部では５
×１０¹⁴／ｃｍ²となり、素子分離酸化膜１７の形成領
域のセンター部では１×１０¹ ²／ｃｍ²以下となる。素
子分離酸化膜１７の膜厚は、９００℃での乾燥酸素雰囲
気による酸化において、素子分離酸化膜１７の形成領域
の周辺部では８５ｎｍ程度の膜厚が得られ、素子分離酸
化膜１７の形成領域のセンター部では１００ｎｍ程度の
膜厚が得られる。

【００３１】したがって、素子分離酸化膜１７の膜厚
は、素子分離酸化膜１７の形成領域の周辺部ではセンタ
ー部に比較して１０％程度、素子分離酸化膜１７の膜厚
を薄くできる。アルミニウムの注入量が多くなるととも
に、乾燥酸素の拡散が抑制されていることがわかる。こ
の結果、素子分離酸化膜１７のバーズビークの長さは、
アルミニウムのイオン注入により１０％程度減少し、ゲ
ート電圧に対するドレイン電流特性のハンプの発生の防
止が可能になる。

【００３２】尚、アルミニウムの注入量が１×１０¹²ａ
ｔｏｍｓ／ｃｍ²以下では、乾燥酸素の拡散の抑制効果
がなく、アルミニウムの注入量が１×１０¹⁵ａｔｏｍｓ
／ｃｍ²以上では、素子分離酸化膜１７内部にもアルミ
ニウムの拡散が生じ、素子分離酸化膜１７が劣化する。

【００３３】次に、図１（ｅ）に示すように、希釈フッ
酸（ＨＦ）によってアルミニウムを含む酸化膜１８を除
去した後、リン酸（Ｈ₃ＰＯ₄）によってアルミニウムを
含むシリコン窒化膜１５を除去し、さらに希釈フッ酸
（ＨＦ）によってパッド酸化膜１３を除去する。これに
より、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ等
の素子領域が素子分離酸化膜１７によって分離される。
その後、適宜、電極等を形成することにより、ＳＯＩ基
板上にＮＭＯＳトランジスタおよびＰＭＯＳトランジス
タが設けられた等の半導体装置とされる。

【００３４】得られた半導体装置では、素子分離酸化膜
１７の周辺部の膜厚が薄く、Ｐ型不純物であるアルミニ
ウムの表面濃度が高くなっているために、素子分離酸化
膜１７のバーズビークの長さは、アルミニウムのイオン
注入により１０％程度減少し、ゲート電圧に対するドレ
イン電流特性のハンプの発生の防止が可能になる。

【００３５】図２（ａ）〜（ｄ）は、それぞれ本発明の
他の実施形態の半導体装置の製造方法の各工程を示す断
面図である。図２（ａ）〜（ｄ）に示す実施形態は、図
１（ａ）〜（ｅ）に示す実施形態の一部を変更したもの
であり、最初に、図１（ａ）に示す工程を実施して、そ
の後に図２（ａ）〜（ｄ）に示す各工程が順次実施され
る。

【００３６】本実施形態では、図１（ａ）と同様に、ま
ず、シリコン基板１０上に、埋め込み酸化膜１１が形成
され、埋め込み酸化膜１１上に、シリコン単結晶から成
るボディ領域１２が積層さたＳＯＩ基板のボディ領域１
２上に、パッド酸化膜１３を積層し、さらにパッド酸化
膜１３上に、減圧ＣＶＤによってシリコン窒化膜１４を
積層する。

【００３７】次に、図２（ａ）に示すように、シリコン
窒化膜１４上に、フォトレジスト１６を塗布して、所定
の領域をフォトリソグラフィによりフォトレジスト１６
をパターニングし、その後、反応性プラズマエッチング
によって開口領域を形成する。本実施形態では、波長が
２４８ｎｍのＫｒＦレーザーによってフォトリソグラフ
ィを行い、所定の領域に、線幅が０．２５μｍ〜５．０
μｍの化学増幅レジストパターンを形成後、Ｃ₂Ｆ₆ガス
を使用して平行平板型の容量結合プラズマによる異方性
エッチングにより、シリコン窒化膜１４およびパッド酸
化膜１３をエッチングして、線幅が０．２５μｍ〜５．
０μｍの開口領域を形成した。その後、フォトレジスト
１６を酸素プラズマによるアッシングで除去し、硫酸
（Ｈ₂ＳＯ₄）と過酸化水素水（Ｈ₂Ｏ₂）とにより洗浄し
て、乾燥させる。

【００３８】次に、図２（ｂ）に示すように、ＰＭＯＳ
トランジスタの形成領域をフォトレジスト１６により被
覆して、ＮＭＯＳトランジスタ形成領域とＮＭＯＳトラ
ンジスタ形成領域の周辺部の素子分離酸化膜の形成領域
（図２（ｂ）にはその片側部を示す）における所定の領
域をフォトリソグラフィにより、フォトレジスト１６を
パターニングし、さらにプラズマエッチングにより開口
部１６ｂを形成する。その後、フォトレジストパターン
とシリコン窒化膜１４とをマスクとして使用し、開口部
１６ｂからボディ領域１２内にアルミニウムをイオン注
入して、ボディ領域１２内にアルミニウムの注入層１６
ａを形成する。尚、イオン注入に際しての注入エネルギ
ーは１０〜３０ｋｅＶであり、注入量は１×１０¹³ａｔ
ｏｍｓ／ｃｍ²〜１×１０¹⁵ａｔｏｍｓ／ｃｍ²である。

【００３９】次に、フォトレジスト１６を酸素プラズマ
によるアッシングにより除去し、乾燥酸素（Ｄｒｙ
Ｏ₂）雰囲気の縦型拡散炉により酸化を行い、図２
（ｃ）に示すように、素子分離酸化膜１７を１００ｎｍ
程度形成する。本実施形態での縦型拡散炉の酸化温度は
９００℃である。これにより、ＮＭＯＳトランジスタ形
成領域側の素子分離酸化膜１７の側端部に沿ってアルミ
ニウムの拡散層１９が形成される。また、素子分離酸化
膜１７の表面およびアルミニウムを含むシリコン窒化膜
１５の表面には、アルミニウムを含む酸化膜１８が形成
される。

【００４０】ボディ領域１２に形成される素子分離酸化
膜１７は、その周辺部とセンター部での素子分離酸化膜
１７の膜厚がアルミニウムの注入量に対して、以下の関
係を有しているアルミニウムの注入量が１×１０¹³ａｔ
ｏｍｓ／ｃｍ²の場合では、素子分離酸化膜１７の膜厚
は、９００℃での乾燥酸素雰囲気による酸化において、
素子分離酸化膜１７の形成領域の周辺部では９５ｎｍ程
度の膜厚が得られ、素子分離酸化膜１７の形成領域のセ
ンター部では１００ｎｍ程度の膜厚が得られる。

【００４１】また、アルミニウムの注入量が１×１０¹⁴
ａｔｏｍｓ／ｃｍ²の場合では、素子分離酸化膜１７の
膜厚は、９００℃での乾燥酸素雰囲気による酸化におい
て、素子分離酸化膜１７の形成領域の周辺部では９０ｎ
ｍ程度の膜厚が得られ、素子分離酸化膜１７の形成領域
のセンター部では１００ｎｍ程度の膜厚が得られる。さ
らに、アルミニウムの注入量が１×１０¹⁵ａｔｏｍｓ／
ｃｍ²の場合では、素子分離酸化膜１７の膜厚は、９０
０℃での乾燥酸素雰囲気による酸化において、素子分離
酸化膜１７の形成領域の周辺部では８５ｎｍ程度の膜厚
が得られ、素子分離酸化膜１７の形成領域のセンター部
では１００ｎｍ程度の膜厚が得られる。

【００４２】したがって、素子分離酸化膜１７の膜厚
は、素子分離酸化膜１７の形成領域の周辺部ではセンタ
ー部に比較して１０％程度、素子分離酸化膜１７の膜厚
を薄くできる。アルミニウムの注入量が多くなるととも
に、乾燥酸素の拡散が抑制されていることがわかる。こ
の結果、素子分離酸化膜１７のバーズビークの長さは、
アルミニウムのイオン注入により１０％程度減少させる
ことができる。また、ＮＭＯＳトランジスタ形成領域側
の素子分離酸化膜１７の側端部に沿ってアルミニウムの
拡散層１９は、素子分離酸化膜１７とボディ領域との界
面におけるＰ型の不純物の濃度低下を防止することによ
り、反転層の形成を防止し、ゲート電圧に対するドレイ
ン電流特性のハンプの発生の防止が可能になる。

【００４３】尚、アルミニウムの注入量が１×１０¹²ａ
ｔｏｍｓ／ｃｍ²以下では乾燥酸素の拡散の抑制効果が
なくなり、アルミニウムの注入量が１×１０¹⁵ａｔｏｍ
ｓ／ｃｍ²以上では素子分離酸化膜１７内部にもアルミ
ニウムの拡散が生じ、素子分離酸化膜１７が劣化する。

【００４４】次に、図２（ｄ）に示すように、希釈フッ
酸（ＨＦ）によってアルミニウムを含む酸化膜１８を除
去した後、リン酸（Ｈ₃ＰＯ₄）によってアルミニウムを
含むシリコン窒化膜１５を除去し、さらに希釈フッ酸
（ＨＦ）によってパッド酸化膜１３を除去する。これに
より、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ等
の素子領域が素子分離酸化膜１７によって分離される。
その後、適宜、電極等を形成することにより、ＳＯＩ基
板上にＮＭＯＳトランジスタおよびＰＭＯＳトランジス
タが設けられた等の半導体装置とされる。

【００４５】得られた半導体装置では、素子分離酸化膜
１７の周辺部の膜厚が薄く、しかも、ＮＭＯＳトランジ
スタ形成領域側の素子分離酸化膜１７の側端部に沿って
Ｐ型不純物であるアルミニウムの拡散層１９が形成され
ているために、素子分離酸化膜１７のバーズビークの長
さは、アルミニウムのイオン注入により１０％程度減少
し、ゲート電圧に対するドレイン電流特性のハンプの発
生の防止が可能になる。

【００４６】尚、図１（ａ）〜（ｅ）および図２（ａ）
〜（ｄ）に示した本発明の実施形態は、ＳＯＩ基板に適
用した場合であるが、本発明の素子分離法は、バルク基
板に対しても同様に適用できる。

【００４７】

【発明の効果】以上より、本発明の半導体装置の製造方
法では、シリコン基板上に形成された第１および第２の
絶縁膜に開口領域を形成して、その開口領域からシリコ
ン基板を酸化して素子分離酸化膜を形成するようになっ
ているために、素子分離酸化膜によるバーズビークの長
さが減少し、ゲート電圧に対するドレイン電流特性のハ
ンプの発生の防止が可能になる。

【００４８】また、本発明の半導体装置の製造方法で
は、シリコン基板上に形成された第１および第２の絶縁
膜に開口領域を形成し、その開口領域の一部からシリコ
ン基板に不純物原子を添加した後に、開口領域からシリ
コン基板をを酸化して素子分離絶縁膜を形成するように
なっており、これによっても、素子分離酸化膜によるバ
ーズビークの長さが減少し、ゲート電圧に対するドレイ
ン電流特性のハンプの発生の防止が可能になる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は、それぞれ本発明の実施形態
の半導体装置の製造方法における各工程を示す断面図で
ある。

【図２】（ａ）〜（ｄ）は、それぞれ本発明の他の実施
形態の半導体装置の製造方法における各工程を示す断面
図である。

【図３】（ａ）〜（ｂ）は、それぞれ従来の半導体装置
の製造方法における各工程を示す断面図である。

【図４】従来の他の半導体装置の製造方法における工程
を示す断面図である。

【図５】従来のさらに他の半導体装置の製造方法におけ
る工程を示す断面図である。

【符号の説明】

１０シリコン基板１１埋め込み酸化膜１２ボディ領域１３パッド酸化膜１４シリコン窒化膜１５アルミニウムを含むシリコン窒化膜１６フォトレジスト１６ａアルミニウムの注入層１６ｂ開口部１７素子分離酸化膜１８アルミニウムを含む酸化膜１９アルミニウムの拡散層２０シリコン基板２０ａＮＭＯＳトランジスタ形成領域２０ｂＰＭＯＳトランジスタ形成領域２１埋め込み酸化膜２２ボディ領域２３パッド酸化膜２４シリコン窒化膜２５フォトレジスト２６フォトレジスト２７Ｐ型不純物拡散層２７ａＰ型不純物補償層２８素子分離酸化膜２９ホウ素シリケートガラス（ＢＳＧ）膜

Claims

【特許請求の範囲】

【請求項１】シリコン基板上に第１の絶縁膜を形成す
る工程と、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、該第２の絶縁膜に不純物原子を添加する工程と、該シリコン基板の所定領域が露出するように該第１の絶
縁膜および該第２の絶縁膜に開口領域を形成する工程
と、該開口領域から露出したシリコン基板部分を酸化して素
子分離絶縁膜を形成する工程と、該素子分離絶縁膜の表面に形成される酸化層を除去する
工程と、を包含することを特徴とする半導体装置の製造方法。
【請求項２】シリコン基板上に第１の絶縁膜を形成す
る工程と、該第１の絶縁膜上に第２の絶縁膜を形成する工程と、該シリコン基板の所定領域が露出するように該第１の絶
縁膜および該第２の絶縁膜に開口領域を形成する工程
と、該開口領域の一部からシリコン基板部分が露出するよう
にマスクして、不純物原子を添加する工程と、該開口領域の全体からシリコン基板を露出させて、露出
したシリコン基板部分を酸化して素子分離絶縁膜を形成
する工程と、該素子分離絶縁膜の表面に形成される酸化層を除去する
工程と、を包含することを特徴とする半導体装置の製造方法。
【請求項３】前記シリコン基板がＳＯＩ（Ｓｉｌｉｃ
ｏｎＯｎＩｎｓｕｌａｔｏｒ）基板である請求項１ま
たは請求項２に記載の半導体装置の製造方法。
【請求項４】前記不純物原子がアルミニウム（Ａｌ）
である請求項１または請求項２に記載の半導体装置の製
造方法。
【請求項５】前記不純物原子の添加は、イオン注入法
による請求項１または請求項２に記載の半導体装置の製
造方法。
【請求項６】前記アルミニウム（Ａｌ）の添加量が１
×１０¹³ａｔｏｍｓ／ｃｍ²〜１×１０¹⁵ａｔｏｍｓ／
ｃｍ²である請求項４に記載の半導体装置の製造方法。
【請求項７】前記シリコン基板部分の酸化には、乾燥
酸素を使用する請求項１または請求項２に記載の半導体
装置の製造方法。