JP2006261487A

JP2006261487A - フィールド酸化膜形成法

Info

Publication number: JP2006261487A
Application number: JP2005078628A
Authority: JP
Inventors: Shusei Takami; 秀誠高見; Hiroaki Fukami; 博昭深見
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2005-03-18
Filing date: 2005-03-18
Publication date: 2006-09-28

Abstract

【課題】フィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を簡単に且つ精度良く形成する。
【解決手段】図２（Ｃ）に示すようにシリコン基板１０の一方の主面にシリコン酸化膜１８を介してシリコン窒化膜２０を形成した後、膜２０の上に素子孔パターンに従って破線対応のレジスト層２２ａを形成する。層２２ａをマスクとするイオン注入処理によりＰ型ウエル領域１２の表面にボロンイオンを注入してイオン注入領域２４を形成する。層２２ａに等方性ドライエッチング処理を施して層２２ａの厚さ及び平面的寸法を所定量Δｔだけ減少させる。図２（Ｄ）に示すように層２２ａをマスクとするドライエッチング処理により膜２０をパターニングして膜２０の一部２０ａを残す。膜２０ａをマスクとする選択酸化処理により膜２０ａ対応の素子孔を有するフィールド酸化膜と領域２４に基づくＰ型のチャンネルストッパ領域とを形成する。
【選択図】図２

Description

この発明は、ＭＯＳ型ＩＣ（集積回路）等の製造に用いるに好適なフィールド酸化膜（素子分離膜）形成法に関し、特にフィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を形成する技術の改良に関するものである。

従来、フィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を形成するフィールド酸化膜形成法としては、図１１〜１３に示すようにサイドスペーサを利用するものが知られている（例えば、特許文献１参照）。

図１１の工程では、Ｐ型シリコン基板１の表面に熱酸化法によりシリコン酸化膜２を形成した後、シリコン酸化膜２の上にＣＶＤ（ケミカル・ベーパー・デポジション）法によりシリコン窒化膜３を形成し、さらにシリコン窒化膜３の上にＣＶＤ法によりシリコン酸化膜４を形成する。そして、レジスト層（図示せず）をマスクとするドライエッチング処理によりシリコン窒化膜３及びシリコン酸化膜４の積層を所望の素子孔パターンに従ってパターニングする。

次に、残存するシリコン窒化膜３及びシリコン酸化膜４の積層を覆ってシリコン酸化膜２の上にシリコン酸化膜をＣＶＤ法により形成した後、このシリコン酸化膜を異方性ドライエッチング処理によりエッチバックすることにより該シリコン酸化膜の残存部からなるサイドスペーサ４ａをシリコン窒化膜３及びシリコン酸化膜４の積層の側部を覆ってシリコン酸化膜２の上に閉ループ状に形成する。そして、シリコン酸化膜２、シリコン窒化膜３及びシリコン酸化膜４の積層Ｍと、シリコン酸化膜２及びサイドスペーサ４ａの積層とをマスクとするイオン注入処理によりボロンイオンＢ^＋をシリコン酸化膜２を介して基板１の表面に注入することによりサイドスペーサ４ａの周辺部にチャンネルストッパ用のイオン注入領域５ａを形成する。この後、フッ酸系の薬液を用いるエッチング処理によりシリコン酸化膜４と、サイドスペーサ４ａと、シリコン酸化膜２においてシリコン窒化膜３で覆われない部分（破線で示す部分）とを除去する。この結果、基板１の表面において残存シリコン酸化膜２とシリコン窒化膜３との積層に覆われない部分が露呈され、イオン注入領域５ａの表面も露呈される。

図１２の工程では、シリコン酸化膜２とシリコン窒化膜３との積層をマスクとする選択酸化処理により基板１の表面に素子孔６Ａを有するフィールド酸化膜６を形成する。このときの熱処理によりイオン注入領域５ａに基づいてＰ型のチャンネルストッパ領域５Ａが形成される。チャンネルストッパ領域５Ａは、フィールド酸化膜６の直下に素子孔６Ａから離間して形成される。

図１３の工程では、シリコン窒化膜３及びシリコン酸化膜２を順次のエッチング処理により除去して素子孔６Ａ内に基板１の表面部分を露呈させる。素子孔６Ａ内のシリコン表面に熱酸化法によりシリコン酸化膜からなるゲート酸化膜７を形成した後、ゲート酸化膜７の上にドープトポリシリコン等からなるゲート電極層８を形成し、さらにフィールド絶縁膜６とゲート電極層８とをマスクとするイオン注入処理によりＮ^＋型のソース，ドレイン領域９Ｓ，９Ｄを形成する。この結果、素子孔６Ａ内には、ＭＯＳ型トランジスタが形成される。

上記したフィールド酸化膜形成法によれば、フィールド絶縁膜６の直下に素子孔６Ａから離間してチャンネルストッパ領域５Ａが形成される。このため、素子孔６Ａ内に図１３に示すようにＭＯＳ型トランジスタを形成した場合に、（イ）ソース，ドレイン領域９Ｓ，９Ｄとチャンネルストッパ領域５Ａとの間にＰＮ接合が形成されず、接合耐圧の向上及び接合容量の低減が可能になること、（ロ）チャンネル長さ方向（ソース−ドレイン間電流の流通方向）に直交する方向のチャンネル幅がチャンネルストッパ領域５Ａによって狭小化されず、チャンネル幅の狭小化によるトランジスタ特性の変動（いわゆる狭チャンネル効果）を回避できることなどの利点がある。

従来のフィールド酸化膜形成法の他の例としては、図１４〜１６に示すようにイオン注入マスクとしてレジスト層を用いるものが知られている（例えば、特許文献２参照）。

図１４の工程では、シリコン基板の一方の主面にＮ型ウエル領域１ａ及びＰ型ウエル領域１ｂを形成した後、該一方の主面に熱酸化法によりシリコン酸化膜２を形成し、さらにシリコン酸化膜２の上にＣＶＤ法によりシリコン窒化膜３を形成する。ウエル領域１ａの上方でシリコン窒化膜３の上に所望の素子孔パターンに従ってレジスト層４Ｂをホトリソグラフィ処理により形成した後、レジスト層４Ｂをマスクとするドライエッチング処理によりシリコン窒化膜３をパターニングしてレジスト層４Ｂに対応するパターンでシリコン窒化膜３を残存させる。

次に、図１５の工程では、レジスト層４Ｂ及びその周辺のシリコン酸化膜部分を露呈し且つＰ型ウエル領域１ｂを覆うようにシリコン酸化膜２の上にレジスト層４Ｃをホトリソグラフィ処理により形成する。そして、レジスト層４Ｂ，４Ｃをマスクとするイオン注入処理によりＮ型決定不純物をウエル領域１ａにイオン注入してチャンネルストッパ用のイオン注入領域５ｂを形成する。この後、レジスト層４Ｂ，４Ｃを除去する。

図１６の工程では、シリコン酸化膜２及びシリコン窒化膜３の積層をマスクとする選択酸化処理により基板１の上面にフィールド酸化膜６を形成する。フィールド酸化膜６は、シリコン窒化膜３に対応する素子孔６Ａを有するように形成される。また、このときの熱処理によりイオン注入領域５ｂに基づいてウエル領域１ａの表面にＮ型のチャンネルストッパ領域５Ｂが形成される。チャンネルストッパ領域５Ｂは、内方端部が素子孔６Ａ内に位置するように形成される。この後は、図１３に関して前述した方法を準用して素子孔６Ａ内にＭＯＳ型トランジスタを形成することができる。
特開平５−１３６１２３号公報特開２０００−１２７８９号公報

図１１〜１３に関して上記したフィールド酸化膜形成法によると、シリコン窒化膜３を形成するためのＣＶＤ処理の他に、シリコン酸化膜４を形成するためのＣＶＤ処理やサイドスペーサ４ａを形成するためのＣＶＤ処理が必要であり、しかもシリコン窒化膜３をパターニングするためのドライエッチング処理の他に、サイドスペーサ４ａを形成するためのドライエッチング処理が必要である。従って、工程数が多く、歩留り低下やコスト高を招く。

一方、図１４〜１６に関して上記したフィールド酸化膜形成法は、工程的には簡単であるものの、チャンネルストッパ領域５Ｂが素子孔６Ａ内に延長するように形成されるため、前述した（イ）及び（ロ）の作用効果が得られない。

この発明の目的は、フィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を簡単に且つ精度良く形成することができる新規なフィールド酸化膜形成法を提供することにある。

この発明に係る第１のフィールド酸化膜形成法は、
一方の主面の少なくとも素子配置予定部が一導電型であるシリコン基板を用意する工程と、
前記シリコン基板の一方の主面に前記素子配置予定部を覆って酸化マスク材層を形成する工程と、
前記酸化マスク材層の上に前記素子配置予定部の一部に対応する素子孔パターンに従ってレジスト層を形成する工程と、
前記一導電型を決定する不純物を前記レジスト層をマスクとし且つ前記酸化マスク材層を介して前記シリコン基板の一方の主面にイオン注入することによりチャンネルストッパ用のイオン注入領域を形成する工程と、
前記イオン注入領域を形成した後、前記レジスト層に等方性エッチング処理を施して前記レジスト層の厚さ及び平面的寸法を所定量だけ減少させる工程と、
前記等方性エッチング処理の後、前記レジスト層をマスクとするエッチング処理により前記酸化マスク材層をパターニングして前記酸化マスク材層の残存部からなる酸化マスクを形成する工程と、
前記レジスト層を除去した後、前記酸化マスクを用いる選択酸化処理により前記シリコン基板の一方の主面に前記酸化マスクに対応する素子孔を有するフィールド酸化膜と、前記イオン注入領域に基づいて前記一導電型を有するチャンネルストッパ領域とを形成する工程と
を含むものである。

第１のフィールド酸化膜形成法によれば、レジスト層をマスクとするイオン注入処理によりチャンネルストッパ用のイオン注入領域が形成される。そして、レジスト層に等方性エッチング処理を施してレジスト層の厚さ及び平面的寸法を所定量だけ減少させた後、レジスト層をマスクとするエッチング処理により酸化マスク材層をパターニングすることにより酸化マスクが形成される。レジスト層を除去した後、酸化マスクを用いる選択酸化処理により酸化マスクに対応する素子孔を有するフィールド酸化膜と、イオン注入領域に基づくチャンネルストッパ領域とが形成される。上記した所定量を素子孔とチャンネルストッパ領域との離間距離に対応して予め設定しておくことでチャンネルストッパ領域を素子孔から所望の距離だけ離間してフィールド酸化膜の直下に精度良く形成することができる。また、ＣＶＤ処理としては、シリコン窒化膜等の酸化マスク材層を形成するために１回の処理を必要とするだけであり、しかもサイドスペーサ形成のためのドライエッチング処理を必要としないから、工程数が少なくて済む。

この発明に係る第２のフィールド酸化膜形成法は、
一方の主面の少なくとも素子配置予定部が一導電型であり、該一方の主面には該一導電型とは反対導電型のウエル領域が形成されたシリコン基板を用意する工程と、
前記シリコン基板の一方の主面に前記素子配置予定部及び前記ウエル領域を覆って酸化マスク材層を形成する工程と、
前記酸化マスク材層の上に前記素子配置予定部の一部に対応する第１の素子孔パターンと前記ウエル領域の一部に対応する第２の素子孔パターンとにそれぞれ従って第１のレジスト層と第２のレジスト層とを形成する工程と、
前記一導電型を決定する不純物を前記第１及び第２のレジスト層をマスクとし且つ前記酸化マスク材層を介して前記シリコン基板の一方の主面にイオン注入することによりチャンネルストッパ用の第１のイオン注入領域を形成する工程と、
前記第１のイオン注入領域を形成した後、前記第１及び第２のレジスト層に等方性エッチング処理を施して各レジスト層の厚さ及び平面的寸法を所定量だけ減少させる工程と、
前記等方性エッチング処理の後、前記第１及び第２のレジスト層をマスクとするエッチング処理により前記酸化マスク材層をパターニングしてそれぞれ前記酸化マスク材層の残存部からなる第１及び第２の酸化マスクを形成する工程と、
前記素子配置予定部及び前記第１のレジスト層を覆うように第３のレジスト層を形成すると共に、前記第１のイオン注入領域の一部として前記ウエル領域内に存在するイオン注入部を覆わず且つ前記第２の酸化マスクの側部及び前記第２のレジスト層を覆うように第４のレジスト層を形成する工程と、
前記反対導電型を決定する不純物を前記第３及び第４のレジスト層をマスクとして前記ウエル領域にイオン注入することにより前記第１のイオン注入領域の一部として前記ウエル領域内に存在するイオン注入部の代りにチャンネルストッパ用の第２のイオン注入領域を形成する工程と、
前記第３及び第４のレジスト層並びに前記第１及び第２のレジスト層を除去した後、前記第１及び第２の酸化マスクを用いる選択酸化処理により前記シリコン基板の一方の主面に前記第１及び第２の酸化マスクにそれぞれ対応する第１及び第２の素子孔を有するフィールド酸化膜と、前記第１のイオン注入領域に基づいて前記一導電型を有する第１のチャンネルストッパ領域と、前記第２のイオン注入領域に基づいて前記反対導電型を有する第２のチャンネルストッパ領域とを形成する工程と
を含むものである。

第２のフィールド酸化膜形成法において、一例として、一導電型をＰ型とすれば、Ｐ型の素子配置予定部及びＮ型のウエル領域を有するシリコン基板が用意される。Ｐ型の素子配置予定部については、酸化マスク材層を形成する工程と、第１のレジスト層を形成する工程と、第１のイオン注入領域を形成する工程と、第１のレジスト層の厚さ及び平面的寸法を減少させる工程と、第１の酸化マスクを形成する工程と、第３のレジスト層を形成する工程とにおいて前述の第１のフィールド酸化膜形成法の場合と同様にして処理が行なわれる。また、Ｎ型のウエル領域については、酸化マスク材層を形成する工程と、第２のレジスト層を形成する工程と、第１のイオン注入領域を形成する工程と、第２のレジスト層の厚さ及び平面的寸法を減少させる工程と、第２の酸化マスクを形成する工程と、第４のレジスト層を形成する工程とにおいて処理をＰ型の素子配置予定部と共通に行なうことができる。

第３及び第４のレジスト層を形成する工程では、素子配置予定部及び第１のレジスト層を覆うように第３のレジスト層が形成されると共に、第１のイオン注入領域の一部としてＮ型のウエル領域内に存在するイオン注入部を覆わず且つ第２の酸化マスクの側部及び第２のレジスト層を覆うように第４のレジスト層が形成される。そして、Ｎ型を決定する不純物を第３及び第４のレジスト層をマスクとしてＮ型のウエル領域にイオン注入することによりＮ型のウエル領域内には第１のイオン注入領域の一部としてのイオン注入部の代りにチャンネルストッパ用の第２のイオン注入領域が形成される。

第３及び第４のレジスト層並びに第１及び第２のレジスト層を除去した後、第１及び第２の酸化マスクを用いる選択酸化処理により第１及び第２の酸化マスクにそれぞれ対応する第１及び第２の素子孔を有するフィールド酸化膜と、第１のイオン注入領域に基づくＰ型の第１のチャンネルストッパ領域と、第２のイオン注入領域に基づくＮ型の第２のチャンネルストッパ領域とが形成される。第１のチャンネルストッパ領域は、第１の素子孔から離間してフィールド酸化膜の直下に精度良く形成されると共に、第２のチャンネルストッパ領域は、第２の素子孔から離間してフィールド酸化膜の直下に精度良く形成される。Ｎ型のウエル領域のために専用の工程としては、第３及び第４のレジスト層を形成する工程と、第２のイオン注入領域を形成する工程との２工程を追加するだけでよく、工程数の増加が抑制される。

この発明に係る第１のフィールド酸化膜形成法によれば、一導電型の素子配置予定部において、フィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を簡単に且つ精度良く形成可能となる効果が得られる。また、工程数が少なくて済むので、歩留りの向上及びコスト低減を達成できる効果も得られる。

この発明に係る第２のフィールド酸化膜形成法によれば、一導電型の素子配置予定部及び反対導電型のウエル領域のいずれにおいても、フィールド酸化膜の直下に素子孔から離間してチャンネルストッパ領域を簡単に且つ精度良く形成可能となる効果が得られる。また、工程数の増加が抑制されるので、歩留りの向上及びコスト低減を達成できる効果も得られる。

図１〜４は、この発明の一実施形態に係るＣＭＯＳ型ＩＣにおけるＮチャンネルＭＯＳ型トランジスタ部の製法を示すもので、各々の図に対応する工程（１）〜（４）を順次に説明する。

（１）図１（Ａ）の工程では、Ｐ型シリコン基板１０の一方の主面にＰ型ウエル領域１２及びＮ型ウエル領域１４，１６を公知の方法で並べて形成する。Ｎ型ウエル領域１４，１６は、Ｐ型ウエル領域１２を取囲むように１つのウエル領域として形成してもよい。ウエル領域１２〜１６を形成した後、基板１０の一方の主面に熱酸化処理によりシリコン酸化膜（ストレス緩和用のパッド酸化膜）１８を形成する。シリコン酸化膜１８の厚さは、例えば３０〜４０ｎｍの範囲内とすることができる。シリコン酸化膜１８の上には、ＣＶＤ法によりシリコン窒化膜２０を形成する。シリコン窒化膜２０の厚さは、７５〜１５０ｎｍ（好ましくは１００ｎｍ）とすることができる。

シリコン窒化膜２０の上には、所望の素子孔（活性領域配置孔）パターンに従ってレジスト層２２ａをホトリソグラフィ処理により形成する。レジスト層２２ａの材料としてはノボラック系レジストを用い、その厚さは、７００〜１２００ｎｍ（好ましくは９００ｎｍ）とすることができる。

次に、図１（Ｂ）の工程では、レジスト層２２ａをマスクとするイオン注入処理によりＰ型決定不純物をシリコン酸化膜１８及びシリコン窒化膜２０の積層を介してウエル領域１２〜１６の表面にイオン注入することによりレジスト層２２ａの周辺部にチャンネルストッパ用のイオン注入領域２４を閉ループ状に形成する。このときの注入処理では、一例として、ボロンイオンＢ^＋を加速エネルギー１００ｋｅＶ、ドーズ量１．５×１０^１３ｃｍ^−２の条件で注入することができる。

（２）図２（Ｃ）の工程では、レジスト層２２ａに等方性ドライエッチング処理を施してレジスト層２２ａの厚さ及び平面的寸法を所定量Δｔだけ減少させる。この結果、レジスト層２２ａの端縁位置は、エッチング量Δｔに対応してイオン注入領域２４の内方端から後退することになる。このときのドライエッチング条件は、
ガス流量：Ｏ_２＝１００ｓｃｃｍ
圧力：０．３Ｔｏｒｒ
ＲＦパワー：１２５Ｗ
とすることができる。

次の表１は、このような条件でレジストエッチングを行なったときの処理時間［ｓ］とエッチング量（レジスト後退量）Δｔ［ｎｍ］との関係を示すものである。表１において、「エッチング量」は、ウエハ（基板１０）の表面にて予め定められた９個の測定点で測定されたエッチング量を平均した平均値を示す。

図５は、表１に示す処理時間とエッチング量との関係をグラフとして示したものである。表１及び図５によれば、エッチング量Δｔが処理時間にほぼ比例していることがわかる。図２（Ｃ）の工程におけるエッチング量Δｔは、１５０〜３４０ｎｍの範囲内とすることができる。この点については、表２及び図６を参照して後述する。

次に、図２（Ｄ）の工程では、レジスト層２２ａをマスクとする異方性ドライエッチング処理によりシリコン窒化膜２０をパターニングしてシリコン窒化膜２０の残存部からなる酸化マスク２０ａを形成する。このときのエッチングは、ＲＦプラズマエッチングとし、エッチング条件は、
エッチングガス：ＣＦ_４／ＣＨＦ_４
圧力：１６０ｍＴｏｒｒ
ＲＦパワー：７００Ｗ（１３．５６ＭＨｚ）
とすることができる。

酸化マスク２０ａを形成した後、酸化マスク２０ａ及びレジスト層２２ａの積層をマスクとするウェットエッチング処理（例えばバッファードフッ酸を用いるもの）によりシリコン酸化膜１８を酸化マスク２０ａで覆われない部分において除去してウエル領域１２〜１６の表面を露呈させてもよい。しかし、図示のようにシリコン酸化膜１８をエッチングしないで残しておくと、シリコン基板表面の汚染を防止できると共に、イオン注入時にチャンネリング防止効果が期待できる。

（３）図３（Ｅ）の工程では、酸化マスク２０ａ、レジスト層２２ａ及びＰ型ウエル領域１２を覆い且つＮ型ウエル領域１４，１６を覆わないようにシリコン酸化膜１８の上にレジスト層２６ａをホトリソグラフィ処理により形成する。レジスト層２６ａは、この後のイオン注入処理においてイオン注入マスクとして用いられるもので、９００〜１５００ｎｍ（好ましくは１１００ｎｍ）程度の厚さとすることができる。レジスト層２２ａは、図１（Ａ）の工程で硬化処理が施されているので、レジスト層２６ａを重ねて形成することができる。

次に、レジスト層２６ａをマスクとするイオン注入処理によりＮ型決定不純物をＮ型ウエル領域１４，１６の表面にシリコン酸化膜１８を介してイオン注入することによりチャンネルストッパ用のイオン注入領域２８，３０をそれぞれＮ型ウエル領域１４，１６内に形成する。イオン注入領域２８，３０は、いずれも閉ループ状のパターンで形成されるものであり、代表としてイオン注入領域３０の詳細について図９を参照して後述する。このときのイオン注入処理では、一例として、リンイオンＰ^＋を加速エネルギー５０ｋｅＶ、ドーズ量４．８×１０^１２ｃｍ^−２の条件で注入することができる。Ｐ型ウエル領域１２内には、イオン注入領域２４の一部２４ａが残される。なお、Ｎ型ウエル領域１４，１６にはＰチャンネルＭＯＳ型トランジスタ用のチャンネルストッパ領域（不純物ドープ領域）が不要である場合、図３（Ｅ）のレジスト層形成工程及びイオン注入工程を省略してもよい。

次に、図３（Ｆ）の工程では、レジスト層２６ａ，２２ａをＯ_２又はＯ_３のアッシングにより除去する。そして、硫酸＋過酸化水素水を用いる薬液処理と純水リンス処理とを順次に施し、さらに乾燥処理を施す。この後、酸化マスク２０ａを用いる選択酸化処理により基板１０の表面に素子孔３２Ａを有するフィールド酸化膜３２を形成する。酸化マスク２０ａの下には、シリコン酸化膜１８の一部１８ａが残される。このときの熱処理によりフィ−ルド酸化膜３２の直下にはイオン注入領域２４ａに基づくＰ型のチャンネルストッパ領域３４が素子孔３２Ａから離間して形成される。また、Ｎ型ウエル領域１４，１６においてフィールド酸化膜３２の直下にはイオン注入領域２８，３０に基づくＮ型のチャンネルストッパ領域３６，３８がそれぞれ形成される。選択酸化処理では、一例として、横型拡散炉を用い、温度１０００℃のウェット熱酸化を行なうことができ、フィールド酸化膜３２としては、３５０〜１０００ｎｍ（好ましくは４００〜６００ｎｍ、更に好ましくは５００ｎｍ）の厚さのシリコン酸化膜を得ることができる。

（４）図４（Ｇ）の工程では、酸化マスク（シリコン窒化膜）２０ａ及びシリコン酸化膜１８ａを順次に除去する。酸化マスク２０ａは、１６０℃の熱リン酸を用いる６０分程度のウェットエッチング処理により除去することができ、シリコン酸化膜１８ａは、バッファードフッ酸を用いるウェットエッチング処理により除去することができる。

素子孔３２Ａ内においてシリコン酸化膜１８ａを除去したシリコン表面には、犠牲酸化膜として３０〜５０ｎｍの厚さのシリコン酸化膜を熱酸化処理により形成する。このときの熱酸化処理は、ドライＯ_２（又はドライ空気）中９５０℃の温度で行なうことができる。犠牲酸化膜としてのシリコン酸化膜をフッ酸処理により除去した後、素子孔３２Ａ内のシリコン表面には、ゲート絶縁膜４０Ａとしてのシリコン酸化膜を熱酸化処理により形成する。このときの熱酸化処理は、ドライＯ_２中９５０℃の温度で行なうことができる。ゲート絶縁膜４０Ａとしてのシリコン酸化膜の厚さは、６．５〜３５ｎｍ（好ましくは１２〜２０ｎｍ、更に好ましくは１５ｎｍ）とすることができる。

ゲート絶縁膜４０Ａとしては、上記のようにして形成した単層のシリコン酸化膜に限らず、シリコン酸化膜にシリコン窒化膜（又はシリコン酸化窒化膜）を重ねた積層、酸化タンタル膜（又は高誘電率膜）とシリコン酸化膜やシリコン窒化膜（又はシリコン酸化窒化膜）との積層あるいは２層のシリコン酸化膜の間にシリコン窒化膜（又はシリコン酸化窒化膜）や高誘電率膜を介在させたサンドイッチ構造等を用いてもよい。

図４（Ｈ）の工程では、基板上面にドープトポリシリコン等のゲート電極材層を被着した後、ゲート電極材層をホトリソグラフィ及びドライエッチング処理によりパターニングしてゲート電極層４２Ａをゲート絶縁膜４０Ａの上に形成する。そして、フィールド酸化膜３２とゲート電極層４２Ａとをマスクとしてヒ素等のＮ型決定不純物のイオンをＰ型ウエル領域１２の表面に注入した後、注入不純物を活性化するためのアニール処理を行なうことによりＮ^＋型ソース，ドレイン領域４４Ａ，４６Ａを形成する。この結果、素子孔３２Ａ内には、ＮチャンネルＭＯＳ型トランジスタが形成される。

次の表２は、図２（Ｃ）のレジストエッチング工程におけるエッチング量Δｔ［ｎｍ］と図４（Ｈ）に示すＮ^＋型ドレイン領域４６Ａ及びＰ型ウエル領域１２の間のドレインＰＮ接合の接合耐圧［Ｖ］との関係を示すものである。表２において、「ＭＡＸ」は最大値を、「ＭＩＮ」は最小値を、「ＡＶＧ」は最大値と最小値を平均した平均値をそれぞれ表わす。

図６は、表２に示すエッチング量Δｔと接合耐圧ＡＶＧとの関係をグラフとして示したものである。図６において、「Ｒ」は、接合耐圧の許容範囲として２１〜２７［Ｖ］の範囲を示す。図６によれば、エッチング量Δｔを１５０〜３４０ｎｍの範囲内に設定すると、良好な接合耐圧が得られることがわかる。

上記したフィールド酸化膜形成法によれば、図３（Ｆ）に示すようにフィールド酸化膜３２の直下に素子孔３２Ａから離間してチャンネルストッパ領域３４が形成されるので、図４（Ｈ）に示すようにソース，ドレイン領域４４Ａ，４６Ａとチャンネルストッパ領域３４との間に十分な距離ΔＬを確保することができ、接合耐圧の向上及び接合容量の低減を達成することができる。また、チャンネルストッパ領域３４によりチャンネル幅が狭小化されないので、狭チャンネル効果によるトランジスタ特性の劣化（しきい値電圧の増大とドレイン電流の低下）を防止することができる。その上、図１（Ｂ）のイオン注入工程では、レジスト層２２ａをマスクとして用いるので、種々の絶縁膜やサイドスペーサ等を形成する処理が不要である。従って、工程数が少なくて済み、歩留りの向上及びコスト低減を達成することができる。

図７〜１０は、図１〜４に関して前述したＣＭＯＳ型ＩＣにおけるＰチャンネルＭＯＳ型トランジスタ部の製法を示すもので、図１〜４と同様の部分には同様の符号を付して詳細な説明を省略する。

図７（Ａ）の工程では、図１（Ａ）に関して前述したＰ型ウエル領域１２の形成処理を流用してＰ型シリコン基板１０の一方の主面にＮ型ウエル領域１６に並べてＰ型ウエル領域１３を形成する。そして、図１（Ａ）に関して前述した熱酸化処理及びＣＶＤ処理によりそれぞれシリコン酸化膜１８及びシリコン窒化膜２０を形成する。この後、図１（Ａ）に関して前述したレジスト層２２ａの形成処理を流用してシリコン窒化膜２０の上に所望の素子孔パターンに従ってレジスト層２２ｂを形成する。

次に、図７（Ｂ）の工程では、図１（Ｂ）に関して前述したイオン注入処理を行なう。このイオン注入処理では、レジスト層２２ａの他にレジスト層２２ｂもマスクとして用いることによりレジスト層２２ｂの周辺部にもＰ型決定不純物イオンを含むイオン注入領域２４を閉ループ状に形成する。

図８（Ｃ）の工程では、図２（Ｃ）に関して前述した等方性エッチング処理を流用してレジスト層２２ｂの厚さ及び平面的寸法を所定量Δｔだけ減少させる。この結果、レジスト層２２ｂの端縁位置は、エッチング量Δｔに対応してイオン注入領域２４の内方端から後退することになる。この後、図８（Ｄ）の工程では、図２（Ｄ）に関して前述した異方性ドライエッチング処理を行なう。このドライエッチング処理では、レジスト層２２ａの他にレジスト層２２ｂもマスクとして用いることによりレジスト層２２ｂの下にもシリコン窒化膜２０の残存部からなる酸化マスク２０ｂを形成する。なお、シリコン酸化膜１８は、酸化マスク２０ｂで覆われない部分において除去してもよいが、図２（Ｄ）に関して前述したと同様に図示のように残しておいてもよい。

図９（Ｅ）の工程では、図３（Ｅ）に関して前述したレジスト層２６ａの形成処理を流用してレジスト層２６ｂ，２６ｃを形成する。レジスト層２６ｂは、酸化マスク２０ｂの側部及びレジスト層２２ｂを覆い且つイオン注入領域２４の一部としてＮ型ウエル領域１６内に存在するイオン注入部（図８（Ｄ）参照）を覆わないように形成し、レジスト層２６ｃは、Ｐ型ウエル領域１３を覆うように形成する。

次に、図３（Ｅ）に関して前述したＮ型決定不純物のイオン注入処理を行なう。このイオン注入処理では、レジスト層２６ａの他にレジスト層２６ｂ，２６ｃもマスクとして用いることによりレジスト層２６ｂの周辺部にＮ型決定不純物イオンを含むチャンネルストッパ用のイオン注入領域３０を閉ループ状に形成する。この結果、レジスト層２６ｂの周辺部には、図８（Ｄ）に示すようにイオン注入領域２４の一部としてＮ型ウエル領域１６内に存在していたイオン注入部の代わりにイオン注入領域３０が形成されることになる。Ｐ型ウエル領域１３内には、イオン注入領域２４の一部２４ｃが残される。

図９（Ｆ）の工程では、図３（Ｆ）に関して前述したレジスト層２６ａ，２２ａの除去処理を流用してレジスト層２６ｂ，２６ｃ，２２ｂを除去する。そして、図３（Ｆ）に関して前述した薬液処理、純水リンス処理、乾燥処理を順次に行なう。この後、図３（Ｆ）に関して前述した選択酸化処理を行なう。この選択酸化処理では、酸化マスク２０ａの他に酸化マスク２０ｂも用いることにより酸化マスク２０ａ，２０ｂにそれぞれ対応する素子孔３２Ａ，３２Ｂを有するフィールド酸化膜３２を基板１０の表面に形成する。酸化マスク２０ｂの下には、シリコン酸化膜１８の一部１８ｂが残される。このときの熱処理では、Ｐ型のチャンネルストッパ領域３４が図３（Ｆ）に関して前述したように形成されると共に、図９（Ｆ）に示すようにフィールド酸化膜３２の直下にイオン注入領域３０に基づくＮ型のチャンネルストッパ領域３８が素子孔３２Ｂから離間して形成される。また、Ｐ型ウエル領域１３においてフィールド酸化膜３２の直下にはイオン注入領域２４ｃに基づくＰ型チャンネルストッパ領域３９が形成される。

図１０（Ｇ）の工程では、図４（Ｇ）に関して前述した酸化マスク２０ａ及びシリコン酸化膜１８ａの除去処理をそれぞれ流用して酸化マスク２０ｂ及びシリコン酸化膜１８ｂを除去する。そして、図４（Ｇ）に関して前述した熱酸化処理及びフッ酸処理をそれぞれ流用して犠牲酸化膜の形成及び除去を行なう。この後、図４（Ｇ）に関して前述したゲート絶縁膜４０Ａの形成処理を流用するか又は独立の処理によりゲート絶縁膜４０Ｂを素子孔３２Ｂ内に形成する。

図１０（Ｈ）の工程では、基板上面にドープトポリシリコン等のゲート電極材層を被着した後、ゲート電極材層をホトリソグラフィ及びドライエッチング処理によりパターニングしてゲート電極層４２Ｂをゲート絶縁膜４０Ｂの上に形成する。そして、フィールド酸化膜３２とゲート電極層４２ＢとをマスクとしてＢＦ_２等のＰ型決定不純物のイオンをＮ型ウエル領域１６の表面に注入した後、注入不純物を活性化するためのアニール処理を行なうことによりＰ^＋型ソース，ドレイン領域４４Ｂ，４６Ｂを形成する。この結果、素子孔３２Ｂ内には、ＰチャンネルＭＯＳ型トランジスタが形成される。

図７〜１０に関して上記したフィールド酸化膜形成法によれば、図９（Ｆ）に示すようにフィールド酸化膜３２の直下に素子孔３２Ｂから離間してチャンネルストッパ領域３８が形成されるので、図１０（Ｈ）に示すようにソース，ドレイン領域４４Ｂ，４６Ｂとチャンネルストッパ領域３８との間に十分な距離ΔＬを確保することができ、接合耐圧の向上及び接合容量の低減を達成することができる。また、チャンネルストッパ領域３８によりチャンネル幅が狭小化されないので、狭チャンネル効果によるトランジスタ特性の劣化（しきい値電圧の増大とドレイン電流の低下）を防止することができる。その上、Ｎ型ウエル領域１６のために専用の工程としては、図９に示したレジスト層形成工程及びイオン注入工程を追加するだけでよく、工程数の増加を抑制することができる。従って、歩留りの向上及びコスト低減を達成することができる。

なお、ＭＯＳ型トランジスタの構造及び形成方法は、上記したものに限らず、公知の種々の構造及び形成方法を用いることができる。また、素子孔内には、ＭＯＳ型トランジスタに限らず、ＭＯＳ型キャパシタ、抵抗素子等の回路素子を形成することもできる。

（Ａ）及び（Ｂ）は、この発明の一実施形態に係るＣＭＯＳ型ＩＣのＮチャンネルＭＯＳ型トランジスタ部の製法におけるレジスト層形成工程及びイオン注入工程をそれぞれ示す断面図である。（Ｃ）及び（Ｄ）は、図１（Ｂ）の工程に続くレジストエッチング工程及びシリコン窒化膜エッチング工程をそれぞれ示す断面図である。（Ｅ）及び（Ｆ）は、図２（Ｄ）の工程に続くレジスト層形成・イオン注入工程及びレジスト除去・選択酸化工程をそれぞれ示す断面図である。（Ｇ）及び（Ｈ）は、図３（Ｆ）の工程に続くゲート絶縁膜形成工程及びゲート・ソース・ドレイン形成工程をそれぞれ示す断面図である。図２（Ｃ）のレジストエッチング工程における処理時間とレジストエッチング量（後退量）との関係を示すグラフである。レジストエッチング量とドレイン接合耐圧との関係を示すグラフである。（Ａ）及び（Ｂ）は、図１に関して前述したＣＭＯＳ型ＩＣのＰチャンネルＭＯＳ型トランジスタ部の製法におけるレジスト層形成工程及びイオン注入工程をそれぞれ示す断面図である。（Ｃ）及び（Ｄ）は、図２（Ｃ）及び（Ｄ）に対応するレジストエッチング工程及びシリコン窒化膜エッチング工程をそれぞれ示す断面図である。（Ｅ）及び（Ｆ）は、図３（Ｅ）及び（Ｆ）に対応するレジスト層形成・イオン注入工程及びレジスト除去・選択酸化工程をそれぞれ示す断面図である。（Ｇ）及び（Ｈ）は、図４（Ｇ）及び（Ｈ）に対応するゲート絶縁膜形成工程及びゲート・ソース・ドレイン形成工程をそれぞれ示す断面図である。従来のフィールド酸化膜形成法の一例におけるイオン注入工程を示す断面図である。図１１の工程に続く選択酸化工程を示す断面図である。図１２の工程に続くＭＯＳ型トランジスタ形成工程を示す断面図である。従来のフィールド酸化膜形成法の他の例におけるシリコン窒化膜エッチング工程を示す断面図である。図１４の工程に続くレジスト層形成・イオン注入工程を示す断面図である。図１５の工程に続く選択酸化工程を示す断面図である。

符号の説明

１０：シリコン基板、１２〜１６：ウエル領域、１８：シリコン酸化膜、２０：シリコン窒化膜、２２ａ，２２ｂ，２６ａ〜２６ｃ：レジスト層、２４，２８，３０：イオン注入領域、３２：フィールド酸化膜、３２Ａ，３２Ｂ：素子孔、３４〜３９：チャンネルストッパ領域、４０Ａ，４０Ｂ：ゲート絶縁膜、４２Ａ，４２Ｂ：ゲート電極層、４４Ａ，４４Ｂ：ソース領域、４６Ａ，４６Ｂ：ドレイン領域。

Claims

一方の主面の少なくとも素子配置予定部が一導電型であるシリコン基板を用意する工程と、
前記シリコン基板の一方の主面に前記素子配置予定部を覆って酸化マスク材層を形成する工程と、
前記酸化マスク材層の上に前記素子配置予定部の一部に対応する素子孔パターンに従ってレジスト層を形成する工程と、
前記一導電型を決定する不純物を前記レジスト層をマスクとし且つ前記酸化マスク材層を介して前記シリコン基板の一方の主面にイオン注入することによりチャンネルストッパ用のイオン注入領域を形成する工程と、
前記イオン注入領域を形成した後、前記レジスト層に等方性エッチング処理を施して前記レジスト層の厚さ及び平面的寸法を所定量だけ減少させる工程と、
前記等方性エッチング処理の後、前記レジスト層をマスクとするエッチング処理により前記酸化マスク材層をパターニングして前記酸化マスク材層の残存部からなる酸化マスクを形成する工程と、
前記レジスト層を除去した後、前記酸化マスクを用いる選択酸化処理により前記シリコン基板の一方の主面に前記酸化マスクに対応する素子孔を有するフィールド酸化膜と、前記イオン注入領域に基づいて前記一導電型を有するチャンネルストッパ領域とを形成する工程と
を含むフィールド酸化膜形成法。
一方の主面の少なくとも素子配置予定部が一導電型であり、該一方の主面には該一導電型とは反対導電型のウエル領域が形成されたシリコン基板を用意する工程と、
前記シリコン基板の一方の主面に前記素子配置予定部及び前記ウエル領域を覆って酸化マスク材層を形成する工程と、
前記酸化マスク材層の上に前記素子配置予定部の一部に対応する第１の素子孔パターンと前記ウエル領域の一部に対応する第２の素子孔パターンとにそれぞれ従って第１のレジスト層と第２のレジスト層とを形成する工程と、
前記一導電型を決定する不純物を前記第１及び第２のレジスト層をマスクとし且つ前記酸化マスク材層を介して前記シリコン基板の一方の主面にイオン注入することによりチャンネルストッパ用の第１のイオン注入領域を形成する工程と、
前記第１のイオン注入領域を形成した後、前記第１及び第２のレジスト層に等方性エッチング処理を施して各レジスト層の厚さ及び平面的寸法を所定量だけ減少させる工程と、
前記等方性エッチング処理の後、前記第１及び第２のレジスト層をマスクとするエッチング処理により前記酸化マスク材層をパターニングしてそれぞれ前記酸化マスク材層の残存部からなる第１及び第２の酸化マスクを形成する工程と、
前記素子配置予定部及び前記第１のレジスト層を覆うように第３のレジスト層を形成すると共に、前記第１のイオン注入領域の一部として前記ウエル領域内に存在するイオン注入部を覆わず且つ前記第２の酸化マスクの側部及び前記第２のレジスト層を覆うように第４のレジスト層を形成する工程と、
前記反対導電型を決定する不純物を前記第３及び第４のレジスト層をマスクとして前記ウエル領域にイオン注入することにより前記第１のイオン注入領域の一部として前記ウエル領域内に存在するイオン注入部の代りにチャンネルストッパ用の第２のイオン注入領域を形成する工程と、
前記第３及び第４のレジスト層並びに前記第１及び第２のレジスト層を除去した後、前記第１及び第２の酸化マスクを用いる選択酸化処理により前記シリコン基板の一方の主面に前記第１及び第２の酸化マスクにそれぞれ対応する第１及び第２の素子孔を有するフィールド酸化膜と、前記第１のイオン注入領域に基づいて前記一導電型を有する第１のチャンネルストッパ領域と、前記第２のイオン注入領域に基づいて前記反対導電型を有する第２のチャンネルストッパ領域とを形成する工程と
を含むフィールド酸化膜形成法。